CN100373550C - 基于绝缘体上的硅材料的场效应晶体管抗辐照的加固方法 - Google Patents

Abstract

本发明涉及一种提高基于绝缘体上的硅材料的金属-氧化物-半导体场效应晶体管(MOSFET)抗总剂量辐射的场区加固方法，属于微电子技术领域。由此可见，其特征在于所述的场效应晶管制作的工艺过程进行体注入时，采用先进行高浓度深注入，再进行较低浓度的浅注入的分步注入方法，在晶体管的体区、靠近顶层硅/隐埋氧化层界面的顶层硅部分，即背沟道引入重掺杂，通过分别调节前沟和背沟的阈值电压；在不影响前沟阈值电压的情况下，提高背沟阈值电压，使背沟区域的硅层很难反型形成沟道，降低背沟漏电流。本发明提供的加固方法能大幅度减少辐射引起的背沟漏电流，因此具有抗总剂量辐射的优越性能，适用于商业化生产。

Description

基于绝缘体上的硅材料的场效应晶体管抗辐照的加固方法

技术领域

本发明涉及一种提高基于绝缘体上硅(SOI)材料的金属一氧化物一半导体场效应晶体管(MOSFET)抗总剂量辐照的加固方法，更确切地说，涉及利用绝缘体上硅材料制备的顶层硅/隐埋氧化层界面附近的硅具有高反型电压的场效应晶体管，该晶体管具有较强的抗总剂量辐射的性能，属于微电子学与固体电子学中的硅集成电子材料与器件的制造领域。

背景技术

绝缘体上的硅，即SOI(Silicon-on-insulator)电路具有高速，低功率，抗辐照(抗瞬态剂量率、单粒子效应)等优点，被广泛应用于战略武器和卫星的电子系统中，被誉为是二十一世纪的硅集成电路技术，因而倍受人们重视。然而，由于辐射能够在SOI器件的栅氧、场氧和隐埋氧化层(BOX)中导致正电荷的积累，SOI器件的抗总剂量辐射方面，与体硅相比，没有优越性。因而SOI器件电路的抗总剂量辐射的加固是一项非常具有挑战性的工作。

对于SOI器件电路，在总剂量电离辐射过程中，在BOX层中积累正的电荷，形成了背沟漏电流，从而导致器件失效。因为SOI中隐埋氧化层的存在，SOI ICs的总剂量加固比体硅ICs的加固更困难。典型的SOI隐埋氧化层含有大量的缺陷，这些缺陷产生了大量的辐射电荷陷阱。随着电荷在隐埋氧化层中被俘获，位于Si/SiO2背沟的Si逐渐反型，从而形成了源和漏之间的导电通道。已有的加固SOI隐埋氧化层的技术，如M.E.Zavanut研究小组曾经采用多次注入多次退火以及辅助注氧的工艺对SOI材料进行加固(IEEE Trans.Nucl.Nucl.Sci.，vol.41，pp.2284-2290，Dec.1994.)，H.L.Hughes等人采用埋氧注入技术进行SOI隐埋氧化层的加固(IEEE Trans.Nucl.Sci.，vol.47，pp.2189-2195，Dec.2000.)，这些技术虽然能够减少辐射引起背沟界面附近正电荷的积累，但这些技术需要经过多次注入、多次退火等工艺，大大增加了隐埋氧化层的加固成本，同时降低了SOI顶层硅的晶格质量，并影响了SOI器件的性能。还有一种增加Si背沟道厚度的工艺，其中源和漏只是部分渗入了顶层硅膜(Microelectronic Engineering 72 pp.332-341，2004)，这种工艺也能够降低背沟漏电流。对于这种情况，背沟的反型不会形成源、漏之间的导电通道，因此能够大大提高总剂量加固。但这种方法增加了节面积、增加了电荷聚集量，从而降低了剂量率和单粒子事件(SEU)的加固，更不利于SOI的应用。

发明内容

本发明的目的在于提供一种SOI MOSFET抗总剂量辐照的加固的方法，这种加固方法能够大大提高器件的抗总剂量辐射性能，同时保持了SOI器件高抗剂量率辐射和单粒子事件(SEU)，延长了SOI器件在恶劣辐射环境下的使用寿命，抑制了SOI器件中寄生的双极晶体管效应，避免了一般体接触增加晶体管体积的缺点，也避免了增加硅沟道厚度而降低器件对剂量率和SEU效应的加固效果。

本发明提供的方法，其特征是在SOI MOSFET器件制作的工艺过程中进行体注入时，采用分步注入，在晶体管的体区、靠近顶层硅/隐埋氧化层界面的顶层硅部分(背沟道)引入重掺杂，分别调节前沟(正栅)和背沟的阈值电压。在不影响正栅阈值电压的情况下，提高背沟阈值电压，使背沟区域的硅层很难反型而形成沟道，从而降低背沟漏电流，达到提高器件的抗总剂量辐射性能的目的。

本发明实现的技术方案：

1.采用SOI材料，即绝缘体上的硅材料

2.利用标准的SOI金属氧化物半导体器件(CMOS)流片工艺，预栅氧、光刻等工艺之后，在进行CMOS器件体掺杂时，采用分步注入；对于NMOSFET，先进行一定剂量的硼离子(B⁺)，如(B)、二氟化硼(BF₂)，一般注入的剂量范围为1×10¹²～5×10¹⁴cm^-2，注入的能量，使得退火后，B⁺离子分布于顶层硅/BOX界面附近的背沟区域，并且不影响正栅器件的阈值电压。能量范围一般为40～100keV。

3.然后采用较低的能量注入低剂量B⁺离子，以调节正栅的阈值电压，此时注入的剂量低于步骤2中的剂量，一般处于1×10¹⁰～5×10¹²cm^-2范围内；但具体注入剂量是根据阈值电压与栅氧厚度、掺杂浓度的公式 $V_T=V_{\mathrm{FB}}+2{\mathrm{\ψ}}_B+\frac{\sqrt{2{\mathrm{\ϵ}}_S\·q{N}_A\left(2{\mathrm{\ψ}}_B\right)}}{C_0}$ 而确定，式中ψ_B为金属半导体功函数，ε_s为Si的介电常数，N_A为掺杂浓度，C₀为SiO₂栅氧层单位面积的电容值，q为单位电子电荷量。注入的能量根据实际顶层硅的厚度与栅氧厚度而定，能量范围为20～100keV，但是退火后B⁺的分布使得器件具有符合要求的正栅阈值电压。

4.对于PMOSFET，先进行一定剂量的磷(P⁺)，一般注入的剂量范围为1×10¹¹～5×10¹³cm^-2，注入的能量，使得退火后P⁺离子分布于顶层硅/BOX界面附近的背沟区域，并且不影响正栅器件的阈值电压。能量范围一般为70～150keV。然后采用较低能量注入较小的剂量P⁺离子，以调节正栅的阈值电压，根据阈值电压的要求先注入相应剂量的磷(P⁺)离子，一般注入的剂量范围为1×10¹⁰～5×10¹²cm^-2，具体注入剂量是根据阈值电压与栅氧厚度、掺杂浓度的公式 $V_T=V_{\mathrm{FB}}+2{\mathrm{\ψ}}_B+\frac{\sqrt{{2\mathrm{\ϵ}}_s\·{\mathrm{qN}}_A\left(2{\mathrm{\ψ}}_B\right)}}{C_0}$ 而确定，式中ψ_B为金属半导体功函数，ε_s为Si的介电常数，N_A为掺杂浓度，C₀为SiO₂栅氧层单位面积的电容值，q为单位电子电荷量。注入的能量根据实际顶层硅的厚度与栅氧厚度而定，能量范围一般为50～130keV，但是退火后P⁺的分布使得器件具有符合要求的正栅阈值电压。

5.然后按照标准工艺进行退火；后续工艺按照标准SOI CMOS工艺进行；最后得到的SOI MOSFET，无论是部分耗尽还是全耗尽的，都具有体接触。

本发明涉及的SOI材料包括顶层硅/隐埋氧化层/衬底硅三层结构的材料，中间的隐埋氧化层(BOX)与顶层硅和衬底硅都是直接的物理接触，隐埋氧化层起到电学隔离顶层硅和衬底硅的作用。

所述的分步注入法是先进行高浓度的深注入，再进行较低浓度的浅注入，对于N型器件，两次分别注入BF₂和单质B；而对于P型器件，两次均注入单质P。高浓度的注入峰值深度位于背沟，较低浓度的注入峰值深度位于前沟道。

本发明的特征是在晶体管的体区背沟区域引入重掺杂，从而提高晶体管背沟道的阈值电压。这种方法能够大幅度地减少辐射引起的背沟漏电流，因此具有抗总剂量辐射的优越性能，而且不用特殊制备氧化埋层的方法，适用于商业化生产。

附图说明

图1.本发明提供的加固抗总剂量辐射后SOI器件的结构

图2.实施例1所制得的器件辐射前后的Ids-Vgs特性曲线

图3.实施例2所制得的器件辐射前后的Ids-Vgs特性曲线

图中：本发明涉及的SOI示意图，1—多晶硅栅，2—P型体，3—场氧，4—漏极，5—源极，6—P⁺体接触，7—埋氧层，8—衬底硅，9—侧墙，10—背沟示意图

具体实施方式

下例有助于理解本发明，但本发明的内容绝不限制实施例。实施例1.以栅氧厚度为20nm的NMOSFET为例，选用顶层硅厚度Tsi为190nm的注氧隔离(SIMOX)的SOI圆片，先采用标准的SOI CMOS工艺，在一系列预处理(如光刻硅岛、定义场区…预栅氧、光刻N沟)之后，进行B⁺(90 keV，2.2×10¹⁴)注入，再注BF₂ ⁺(BF₂，40 keV，3×10¹¹)，然后进行退火，再按照标准SOI CMOS工艺进行后续工艺，最后得到SOI MOSFET的正栅阈值电压Vth＝1.07V，背栅阈值电压Vb＝22.1V，此时，在辐照时，无论是怎样的偏置或者使用条件，都不可能由于背沟漏电流而造成器件的失效，工艺所获得器件辐照前后的转移特性(Ids-Vgs)曲线如图2所示。从图中可以看出，由本发明提供的工艺制备的SOI MOSFET器件具有优越的抗辐照特性。

实施例2.与实施例1中NMOSFET具有相同特征尺寸的PMOSFET的制作过程为例，采用与实施例中相同的SIMOX圆片。先采用标准的SOI CMOS工艺，在一系列预处理(如光刻硅岛、定义场区……预栅氧、光刻N沟)之后，进行磷注入，注入的参数为70 keV，2.2×10¹¹，再注入能量为110keV、剂量为4×10¹⁰磷，然后进行退火，再按照标准SOI CMOS工艺进行后续工艺，最后得到SOI MOSFET的正栅阈值电压Vth＝-1.41V，背栅阈值电压Vb＝-10V，工艺所获得器件辐照前后的转移特性(Ids-Vgs)曲线如图3所示。从图中可以看出，该工艺制备的SOI PMOSFET器件具有优越的抗辐照特性。

Claims (6)

1.一种绝缘体上的硅材料的场效应晶体管抗辐照的加固方法，包括利用绝缘层上硅材料金属氧化物半导体器件流片工艺、预栅氧、光刻工艺之后，进行掺杂后再进行退火和后续工艺，其特征在于在预栅氧、光刻N沟或P沟道之后，进行N体掺杂采用的分步注入方法是先进行1×10¹²～5×10¹⁴cm^-2的剂量的硼离子注入，注入的能量，使得退火后硼离子分布于顶层硅/BOX界面附件的背沟区域，硼离子注入时的能量为40～100keV；然后采用较低的能量注入低剂量硼离子，以调节正栅的阈值电压，此时注入的剂量低于先前注入的剂量，处于1×10¹⁰～5×10¹²cm^-2范围内，低剂量硼离子注入时的能量为20～100keV，具体依顶层硅的厚度与栅氧厚度而定。

2.按权利要求1所述的绝缘体上的硅材料的场效应晶体管抗辐照的加固方法，其特征在于采用分步注入方法时，低剂量注入剂量是根据阈值电压与栅氧厚度，掺杂浓度的公式是 $V_T=V_{\mathrm{FB}}+{2\mathrm{\Ψ}}_B+\frac{\sqrt{{2\mathrm{\ϵ}}_s\·{\mathrm{qN}}_A\left({2\mathrm{\Ψ}}_B\right)}}{C_0},$ 式中Ψ_B为金属半导体功函数，ε_s为Si的介电常数，N_A为掺杂浓度，C₀为SiO₂栅氧层单位面积的电容值，q为单位电子电荷量；注入的能量根据实际顶层硅的厚度与栅氧厚度而定。

3.按权利要求1所述的绝缘体上的硅材料的场效应晶体管抗辐照的加固方法，其特征在于对于N型器件，以BF₂高浓度掺杂，较低浓度掺杂时是以单质B形式注入的。

4.一种绝缘体上的硅材料的场效应晶体管抗辐照的加固方法，包括利用绝缘层上硅材料金属氧化物半导体器件流片工艺、预栅氧、光刻工艺之后，进行掺杂后再进行退火和后续工艺，其特征在于在预栅氧、光刻N沟或P沟道之后，进行P体掺杂采用的分步注入方法是先进行剂量范围为1×10¹¹～5×10¹³cm^-2的磷离子，注入的能量，使得退火后P⁺离子分布于顶层硅/BOX界面附近的背沟区域，磷离子注入时的能量范围为70～150keV；然后再采用较低能量注入剂量为1×10¹⁰～5×10¹²cm^-2的低剂量磷离子，以调节正栅的阈值电压，低剂量磷离子注入时的能量范围为50～130keV，具体依顶层硅的厚度与栅氧厚度而定。

5.按权利要求4所述的绝缘体上的硅材料的场效应晶体管抗辐照的加固方法，其特征在于采用分步注入方法时，低剂量注入剂量是根据阈值电压与栅氧厚度，掺杂浓度的公式是 $V_T=V_{\mathrm{FB}}+{2\mathrm{\Ψ}}_B+\frac{\sqrt{{2\mathrm{\ϵ}}_s\·{\mathrm{qN}}_A\left({2\mathrm{\Ψ}}_B\right)},}{C_0}$ 式中Ψ_B为金属半导体功函数，ε_s为Si的介电常数，N_A为掺杂浓度，C₀为SiO₂栅氧层单位面积的电容值，q为单位电子电荷量；注入的能量根据实际顶层硅的厚度与栅氧厚度而定。

6.按权利要求4所述的绝缘体上的硅材料的场效应晶体管抗辐照的加固方法，其特征在于对于P型器件，高浓度和较低浓度的两次掺杂均以单质磷形式注入的。

Images