[go: up one dir, main page]

CN100367483C - Tab带状载体制造方法 - Google Patents

Tab带状载体制造方法 Download PDF

Info

Publication number
CN100367483C
CN100367483C CNB2004100477549A CN200410047754A CN100367483C CN 100367483 C CN100367483 C CN 100367483C CN B2004100477549 A CNB2004100477549 A CN B2004100477549A CN 200410047754 A CN200410047754 A CN 200410047754A CN 100367483 C CN100367483 C CN 100367483C
Authority
CN
China
Prior art keywords
metal supporting
supporting layer
insulating barrier
wiring diagram
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100477549A
Other languages
English (en)
Other versions
CN1610084A (zh
Inventor
内藤俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1610084A publication Critical patent/CN1610084A/zh
Application granted granted Critical
Publication of CN100367483C publication Critical patent/CN100367483C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)

Abstract

一种制造TAB带状载体的方法，用该方法制得的TAB带状载体能防止在裂开端面卷曲以及在那里得电路图案撕裂，因此所制成的TAB带状载体具有高可靠性，同时具有增加的效率。在该方法中，首先，通过将树脂溶液施加到金属支撑层(1)上并通过烘干而在加长金属支撑层(1)上形成绝缘层(2)。然后，在绝缘层(2)上以半加色法工艺形成多个布线图(3)。在此之后，在布线图(3)的相邻线路之间的空间中的金属支撑层(1)中形成槽缝S。然后，绝缘层(2)沿槽缝S裂开以将连续板分割成单条，由此制成TAB带状载体(12)。

Description

TAB带状载体制造方法
技术领域
本发明涉及一种TAB带状载体制造方法，并且尤其涉及一种用于利用TAB方法安装电子元件的TAB带状载体的制造方法。
背景技术
TAB带状载体广泛用于利用TAB(带载自动键合)方法安装含有半导体设备及类似物的电子设备。TAB带状载体通常具有多个布线图，这些布线图设计用来安装电子设备，这些电子设备沿TAB带状载体的长度方向互相以预定间隔隔开。
TAB带状载体通常按下列步骤进行制造。首先，制备宽的加长板，该板包括一个金属支撑层及叠在金属支撑层上的绝缘层。然后，在导体层的布线图成行地形成在加长板的绝缘层上后，它们最终裂成布线图的单个线路。
日本专利号3356076提出了一种制造挠性印刷线路板的方法，其包括以下步骤：(a)在通过轧滚工艺中铸造而在薄的导体层上形成聚酰亚胺漆膜后，将该聚酰亚胺漆进行固化，因此形成聚酰亚胺膜的绝缘层，(b)通过在轧滚工艺中蚀刻而在薄的导体层上形成布线电路的多个线路，该多个线路中的每一个具有多个布线电路，同时，通过在轧滚工艺中进行蚀刻而在布线电路的相邻线路之间形成缝槽，以将聚酰亚胺膜从缝槽中暴露出来，(c)以在轧滚工艺中不覆盖缝槽的方式在包括布线电路的导体层上形成保护层，以及(d)通过在轧滚工艺中使用压辊将嵌线电路的多个线路沿缝槽分成单个布线电路。
在上述引用的日本专利号3356076的方法中，由于在通过铸造将聚酰亚胺漆膜形成在板状导体层上后，对聚酰亚胺漆进行固化，从而形成聚酰亚胺膜的绝缘层，因此当聚酰亚胺漆固化时向该导体层提供300℃或更高的累积热。
导体层通常由具有良好热性质，价格便宜而且现成可用的铜箔形成。然而铜箔以聚酰亚胺漆进行固化时的温度退火，这样其屈服点下降，以使得通过外部作用力易导致塑性变形。
由于这个原因，导电层由于接收了累积热而通过使用压辊而沿缝槽裂开以将布线电路的线路割裂成布线电路的单个线路时，在其裂开端表面卷曲，并且有时因此撕裂。该问题尤其在需要好的布线图如COF(chip on film)的应用中变得更加明显，这是因为所使用的导电层具有非常小的厚度。
同时，上述日本专利号3356076披露了通过粘合剂在导体层两侧的绝缘层上形成载体板。然而，粘合剂的使用具有有限的耐热温度和有限的耐化学性，该有限的耐热温度和有限的耐化学性都是由粘合剂性质所导致的，并具有的缺点是当裂开时在绝缘层的端面上出现粘合剂烧化或裂开后在载体板上残留的粘合剂导致布线电路的可靠性恶化。
发明内容
本发明的目的是提供一种TAB带状载体的制造方法，其能以防止在其裂开端面卷曲并且电路图案撕裂的方式制造TAB带状载体，因此制造出具有高可靠性同时效率增加的TAB带状载体。
本发明提供了一种制造TAB带状载体的新方法，包括：在加长金属支撑层上直接形成一个绝缘层的步骤，在该绝缘层上直接形成布线图的多个线路的步骤，在布线图的相邻线路之间空间中的金属支撑层中形成槽缝的步骤，沿着槽缝裂开该绝缘层以将布线图的多个线路分割成布线图的单个线路的步骤。
在该制造TAB带状载体的方法中，优选的是金属支撑层为一不锈钢箔。
根据本发明的TAB带状载体的制造方法，由于绝缘层沿在金属支撑层中形成的槽缝裂开以将布线图的多个线路分割成布线图的单个线路，用这种方法制造的TAB带状载体能防止在裂开端表面上卷曲，并且甚至于能在电路图案形成的厚度很小时防止电路图案撕裂。同时，由于绝缘层直接在金属支撑层上形成且布线图直接在绝缘层上形成而不使用任何粘合剂，该TAB带状载体不受粘合剂所致的耐热温度和耐化学性的局限性的约束。这使得TAB带状载体在生产过程或电子设备的安装过程中具有足够的耐热性，因此防止了由粘合剂所导致的可靠性恶化。因此，本发明的TAB载体的制造方法可有效使用，例如在需要薄膜和诸如COF(chip on film)的好的布线图电路应用中。
附图说明
在附图中：
图1示出了本发明的TAB带状载体的制造方法的一个实施例的制造工艺：
(a)示出了制备加长金属支撑层的步骤；
(b)示出了在该加长金属支撑层上直接形成绝缘层的步骤；
(c)示出了在绝缘层的整个表面形成用作接地层的薄导体层的步骤；
(d)示出了形成沿厚度方向延伸通过金属支撑层，绝缘层，及接地层的馈送孔的步骤；
(e)示出了形成具有与布线图的多个线路相反的图案的电镀保护层的步骤；以及
(f)示出了在接地层未形成电镀保护层的部分通过电解电镀形成布线图的多个线路的步骤，
图2示出了图1的制造工艺的接下来的制造工艺，示出了本发明的制造TAB带状载体的方法的实施例：
(g)示出了去掉电镀保护层的步骤；
(h)示出了去掉电镀保护层形成的接地层部分的步骤；
(i)示出了形成焊接保护层以覆盖每个布线图的线路的中间部分的步骤；
(j)示出了在金属支撑层与安装区域对应的区域中形成一个开口的步骤，并且同时在成行形成的相邻布线图之间形成槽缝的步骤；以及
(k)示出了沿槽缝将绝缘层裂开以将连续板分割成布线图的单个线路从而制成该TAB带状载体的步骤，
图3示出了图1所示的TAB带状载体的制造方法的制造工艺，
(a)示出了连续板的透视图；以及
(b)示出了图3(a)所示的连续板的主要部分的平面图，以及
图4是一个示意图，其示出了图1所示的TAB带状载体制造方法中的沿槽缝将绝缘层裂开工艺的一个实施例。
具体实施方式
参考示出了本发明的TAB带状载体制造方法的一个实施例的制造工艺的图1和2，下面将描述本发明的TAB带状载体的制造方法的实施例。
在该方法中，首先准备一加长金属支撑层1，如图1(a)所示。
金属支撑层1的材料并不局限于任何特别的一种。例如，不锈钢箔，铜箔，镍箔可以作为金属支撑层1的材料。优选使用不锈钢箔作为金属支撑层1是因为其具有高弹性模数，当裂开的时候能够很好的裂开，这一点将在后面给予描述，并且它的机械性质不因累积热而改变。由AISI(美国钢铁学会)标准化的不锈钢的种类可表示不锈钢箔，包括，例如，SUS301，SUS304，SUS305，SUS309，SUS310，SUS316，SUS317，SUS321以及SUS347。
优选使用的金属支撑层1具有的厚度是3-100um，优选为5-30um，或者更优选为8-20um。同样，金属支撑层1可以为具有100-1000mm或优选为150-400mm的宽度的加长带的形式。
随后，绝缘层2直接形成在加长金属支撑层1上，如图1(b)所示。
在绝缘层2的绝缘材料上没有施加特别的限制。所使用的该绝缘材料包括，例如，合成树脂，如聚酰亚胺树脂，丙烯酸树脂，聚醚腈树脂，聚醚磺酸型树脂，聚乙烯对酞酸盐树脂，聚乙烯萘甲醛树脂及聚氯乙烯树脂。优选使用聚酰亚胺树脂。
例如，通过将树脂溶液施加到金属支撑层1的表面，并在烘干后通过热处理进行固化的工艺，绝缘层2直接形成在金属支撑层1上。该树脂溶液能通过将所述的树脂溶解在有机溶剂及类似物中制备而成。例如，可以使用聚酰亚胺树脂前身-聚酰胺酸树脂的溶液作为树脂溶液。该树脂溶液可由已知的涂覆方法施加在金属支撑层1上，如流延法和旋转涂覆法。然后，在经过适当的加热烘干树脂溶液后，将其在200-600摄氏度进行加热固化，由此挠性树脂膜的绝缘层2直接形成在金属支撑层1上。
绝缘层2也可以预定图案的形式形成，例如，通过如下工艺完成：在感光树脂如感光聚酰胺酸树脂溶解后，施加到金属支撑层1表面，然后暴露在光中并制得。
此外，绝缘层2也可通过如下工艺形成：事先形成的B级树脂膜通过加热和加压处理粘结到金属支撑层1的表面。
因此形成的绝缘层2的厚度为如3-50μm，或优选为5-30μm。
随后，多个布线图3直接在绝缘层2上成行形成。用于布线图3的导电材料包括，例如，铜，镍，金，焊锡或它们的合金，优选使用铜。布线图3可以通过已知的图案工艺如减色法，加色法，半加色法等在绝缘层2表面上形成。在形成布线图3的工艺中没有特别的限制。
在减色法工艺中，首先，将导体层叠压在绝缘层2的整个表面上。然后，在导体层上形成有与电路图案3的线路对应的图案的蚀刻保护层，这样使得导体层被蚀刻，同时蚀刻保护层作为抗蚀剂。随后，去掉蚀刻保护层。
在加色法工艺中，在绝缘层2上形成有与电路图案3的线路相反的图案(相反图案)的电镀保护层。随后，在绝缘层2未形成电镀保护层的表面上通过化学镀层形成布线图3。随后，去掉电镀保护层。
在半加色法工艺中，首先，在绝缘层2上形成用作接地层的薄导体膜。然后在接地层上形成有与电路图案3的线路相反的图案(相反图案)的电镀保护层。随后，在接地层未形成电镀保护层的表面上通过化学镀层形成布线图3。随后，去掉电镀保护层，去掉在电镀保护层和接地层中电镀保护层进行叠层的地方。
在这些成图工艺中，优选使用半加色法工艺，如图1(c)到图2(h)所示。
特别是，在半加色法工艺中，首先，如图1(c)所示，在绝缘层2的整个表面上形成用作接地层4的薄导体膜。特别是，优选真空沉积法或溅射法形成用作接地层4的薄导体膜。同样，铬和铜优选用于用作接地层4的导体膜。更为特别的是，优选的是在绝缘层2的整个表面通过溅射法形成薄铬膜和薄铜膜。同样，优选的是当形成接地层4时，薄铬膜和薄铜膜设置为具有的厚度分别设置为100-600及500-2000。
然后，在与布线图3的每个线路的两个宽度端对应的位置上形成多个馈送孔5，从而在其厚度方向延伸穿过金属支撑层1、绝缘层2及接地层4，如图1(d)所示。这些馈送孔5以预定距离纵向隔开(见图3)。馈送孔5通过已知工艺形成，如打孔法，激光工艺，冲压法，以及蚀刻法。冲压法优选用于形成馈送孔5。
在接地层4上形成有与布线图3的线路相反的图案(反向图案)的电镀保护层6，如图1(e)所示。通过使用已知的工艺如液态光致抗蚀剂和干膜光致抗蚀剂在布线图3的每个线路中形成作为光致抗蚀图的电镀保护层6。电镀保护层6的图案与布线图3相反。同样，电镀保护层6也形成在金属支撑层1的整个表面上。
随后，如图1(f)所示，在接地层上未形成电镀保护层6的地方通过电解电镀形成布线图3。优选使用电解铜电镀。
然后，应用已知蚀刻工艺去掉电镀保护层6，如化学蚀刻(湿法蚀刻)或剥落工艺，如图2(g)所示。随后，也通过已知的蚀刻工艺如化学蚀刻去掉接地层4形成电镀保护层6的地方，如图2(h)所示。
这样结果是，布线图3在绝缘层2上成行形成。换句话说，布线图3一般分别形成在用于安装电子设备的矩形安装区域R内，如图3(a)所示。特别是，布线图3在它们各自的安装区域R内形成，该安装区域R设置在布线图3的每个线路L内，布线图3在加长金属支撑层1的宽度方向(在与其长度方向垂直的方向上)互相相邻设置，并在金属支撑层1的长度方向上以预定距离互相间隔开。
由此形成的线路图3具有的厚度是如3-50μm，或优选为5-25μm。
随后，形成焊接保护层7以覆盖布线图3的线路8的中间部分，如图2(i)(参见图3(b))。然后，例如，镀镍层和镀金层(未示出)形成在从焊接保护层7上露出的线路8的两端上。
焊接保护层7能通过已知工艺以预定图案的形式形成，如照相法或印制法使用感光焊接保护层。同样，镀镍层和镀金层可分别通过如电解镍电镀和电解金电镀形成。
由此得到的焊接保护层7具有的厚度是如5-30μm，或优选为8-20μm。
然后，开口9形成在金属支撑层1中与安装区域R对应的部分上，如图2(j)(参见图3(b))所示，并且槽缝S在形成布线图3的相邻线路L之间形成(参见图3(a))。
开口9和槽缝S能在金属支撑层1中形成，例如通过湿法蚀刻(化学蚀刻)同时在金属支撑层1的布线图3的相邻线路L之间限定的空间对应的部分和与安装区域R对应的部分进行开口，布线图3延金属支撑层1的长度方向延伸。以以下的方式进行蚀刻。首先，金属支撑层1除了安装区域R对应的部分及由布线图3的相邻线路L限定的空间对应的部分外的整个表面由蚀刻保护层进行覆盖。然后，通过使用已知的蚀刻溶液如氯化铁溶液蚀刻金属支撑层1，并且此后，去掉蚀刻保护层。
由此形成的槽缝S的宽度为20-200μm，优选为50-150μm。当槽缝S的宽度比该范围小时，金属支撑层1的端面在分裂工艺时互相接触引起槽缝S端面变形。另一方面，当槽缝S的宽度比该范围大时，槽缝S在其端面卷曲从而使得分裂工艺的精确度出现恶化。
由此形成(其中TAB带状载体将要分裂成并列的连续形成的单个的线路(带))的连续板10具有用于安装电子设备的安装区域R。安装区域R在每个线路L中串联设置，线路L在延伸的金属支撑层1的宽度方向上互相相邻设置，并沿金属支撑层1的长度方向以预定距离互相间隔开，如图3(a)所示。其还具有槽缝S，形成在线路L之间，并设置在沿金属支撑层1的长度方向互相相邻设置的馈送孔5的线路之间。
每个安装区域R在其中心部分具有一个大致矩形的表面作为矩形安装部分11用以安装(放置)电子设备(未示出)，如图3(b)所示。同样每个布线图3包括多个线路8，其设置在矩形安装部分11的四个周边以在安装部分11的内部和其外部之间进行延伸。线路8彼此以大致平行关系设置，并在矩形安装部分11的四个边中以预定距离互相间隔开。线路8在安装部分11内的节距(一个线路8的宽度和一个线路8和相邻线路8之间的宽度(距离)的和)设定在60μm或更小的范围内，优选为40μm或更小，通常为10μm或大于10μm。该节距可以实现高密度布线。
焊接图层7以围绕安装部分11的矩形框的形式形成，这样以覆盖线路8的中间部分。线路8的从焊接图层7露出的两端上覆盖有镀镍层和镀金层。
金属支撑层1在与安装区域R对应的地方开口，以在安装区域R的后侧形成大致矩形的开口9。
然后通过将绝缘层2沿槽缝S裂开而将连续板10分割成该板的单个线路，由此制成TAB带状载体12，如图2(k)所示。
在将绝缘层2沿槽缝S裂开的装置上并没有特别的限制。例如，包括两相对设置的夹辊的压辊21可用于将连续板以相对方向互相拉伸，并沿槽缝S在垂直于压辊21的馈送方向的方向进行拉伸，槽缝S作为压辊21的馈送方向的下游位置的边界，如图4所示。
特别的是，连续板10从压辊21上水平馈送，然后在与压辊的馈送方向垂直的垂直方向上进行拉伸，这样使得该板10的相邻线条(线路)能在相对方向互相拉伸。这样使得连续板10沿该板的每个线路中的槽缝S垂直裂开，使得连续板10被分割成该板的单个线条，从而连续制成TAB带状载体12。
尽管未在图4中示出，多个绕线筒交替地设置在压辊21的下游并在与压辊21的馈送方向垂直的垂直位置上，以与板10的交替的线条对应。这些绕线筒使得连续板10的交替的线条在那进行拉伸并直接缠绕在绕线筒上。
在该方法中，由于绝缘层2沿金属支撑层1中形成的槽缝S裂开以将连续板分割成单个线条，所以用这种方法制成的TAB带状载体12能防止在裂开端面卷曲，并且即是当电路图案3的厚度较小时，也能防止电路图案3在那撕裂，
同样，由于绝缘层2直接形成在金属支撑层1上，布线图3直接形成在绝缘层2上，而没有采用任何粘结剂，因此TAB带状载体不受由粘结剂导致的耐热温度和耐化学性的限制。这样使得TAB带状载体在生产过程或电子设备的安装过程中具有足够的耐热性，因此防止了由粘结剂导致的可靠性恶化。因此，这种制造TAB带状载体12的方法能够在实际中使用，例如，使用在需要薄膜和好的布线图如COF(chip on film)的电路中。
在图3和4中，示出了一个实施例，在该实施例中TAB带状载体12的四个线路(四个线条)同时在金属支撑层1中沿金属支撑层的宽度方向形成。实际上，例如当宽度为250mm的不锈钢箔用作金属支撑层1时，TAB带状载体12能同时形成四个线路，每个线路的宽度是48mm。当宽度为300mm的不锈钢箔用作金属支撑层1时，TAB带状载体12能同时形成四个线路，每个线路的宽度为70mm。
在本发明的制造TAB带状载体的方法中，所形成的TAB带状载体的线路的数目能根据其预定的目的和应用进行适当选择，而不局限于四个线路。
同样，在上述方法中，上述的每个工艺，即，在加长金属支撑层1上直接形成绝缘层2的工艺，在绝缘层2整个表面上形成接地层4的工艺，形成馈送孔5的工艺，馈送孔5在其厚度方向上延伸通过金属支撑层1、绝缘层2及接地层4，在接地层4上形成与布线图3的线路相反的图案的电镀保护层6的工艺，在接地层4未形成电镀保护层6的地方通过电解电镀形成布线图3的线路的工艺，去掉电镀图层6的工艺，去掉接地层4上形成电镀保护层6的部分的工艺，形成覆盖每个布线图3中的线路8的中间部分的焊接保护层的工艺，在金属支撑层1中与安装区域R对应的部分形成开口9并同时在布线图3的相邻线路L之间形成槽缝S的工艺，以及将绝缘层2沿槽缝S裂开以将连续板10分割成板10的单个线条的工艺，由此制成TAB带状载体12，这些工艺通过使用以预定距离互相相对设置的馈送侧的馈送辊和在绕线侧的绕线筒的轧辊工艺连续执行。
实施例
下面，本发明将参考实施例进行进一步描述，但本发明并不局限于任何一个实施例。
实施例1
制备厚度为20μm，宽度为250mm的SUS304金属支撑层(参照图1(a))。然后，由具有N甲基吡咯烷酮的聚合物制成的聚酰胺酸溶液作为溶剂施加到由使用comma roll涂覆器铸造的金属支撑层上，然后当温度逐渐变到120-160摄氏度时进行烘干。当温度允许进一步升高到200-400摄氏度时，金属支撑层保持在400摄氏度一小时，以固化该树脂，由此在金属支撑层上制成聚酰亚胺树脂绝缘层。通过调节comma roll涂覆器的涂覆沟道，绝缘层的厚度可为12μm(参照图1(b))。
从而，由半加色法工艺在绝缘层上形成布线图的多个线路。特别是，通过溅射处理在绝缘层上形成作为接地层的具有厚度为300的薄铬膜和厚度为700的薄铜膜(参照图1(c))。
在此之后，多个馈送孔沿线路的长度方向在与成行形成的布线图的每个线路的两宽度端对应的地方通过冲压形成，在其厚度方向上延伸通过金属支撑层，绝缘层及接地层(参见图1(d))。然后形成具有与布线图案的线路相反的图案的电镀保护层(参见图1(e))。该电镀保护层以如下方式形成：感光干膜保护层通过使用真空层合机分别在接地层及金属支撑层的后侧层器进行叠层，感光干膜保护层通过具有预定图案的玻璃罩暴露在光中，然后在约1个重量百分比碳酸钠水溶液中显影以形成与布线图的线路相反的图案。
随后，通过电解铜电镀在接地层上从电镀保护层暴露出的部分上形成厚度为10μm的布线图(参见图1(f))。此后，剥落该电镀保护层(参见图2(g))。通过采用过氧化氢/硫酸盐溶液蚀刻薄铬膜并通过采用铁氰化钾溶液蚀刻薄铜膜去掉接地层形成有电镀图层的部分(参见图2(h))。
这样结果是，布线图在金属支撑层宽度方向互相间隔开的四个线路(四个线条)中的绝缘层上形成。四个线路中的每个布线图分别形成为矩形电子设备安装区域，其沿金属支撑层的长度方向以预定距离互相间隔开。
随后，通过丝网印刷法形成厚度为15μm的感光焊接保护层以覆盖每个布线图的线路的中间部分(参见图2(i))。
同时，依次电解镍电镀和电解金电镀，使得在焊接保护层露出的线路两端形成厚度为2μm的镍镀层和厚度为0.5μm的金镀层。
此后，由此制成的连续板由采用真空层合机制成的感光干膜保护层在其电路图案侧和金属支撑层侧上的部分进行覆盖。然后感光干膜保护层暴露在光中并进行显影，在与安装区域对应的开口形成部分和槽缝形成部分暴露出金属支撑层。槽缝形成部分位于沿其长度方向延伸的线路之间。此后，金属支撑层的暴露部分通过使用氯化铁溶液进行蚀刻(参见图2(j))。这样结果是，开口形成在金属支撑层对应于安装区域的位置上，并且宽度为100μm的槽缝形成在布线图的相邻线路之间。
随后，在连续板从压辊中馈送后，由于绕线筒设置在压辊的下游，连续板的相邻线路在张紧状态下在互相相对的方向上进行缠绕，这样使得连续板沿槽缝垂直裂开，从而制成TAB带状载体的四个线条(参见图2(k))。
可以确定在每个TAB带状载体的裂开端面不会形成卷曲，并且在那不会形成撕裂的电路图案。
尽管上面的描述中已经给出了本发明的实施例，但这仅是例证性的，并不是限定性的解释。对于本领域的技术人员来说很明显的本发明的变形和改变将包含在之后的权利要求中。

Claims (2)

1.一种TAB带状载体的制造方法，包括：
在长条带状金属支撑层上直接形成合成树脂材料的绝缘层的步骤，
在绝缘层上直接形成布线图的多个线路的步骤，
在布线图的相邻线路的空间中的金属支撑层中形成槽缝的步骤，
将绝缘层沿槽缝裂开以将布线图的多个线路分割成布线图的单个线路的步骤。
2.如权利要求1所述的TAB带状载体的制造方法，其中金属支撑层为不锈钢箔。
CNB2004100477549A 2003-05-08 2004-04-30 Tab带状载体制造方法 Expired - Fee Related CN100367483C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003130806A JP3734481B2 (ja) 2003-05-08 2003-05-08 Ｔａｂ用テープキャリアの製造方法
JP2003130806 2003-05-08

Publications (2)

Publication Number Publication Date
CN1610084A CN1610084A (zh) 2005-04-27
CN100367483C true CN100367483C (zh) 2008-02-06

Family

ID=32985661

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100477549A Expired - Fee Related CN100367483C (zh) 2003-05-08 2004-04-30 Tab带状载体制造方法

Country Status (7)

Country Link
US (1) US6939745B2 (zh)
EP (1) EP1475831B1 (zh)
JP (1) JP3734481B2 (zh)
KR (1) KR20040095720A (zh)
CN (1) CN100367483C (zh)
DE (1) DE602004012650T2 (zh)
TW (1) TW200503131A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176543B2 (en) * 2005-01-26 2007-02-13 United Solar Ovonic Corp. Method of eliminating curl for devices on thin flexible substrates, and devices made thereby
KR100774168B1 (ko) 2005-11-16 2007-11-08 엘지전자 주식회사 타임 쉬프트 기능을 갖는 영상표시 장치 및 그 제어방법
JP4753749B2 (ja) * 2006-03-03 2011-08-24 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
US20100301006A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Component on a Substrate
US20100301005A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Circuit on a Substrate
KR101148099B1 (ko) * 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
JP6387818B2 (ja) 2014-12-11 2018-09-12 日立金属株式会社 気密封止用蓋材の製造方法
DE102018105861B3 (de) * 2018-03-14 2019-07-04 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines Leiterbahnabschnitts eines Anschlussträgers, Verfahren zur Herstellung eines Anschlussträgers, und optoelektronisches Halbleiterbauteil
US12044965B2 (en) * 2020-02-12 2024-07-23 Hutchinson Technology Incorporated Method for forming components without adding tabs during etching
CN118866696A (zh) * 2024-09-23 2024-10-29 浙江晶引电子科技有限公司 一种嵌入式超薄精密柔性覆晶薄膜封装基板生产工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0587296A1 (en) * 1992-08-08 1994-03-16 Shinko Electric Industries Co. Ltd. Tab tape and method for producing it
JP2000133891A (ja) * 1998-08-19 2000-05-12 Sony Chem Corp フレキシブルプリント配線板及びその製造方法
JP2002299390A (ja) * 2001-03-30 2002-10-11 Mitsui Mining & Smelting Co Ltd 多条電子部品実装用フィルムキャリアテープおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593234B2 (ja) * 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
JP3555502B2 (ja) * 1999-05-27 2004-08-18 日立電線株式会社 Ｃｏｆ用ｔａｂテープキャリアの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0587296A1 (en) * 1992-08-08 1994-03-16 Shinko Electric Industries Co. Ltd. Tab tape and method for producing it
JP2000133891A (ja) * 1998-08-19 2000-05-12 Sony Chem Corp フレキシブルプリント配線板及びその製造方法
JP2002299390A (ja) * 2001-03-30 2002-10-11 Mitsui Mining & Smelting Co Ltd 多条電子部品実装用フィルムキャリアテープおよびその製造方法

Also Published As

Publication number Publication date
KR20040095720A (ko) 2004-11-15
DE602004012650D1 (de) 2008-05-08
DE602004012650T2 (de) 2009-06-18
JP3734481B2 (ja) 2006-01-11
EP1475831A3 (en) 2006-10-04
EP1475831B1 (en) 2008-03-26
US20040224436A1 (en) 2004-11-11
CN1610084A (zh) 2005-04-27
TW200503131A (en) 2005-01-16
JP2004335806A (ja) 2004-11-25
EP1475831A2 (en) 2004-11-10
US6939745B2 (en) 2005-09-06

Similar Documents

Publication Publication Date Title
EP1968364B1 (en) Wired circuit board and producing method thereof
CN100367483C (zh) Tab带状载体制造方法
CN1720766B (zh) 柔性布线电路板的制造方法
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
JP4753749B2 (ja) 配線回路基板集合体シートおよびその製造方法
US6808866B2 (en) Process for massively producing tape type flexible printed circuits
EP1648209B1 (en) Producing method of wired circuit board
USRE31967E (en) Gang bonding interconnect tape for semiconductive devices and method of making same
JP2003282650A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、その製造装置およびその方法に用いられる保護テープ
JP3356076B2 (ja) フレキシブルプリント配線板及びその製造方法
US5919538A (en) Method of manufacturing TAB tapes and laminated body for producing the same
JP2000208881A (ja) プリント配線板の導体パタ―ン形成方法およびプリント配線板
WO2004042814A1 (ja) 電子部品実装用フィルムキャリアテープ
CN111405770B (zh) 一种线路板及其制造方法
US6750148B2 (en) Method of manufacturing wireless suspension blank
KR20180058626A (ko) 평판 케이블 제조 방법
JP4640805B2 (ja) 配線回路基板の製造方法
JP2007059627A (ja) Ｔａｂ用テープキャリアの製造方法
CN100416409C (zh) 采用湿蚀刻的电子部件的制造方法
JP2862101B2 (ja) ２層ｔａｂテープの製造方法
JP4549939B2 (ja) 配線回路基板保持シート
JP2006202849A (ja) 補強板付き配線回路基板の製造方法
KR20080068154A (ko) 프린트 배선기판의 패턴 도금 방법
JPH0529395A (ja) Ｔａｂテープの製造方法
JPS63501461A (ja) 回路カードの製造に用いるための基板及び導電体アセンブリと、そのアセンブリを製造するための方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080206

Termination date: 20110430