CN100353494C - 改善esd晶体管源漏结电容的方法 - Google Patents
改善esd晶体管源漏结电容的方法 Download PDFInfo
- Publication number
- CN100353494C CN100353494C CNB200510025455XA CN200510025455A CN100353494C CN 100353494 C CN100353494 C CN 100353494C CN B200510025455X A CNB200510025455X A CN B200510025455XA CN 200510025455 A CN200510025455 A CN 200510025455A CN 100353494 C CN100353494 C CN 100353494C
- Authority
- CN
- China
- Prior art keywords
- esd
- drain
- source
- capacitance
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种改善ESD晶体管源漏结电容的方法，采用ESD离子注入所特有的光刻版，该光刻版只打开需要作ESD离子注入漏端局部区域，并对ESD漏极的局部区域进行ESD离子注入。本发明可以有效解决常规工艺中，由于ESD器件的源漏结电容过大造成的器件速度过低的问题。
Description
技术领域
本发明涉及一种半导体器件的制造工艺方法，特别是涉及一种降低在半导体集成电路中起保护作用的静电保护管源漏结电容的方法。
背景技术
ESD(electrostatic discharge静电放电)器件是电路设计中必须采用的静电保护管。其工作原理是在瞬态高压下，ESD的漏端击穿，产生的击穿电流使得由ESD源、衬底和漏构成的寄生双极晶体管导通，由于寄生管的电流放大，造成ESD器件的电流-电压特性出现负阻关系，随后出现漏端电流随漏电压的增加快速增加的现象，从而分流掉核心电路的瞬态电流而起到保护作用。从ESD器件的工作原理来看，引发负阻效应的前提是有足够大的衬底电流，该衬底电流应由漏端结击穿所提供。因此为了让ESD器件能够有效地发挥保护作用，应减小其漏端结击穿电压，从而使得ESD的分流保护及时发生。
减小ESD NMOS器件漏端结的击穿电压的有效办法是对N型漏端进行P型掺杂，减小结深，减小结的耗尽区宽度，使雪崩击穿提前发生。常规工艺的做法是在ESD器件的源漏离子注入后，仍然采用自对准工艺，对其源漏端的所有区域进行ESD P型注入。这样的工艺确实有利于ESD器件的正常工作，但有其明显的负面效应，主要是ESD离子注入会大幅度减小源漏结的深度，因此使得源漏结电容增加，减小了ESD器件的工作速度。
发明内容
本发明要解决的技术问题是提供一种改善ESD晶体管源漏结电容的方法，它可以有效解决常规工艺中，由于ESD器件的源漏结电容过大造成的器件速度过低的问题。
为解决上述技术问题，本发明改善ESD晶体管源漏结电容的方法是，采用ESD离子注入所特有的光刻版，该光刻版只打开需要作ESD离子注入漏端局部区域，并对ESD晶体管漏极的局部区域进行ESD离子注入。
本发明采用选择性ESD离子注入的方法，通过对ESD器件漏端局部区域的选择性ESD离子注入，只对ESD器件漏端的局部区域进行P型掺杂，这样既可以降低漏端结的击穿电压，又保证了结电容没有显著增加。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1是常规工艺方法示意图；
图2是本发明改善ESD晶体管源漏结电容的方法示意图；
图3是模拟的采用本发明的方法制成的ESD器件的截面图和源漏结示意图；
图4是模拟的采用常规的方法制成的ESD器件的截面图和源漏结示意图。
具体实施方式
由图1、2所示可知(图中灰色区域为ESD离子注入区)，本发明与传统工艺的主要区别是ESD离子注入区域面积减小，在保证ESD器件正常工作的同时减小了由ESD注入所造成的源漏结电容的增加。
本发明所述的方法具体实施时，首先需要制作一张ESD的光刻版，该光刻版只对需要作ESD离子注入的少量ESD晶体管漏极部分打开。具体实施步骤是：在常规工艺的NMOS器件的源漏离子注入完成以后，插入ESD光刻版，并进行ESD离子注入，除去光刻胶后，再返回到常规工艺流程中。
由于本发明仅对ESD器件的漏端部分区域进行ESD离子注入，该区域决定漏极结击穿电压，因此这种离子注入条件的优化可以调节ESD器件的特性，确保ESD正常工作。由于该区域面积占整个漏端面积的比例很小，虽然ESD离子注入会减小结深，并增加结电容，但增加量远远小于传统工艺。例如，假设传统工艺中ESD离子注入造成ESD器件漏极结电容增加50％，而在本发明中，ESD离子注入区域只占漏极的25％，那么本发明的方法中漏极结电容只增加12.5％。可见采用本发明的方法后，ESD器件的漏极结电容的增加量只有常规工艺的四分之一。
从图3、4可以看出，采用常规工艺制成的ESD器件的源漏结由于ESD离子注入而变浅，并造成结电容大量增加；而采用本发明后，ESD器件中只有漏端少量接受ESD离子注入的部分才变成浅结，其它部分还是深结，因此结电容增加不多。
Claims (2)
1、一种改善ESD晶体管源漏结电容的方法，其特征在于：在NMOS器件的源漏离子注入完成以后，插入ESD光刻版，光刻时光刻版仅打开ESD晶体管漏极的局部区域，并对ESD晶体管漏极的局部区域进行ESD离子注入，然后除去光刻胶。
2、根据权利要求书1所述的改善ESD晶体管源漏结电容的方法，其特征在于：所述局部区域为漏极区域的25％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200510025455XA CN100353494C (zh) | 2005-04-27 | 2005-04-27 | 改善esd晶体管源漏结电容的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200510025455XA CN100353494C (zh) | 2005-04-27 | 2005-04-27 | 改善esd晶体管源漏结电容的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1855366A CN1855366A (zh) | 2006-11-01 |
| CN100353494C true CN100353494C (zh) | 2007-12-05 |
Family
ID=37195423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200510025455XA Expired - Lifetime CN100353494C (zh) | 2005-04-27 | 2005-04-27 | 改善esd晶体管源漏结电容的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100353494C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452847B (zh) * | 2007-12-06 | 2010-05-26 | 上海华虹Nec电子有限公司 | Esd栅接地nmos晶体管制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733794A (en) * | 1995-02-06 | 1998-03-31 | Motorola, Inc. | Process for forming a semiconductor device with ESD protection |
| US5946573A (en) * | 1997-01-24 | 1999-08-31 | United Microelectronics Corp. | Self-aligned silicide (salicide) process for electrostatic discharge (ESD) protection |
| US6215156B1 (en) * | 1999-08-02 | 2001-04-10 | Taiwan Semiconductor Manufacturing Corporation | Electrostatic discharge protection device with resistive drain structure |
| CN1435883A (zh) * | 2002-01-30 | 2003-08-13 | 联华电子股份有限公司 | 非门控二极管元件的静电放电防护电路及其制造方法 |
-
2005
- 2005-04-27 CN CNB200510025455XA patent/CN100353494C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733794A (en) * | 1995-02-06 | 1998-03-31 | Motorola, Inc. | Process for forming a semiconductor device with ESD protection |
| US5946573A (en) * | 1997-01-24 | 1999-08-31 | United Microelectronics Corp. | Self-aligned silicide (salicide) process for electrostatic discharge (ESD) protection |
| US6215156B1 (en) * | 1999-08-02 | 2001-04-10 | Taiwan Semiconductor Manufacturing Corporation | Electrostatic discharge protection device with resistive drain structure |
| CN1435883A (zh) * | 2002-01-30 | 2003-08-13 | 联华电子股份有限公司 | 非门控二极管元件的静电放电防护电路及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1855366A (zh) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW454306B (en) | Circuit and method for reducing parasitic bipolar effects during electrostatic discharges | |
| CN102446912B (zh) | 金属氧化物半导体晶体管esd保护结构及其制备方法 | |
| US8703547B2 (en) | Thyristor comprising a special doped region characterized by an LDD region and a halo implant | |
| CN101431057B (zh) | 一种两次刻蚀单层多晶硅的高功率bcd工艺 | |
| CN101183648A (zh) | 高压pmos晶体管及其制造方法 | |
| CN100353494C (zh) | 改善esd晶体管源漏结电容的方法 | |
| CN102983136A (zh) | 一种纵向npn触发的高维持电压的高压esd保护器件 | |
| CN102064192B (zh) | 一种soi横向绝缘栅双极型晶体管器件 | |
| CN102104045B (zh) | P型otp器件及其制造方法 | |
| CN108321156B (zh) | 一种半导体器件的静电防护方法及半导体器件 | |
| CN102130162B (zh) | Ldmos及其制造方法 | |
| KR101145786B1 (ko) | 정전기 방전 보호 장치 | |
| CN101651121A (zh) | 静态随机存储器上拉晶体管阈值电压调整方法 | |
| CN102054835B (zh) | 一种用于静电放电的晶闸管 | |
| CN115621277A (zh) | 用于esd防护的pwell隔离的栅控二极管触发scr器件 | |
| CN102148254A (zh) | 深能级杂质电离碰撞晶体管 | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 | |
| CN101162732B (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| CN101261958A (zh) | 互补性金属氧化物半导体场效应晶体管的制造方法 | |
| CN107093625A (zh) | 双扩散漏nmos器件及制造方法 | |
| CN114005813B (zh) | 一种抗辐射加固高压mosfet器件 | |
| CN102593179A (zh) | Mos晶体管及其制造方法 | |
| CN101452847B (zh) | Esd栅接地nmos晶体管制造方法 | |
| CN218182218U (zh) | 具有埋层漂移区的高压pldmos器件及功率芯片 | |
| Roig et al. | Accumulation region length impact on 0.18 µm CMOS fully-compatible lateral power MOSFETs with Shallow Trench Isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171214 Address after: Zuchongzhi road 201203 Shanghai Pudong New Area Zhangjiang High Tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term |
Granted publication date: 20071205 |
|
| CX01 | Expiry of patent term |