[go: up one dir, main page]

CN100351824C - 总线系统和用于连接到总线的总线接口 - Google Patents

总线系统和用于连接到总线的总线接口 Download PDF

Info

Publication number
CN100351824C
CN100351824C CNB028190009A CN02819000A CN100351824C CN 100351824 C CN100351824 C CN 100351824C CN B028190009 A CNB028190009 A CN B028190009A CN 02819000 A CN02819000 A CN 02819000A CN 100351824 C CN100351824 C CN 100351824C
Authority
CN
China
Prior art keywords
bus interface
processor
bus
request
usb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028190009A
Other languages
English (en)
Other versions
CN1559039A (zh
Inventor
Y·K·张
Z·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
St Wireless
ST Ericsson SA
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1559039A publication Critical patent/CN1559039A/zh
Application granted granted Critical
Publication of CN100351824C publication Critical patent/CN100351824C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Fixing For Electrophotography (AREA)
  • Traffic Control Systems (AREA)
  • Organic Insulating Materials (AREA)

Abstract

本发明的一种总线系统，其包括通过用于传递数据和控制信号的总线来耦合的第一站(202)和第二站(203、204)。所述总线被设想成依照协议来工作，所述第一站(202)以所述协议将请求重复发送给所述第二站(203、204)。第一站(202)包括处理器(206)、总线接口(207)和被耦合于所述可中断处理器和所述总线接口的缓冲器(208)，处理器(206)工作上产生用于待由第一站(202)发送的请求的请求特性。此外，处理器(206)工作上处理所述数据项。缓冲器(208)工作上存储所述请求特性。总线接口(207)工作上从所述所存请求特性产生所述请求并重复发送所述请求。

Description

总线系统和用于连接到总线的总线接口
技术领域
本发明涉及一种总线系统，其包括通过用于传递数据和控制信号的总线来耦合的第一站和第二站，所述总线被设想成依照协议来工作，所述第一站以所述协议重复地将请求发送给所述第二站。
本发明亦涉及一种总线接口，其包括用于总线的连接和用于从处理器接收请求特性的输入。
背景技术
这样的总线系统被公开于USB规范中。USB规范是由一组公司公布的标准，该组包括Campaq Computer Corporation，Hewlett-PackardCompany，Intel Corporation，Lucent Technologies Inc，MicrosoftCorporation，NEC Corporation，和Koninklijke Philips ElectronicsN.V.。以下所述为与全面理解本发明有关的USB的各个方面。有关USB的进一步的背景可从USB规范，修订本2.0中获得，其在此被引用作为参考。
USB是标准的总线，其被设计成支持个人计算机和各种各样的外围设备如网络相机(webcam)、打印机、扫描仪、话筒和键盘之间的数据交换。USB由此代替了现有接口，如RS-232C串口、并口和PS/2接口。USB进一步的发展，例如，如在进行的USB(USB On-The-Go)中，瞄准了另一种设备代替个人计算机的总线系统。这样的设备可以是例如数字照片照相机、视频摄像机、个人数字助理或蜂窝电话。
在类似USB系统的总线系统中，电子总线站通过总线而相互连接。通常，总线站包括处理器或计算系统以处理或产生数据并控制数据的流动。USB站被限定为主机(例如个人计算机)或装置(外围设备)。一般而言，在任何总线系统上仅有一个主机。主机处的USB接口亦被称为主控制器。主控制器可被实施于硬件、固件或软件的组合中。USB装置被限定为集线器，其提供附加附着点或功能，这些点或功能向系统提供能力。所述装置通过分层星形拓扑(tiered-startopology)连接于主机。集线器指示USB装置的附着或去除。主机确定新附着的USB装置是集线器还是功能并将唯一的USB地址指定给该USB装置。所有USB装置是通过唯一的USB地址来访问的。每个装置另外支持主机可与之通信的一个或多个端点。以下描述将被局限于被限定为功能的USB装置。
USB是被轮询的总线。主机控制器指示所有数据传递。大多数总线事务处理涉及多达三个包的传输。每个事务处理都在主机控制器在经排定的基础上发送描述事务处理类型和方向、USB装置地址和端点号的USB包时开始。所述包被称为“令牌包”。被寻址的USB装置通过对适当的地址字段解码而选择自己。在给定事务处理中，数据是从主机被传递到装置或是从装置被传递到主机的。数据传递的方向在令牌包中被指定。事务处理源然后发送数据包或指示其没有数据要传递。一般而言，目的地用指示传递是否成功的握手包来做出响应。
USB体系结构包括三个基本类型的数据传递：(1)等时传递：主机和装置之间周期性的、连续的通信，典型地被用于时间相关的信息，其以预先协商的等待时间来占用USB带宽的预先协商的量；(2)中断传递：低频、有界(bounded)等待时间的通信，典型地被用于非同步数据，如字符或与人可察觉的回波或者反馈响应特征之间的协调，以及(3)大量传递(bulk transfer)：非周期性的、大包脉冲串式(bursty)的通信，典型地被用于可使用任何可用带宽的数据，并亦可被延迟直到带宽可用。
通常这两种类型的总线站，主机和装置，包括处理器或计算系统以处理或产生数据或者控制数据的流动，或者两种兼有。如以上所述对USB系统直截了当的实施可导致用作主机的总线站中的处理器和用作装置的总线站中的处理器两者的显著开销。这特别对于中断传递是成立的。由于总线系统的轮询性质，主机需要在定期的基础上询问所涉及的装置，例如键盘。
发明内容
本发明尤其的目的是减小从总线系统的第一站传输数据到总线系统的第二站或相反情况所需的开销量。
为此，本发明提供了一种如在起始段中限定的总线系统，其特征在于，所述第一站包括处理器、总线接口和被耦合于所述可中断处理器和所述总线接口的缓冲器，其中
所述处理器工作上产生用于所述请求并处理所述数据项的请求特性；
所述缓冲器工作上存储所述请求特性；
所述总线接口工作上从所述所存请求特性产生所述请求并重复发送所述请求。
在工作中，第一站中的处理器需要提供信息给第二站或需要从第二站获得信息。为此，第一站需要与第二站通信。在被轮询的总线系统中，如USB系统中，通信是由作为USB系统中的主机的第一站开始的。如果作为USB系统中的装置的第二站仅能在不定期的基础上接收或提供数据，则频繁发生的是在发生信息的成功传递之前，第一站需要轮询第二站相当的次数。换句话说，在这些情况下，在发生信息的成功传递之前，第一站需要相对经常地向第二站再次发送相同的请求。
在常规途径中，每次当所述请求需要被发送时，所述处理器将需要准备所述请求，并且所述总线接口然后将通过所述总线将所述请求实际发送给所述第二站。在依照本发明的总线系统中，处理器产生或确定请求的特性。通过提高总线接口的容量，所述总线接口可从处理器提供的所述特性中实际产生请求并且在总线上将请求发送给所述第二站所需的次数。
依照本发明的总线系统亦包括第一站中的缓冲器，其被用于存储由处理器提供的请求特性。该缓冲器优选地对于处理器和总线接口两者是可访问的。以这种方式，处理器的通信开销被减小。
依照本发明的总线系统的实施例的特征在于，所述请求特性包括所述请求的轮询速率以及所述请求的有效负载，如果有的话。在请求特性中包括轮询速率允许了更多的灵活性。处理器可具有有关第二站的特征的信息，其可被用于调节总线接口的轮询速率。例如，USB系统建立1毫秒的时间基，被称为帧，或者125微秒的时间基，被称为微帧。如果轮询速率信息未被包括在请求特性中，则总线接口将使用固定轮询速率，假定是以每(微)帧一次的最大轮询速率来发送请求。如果轮询速率信息被包括在请求特性中，则总线接口根据需要来调节轮询速率，在可能的任何时候使用低轮询速率并当需要时使用高轮询速率。用于第二站的总线负载和通信开销由此被减小。
在第一站将接收数据的请求发送给第二站时，请求本身不必包含有效负载，即数据项。在由处理器提供的请求特性中包括有效负载信息的优点是数据可从第一站重复发送给第二站而无需来自第一站中的处理器的干预，由此进一步减小了处理器的通信开销。
依照本发明的总线系统的进一步的实施例的特征在于，所述第二站对所述请求做出响应，所述处理器是可中断的处理器，并且所述总线接口工作上便于在收到所述第二站的所选响应时中断所述处理器。如果不需要进一步的动作，则不必中断所述处理器。因此如果如所期望的完成了通信或者如果没有新信息，没有数据项被第二站提供，则不必要将与第二站的通信结果报告回来。例如，在USB系统中，第二站可如此做出响应：通过发送具有数据项收到通知信号的消息，通过发送指示其被停止(stall)的信号来发送否定收到通知信号。此外，如果第二站不通过发送信号而做出响应，或者如果由于第一站和第二站之间的通信错误而造成没有信号被第一站接收，则这亦可被解释为响应。这样，所选响应可包括来自第二站的响应信号的不存在。如果处理器仅在收到需要处理器进一步的动作的响应时被中断，则处理器的通信开销被进一步减小。为此，总线接口从所接收的响应中选择那些响应。如果被编程以处理这样的情况，则处理器可根据必要的进一步动作而做出决定。
依照本发明的总线接口包括用于总线的连接和用于从可中断处理器接收请求特性的输入，并且其特征在于包括工作上存储所述请求特性的缓冲器和工作上从所存请求特性产生请求并将所述请求重复发送给所述连接的控制器。
从以下所述的实施例来看，本发明的这些和其他方面将是显然的，并且将参照这些实施例而被说明。
附图说明
图1是示出如在USB规范，修订版2.0中指定的中断事务处理格式的图；
图2是示出依照本发明的总线系统的方块图；
图3A是示出用于数据传输的事务处理的消息图；
图3B是示出用于数据传输的事务处理的消息图；
图4是示出依照本发明的总线接口的方块图；
图5是以先进先出的方式来组织的缓冲器的示意概观。
在这些图中，相同的部分是由相同的参考来表示的。
具体实施方式
图1是示出如在USB规范，修订版2.0中指定的中断事务处理格式的图。在USB中，所有通信都是由主机开始的。所有USB装置都是通过唯一的USB地址来访问的。每个装置都另外支持主机可与之通信的一个或多个端点。
USB支持USB主机和USB装置之间的功能数据和控制交换。USB数据传递发生在主机软件和USB装置上的特定端点之间。USB体系结构包括三个基本类型的数据传递：
等时传递：等时或流动的实时数据，其以预先协商的等待时间来占用USB带宽的预先协商的量；
中断传递：非同步交互数据，如字符或与人可察觉的回波或者反馈响应特征之间的协调，以及
大量传递：非同步块传递数据，其是以相对大且脉冲串式的量被产生或消费的，并且具有宽动态纬度和传输约束。
如果没有正在进行的事务处理，则USB系统处于空闲模式101。包括数据传递的总线事务处理通常包含三个阶段：设置阶段102、数据阶段103和状态阶段104。
包括数据传递的总线事务处理通常包含三个不同包的传输，例如令牌包105、106，数据包107、108以及握手包109、110、111、112、115、116。
中断事务处理可由IN传递或OUT传递组成。在IN传递的情况下，USB主机将通过发送IN令牌105而启动事务处理。一旦收到IN令牌，USB装置可返回数据107，否定收到通知信号(NAK)111，或者表示USB装置不能完成命令(STALL)112的信号。如果端点没有要返回的新中断信息(即没有中断是未决的)，则USB装置在数据阶段103中返回NAK握手111。如果USB装置不能完成命令，则USB装置返回STALL握手112。如果中断是未决的，则USB装置返回中断信息作为数据包107。响应于收到数据包107，如果数据接收没有错误，则USB主机发出ACK握手109(收到通知信号)，或者如果数据包107被有损地接收，则不返回握手，如线113所示。此外，在根本没有对IN令牌105的响应从USB装置被接收的情况下，USB主机将不发出ACK 109。该情况由线114来表示。在完成了IN传递之后，USB系统返回到空闲模式101。
在OUT传递的情况下，USB主机将通过发送OUT令牌106而启动事务处理。这之后是发送数据包108。一旦收到数据包108，如果数据被没有错误地接收，则USB装置可在状态阶段发出ACK握手110，表示该装置不能处理数据的NAK握手115，或者表示USB装置当前被停止的STALL握手116。如果数据包107被有损地接收，则USB装置不返回握手，如线117所示。此外，在其不从USB主机接收数据的情况下，即由线118所示的情况下，USB装置将不发出ACK握手110。在完成了OUT传递之后，USB系统返回到空闲模式101。
所有包都从SYNC字段开始，该字段被输入电路用来将进入的数据与本地时钟对准。包标识符(PID)紧接着在每个USB包的SYNC字段之后。PID包括四位ID字段，之后为四位校验字段。PID指示包的类型(例如令牌105、106，数据107、108以及握手109、110、111、112、115、116)和包的格式，以及被应用于包的变体检测(variantdetection)的类型。PID的四位校验字段确保了可靠的解码。
令牌包105、106包括ADDR字段，其通过目标USB装置的USB地址来指定目标USB装置，其是数据包107、108的源或目的地，这取决于令牌PID的值。USB装置必须执行对ADDR字段的完整解码。
数据包107、108包括数据字段，其范围可从零到N个字节，并且必须等于整数个字节。每个字节内的数据位被首先移出最高有效位。数据包的数据字段被分成将有关所做出的请求的额外信息给予USB装置的字段。一个字段，命令码，告诉目标USB装置应做什么，如设置从USB装置空间进行的读取或设置对USB装置空间的写入。读取空间命令被用于从USB装置的给定空间中的给定位置请求信息。该命令被用于设置读取，其之后是对USB装置发送数据的来自主机的请求。USB装置然后发送其已从先前指定的空间检索的数据。写空间使用与读空间完全相同的定义。然而，数据包包含由主机传递给USB装置的数据。
握手包109、110、111、112、115、116仅由PID组成。如以上所示，握手包被用于报告数据传递的状态并可返回表示数据的成功接收、CRC故障、流动控制和某些错误状况的值。
图2是示出依照本发明的总线系统的方块图。总线系统201包括用作USB主机的第一站202，和用作USB装置的第二站203和204。站202、203、204由总线连接205耦合。第一站202被较详细地示出。它包括可中断处理器206和总线接口207。总线接口包括缓冲器208和控制器209。缓冲器是总线接口的一部分是不必要的。在可替换的安排中，缓冲器可被置于第一站202中，但在总线接口之外。处理器206和控制器209均具有对缓冲器208的访问。控制器被耦合于总线连接205。此外，控制器209具有对处理器206的中断连接210。
图3A是示出用于数据传输的事务处理的消息图。该消息图说明了针对由IN传递组成的中断事务处理的图1的系统的工作。自顶向下时间增加。处理器206和总线接口207之间的信息交换是用第一线301和第二线302之间的箭头来符号表示的。总线接口和第二站203、204之间的信息交换是用第二线302和第三线303之间的箭头来符号表示的。
处理器206需要来自第二站203、204之一的数据，即USB装置。因此，总线接口207应向总线连接205重复发出对数据的请求。为减小用于处理器的通信开销，使处理器提供请求特性仅一次是足够的。如果被寻址的USB装置返回数据，则总线接口207应通过中断连接来中断处理器并向处理器提供数据。在发生错误的情况下，处理器亦应被通知。在这些情况下，总线接口207亦应将中断施加给处理器。在其它情况下，没有动作为处理器所需要，因此总线接口207不应中断处理器。
在IN传递304中，处理器206在消息309中将请求特性发送给总线接口207，在这里请求特性被存储在缓冲器中。基于从缓冲器检索的消息309中的请求特性，总线接口207通过在总线上发出IN令牌310来启动该IN传递。第二站，被寻址的USB装置，通过发送具有数据项的消息311而做出响应。一旦收到该消息，总线接口207通过中断连接210将中断信号312发送给处理器206以通知处理器206新数据可用。此外，它将收到通知信号313发给被寻址的USB装置。这完成了IN传递304。
在接着IN传递304且具有相同请求特性的IN传递305中，总线接口207再次从缓冲器检索请求特性，同时没有新信息为处理器206所需要。总线接口207通过在总线上发出IN令牌314来启动该IN传递。被寻址的USB装置通过发送具有数据项的消息315而做出响应。由于总线上的错误，第二消息315由总线接口207有损地接收。因此，总线接口207不发出ACK握手。相反，它通过中断连接210将中断信号316发送给处理器206以通知处理器206发生了错误。这完成IN传递305。
在接着IN传递304且具有相同请求特性的IN传递306中，总线接口207再次从缓冲器208检索请求特性，同时没有新信息为处理器206所需要。总线接口207通过在总线上发出IN令牌317来启动该IN传递。由于总线错误，IN令牌317被有损地接收于被寻址的USB装置处。为此，它不对IN令牌317做出响应。由于没有USB装置所遵循的响应，总线接口207通过中断连接210将中断信号318发送给处理器206以通知处理器206发生了错误。这完成IN传递306。
在接着IN传递304且具有相同请求特性的IN传递307中，总线接口207再次从缓冲器208检索请求特性，同时没有新信息为处理器206所需要。总线接口207通过在总线上发出IN令牌319来启动该IN传递。被寻址的USB装置以NAK握手320做出响应，表示它没有可用的数据。这完成IN传递307。
在接着IN传递304且具有相同请求特性的IN传递308中，总线接口207再次从缓冲器208检索请求特性，同时没有新信息为处理器206所需要。总线接口207通过在总线上发出IN令牌321来开始该IN传递。被寻址的USB装置以STALL握手322做出响应，表示它不能完成该命令。一旦收到STALL握手322，总线接口207通过中断连接210将中断信号323发送给处理器206。这完成IN传递308。
将显而易见的是，IN传递304、305、306、307和308仅仅是阐明总线系统功能的说明性实例，并且总线系统的功能不被局限于所示的IN传递或IN传递被示出的顺序。
图3B是示出用于数据传输的事务处理的消息图。该消息图说明了针对由OUT传递组成的中断事务处理的图1的系统的工作。自顶向下时间增加。处理器206和总线接口207之间的信息交换是用第一线301和第二线302之间的箭头来符号表示的。总线接口和第二站203、204之间的信息交换是用第二线302和第三线303之间的箭头来符号表示的。
处理器206需要向第二站203、204之一传递数据，即USB装置。因此，总线接口207应向总线连接205重复发出接收数据的请求。为减小用于处理器的通信开销，使处理器提供请求特性仅一次是足够的。如果被寻址的USB装置接受数据，则总线接口207应通过中断连接来中断处理器并通知处理器。在发生错误的情况下，处理器亦应被通知。在这些情况下，总线接口207亦应将中断施加给处理器206。在其它情况下，没有动作为处理器206所需要，因此总线接口207不应中断处理器206。
在OUT传递324中，处理器在消息329中将请求特性发送给总线接口207，在这里请求特性被存储在缓冲器中。基于从缓冲器检索的消息329中的请求特性，总线接口207通过在总线上发出OUT令牌330来启动该OUT传递。随后，总线接口发出数据包331。第二站，被寻址的USB装置，通过发送ACK握手332而做出响应。一旦收到ACK握手332，总线接口207通过中断连接210将中断信号333发送给处理器206以通知处理器206数据被成功传递。在不同的安排中，总线接口207发送中断信号332给处理器206，这是因为如果不被中断，则处理器206将假定已进行了数据的成功传输。
在接着OUT传递324且具有相同请求特性的OUT传递325中，总线接口207再次从缓冲器检索请求特性，同时没有新信息为处理器206所需要。总线接口207通过在总线上发出OUT令牌334来启动该OUT传递。随后，总线接口发出数据包335。被寻址的USB装置通过发送NAK握手336而做出响应以表示它未准备好处理所传递的数据。由此完成OUT传递325。
在接着OUT传递324且具有相同请求特性的OUT传递326中，总线接口207再次从缓冲器检索请求特性，同时没有新信息为处理器206所需要。总线接口207通过在总线上发出OUT令牌337来启动该0UT传递。随后，总线接口发出数据包338。作为响应，USB装置发送STALL握手339以表示它不能处理该OUT传递。在收到STALL握手时，总线接口通过中断连接将中断信号340发送给处理器206以针对被寻址的USB装置的状态而通知处理器。这完成OUT传递326。
在接着IN传递324且具有相同请求特性的OUT传递327中，总线接口207再次从缓冲器208检索请求特性，而没有新信息为处理器206所需要。总线接口207通过在总线上发出OUT令牌341来启动该0UT传递。随后，总线接口发出数据包342。由于总线上的错误，数据包342由被寻址的USB装置有损地接收。为此，被寻址的USB装置不做出响应。由于没有USB装置所遵循的响应，总线接口207通过中断连接210将中断信号343发送给处理器206以通知处理器。由此完成OUT传递327。
在接着OUT传递324且具有相同请求特性的OUT传递328中，总线接口207再次从缓冲器检索请求特性，同时没有新信息为处理器206所需要。总线接口207通过在总线上发出OUT令牌344来启动该OUT传递。由于错误状况的发生，总线接口不启动或不完成已被启动的对随后数据包的发送。为此，总线接口207通过中断连接210将中断信号345发送给处理器206以通知处理器。由此完成OUT传递328。
将显而易见的是，OUT传递324、325、326、327和328仅仅是阐明总线系统功能的说明性实例，并且总线系统的功能不被局限于所示的OUT传递或OUT传递被示出的顺序。
图4是示出依照本发明的总线接口的方块图。该图中所示的方块图是总线接口集成电路的方块图。总线接口集成电路401具有双重作用。可以是用作USB装置的总线站的一部分和作用USB主机的总线站的一部分。这在进行(OTG)的USB设备中是特别有用的。这样的USB OTG设备可以是例如数字照片照相机、数字视频摄像机、个人数字助理或示波器，其在某个工作模式下通过USB连接于例如海量存储设备(例如硬盘驱动、光学记录器或固态记录器)、打印机或蜂窝电话。在该工作模式下，USB OTG设备应当用作USB主机。在另一种工作模式下，USB OTG通过USB连接于例如个人计算机。在该工作模式下，USB OTG设备应当用作USB装置。USB OTG设备的总线接口集成电路的工作模式可以是由USB OTG设备内的处理器来确定和控制的软件。
在USB OTG设备为便携式的情况下，可能有利的是包括可用的低功耗模式，在该模式下，总线接口集成电路关闭某些功能块或者在具有例如低总线业务量或根本没有总线业务量的时间段内以较低的时钟速度工作。通过包括由USB OTG设备的处理器控制的所谓的远程唤醒特色以将工作带回到某些或所有功能块或者增加总线接口集成电路的时钟速度，这样的低功耗模式可被增强。例如，如果处理器预期有增加的总线业务量，则远程唤醒特色可被激活。
总线接口集成电路401包括与处理器的连接402，用于在总线接口集成电路401作为USB主机而工作的情况下连接到USB的连接403，以及用于在总线接口集成电路401作为USB装置而工作的情况下连接到USB的连接404。注意在实际的实施中，连接403和404可共享相同的I/O端子，而内部复用器负责总线信号的内部路由安排。在保证连接403不被同时使用的情况下，这样的实施可能是有利的。
总线接口集成电路401亦包括主机-装置复用器405、时序块406、主机接口407、装置接口408、主机控制器409、装置控制器410、主机缓冲器411、装置缓冲器412、主机收发器413和装置收发器414。
主机-装置复用器405被连接于与处理器的连接402。优选地，在处理器的控制下，它确定总线接口集成电路401与处理器的通信的内部路由安排。在总线接口集成电路401作为USB主机而工作的情况下，主机-装置复用器405通过主机接口407将主机控制器409链接于处理器。在总线接口集成电路401作为USB装置而工作的情况下，主机-装置复用器通过装置接口408将装置控制器410链接于处理器。主机控制器409通过主机收发器413而具有对总线连接403的访问。装置控制器410通过装置收发器414而具有对总线连接404的访问。
主机缓冲器411可由主机控制器409并且通过主机-装置复用器405由处理器二者来访问。它可被用于例如存储由处理器发出的请求特性并用于存储主机控制器411和USB装置之间的通信结果。
装置缓冲器412可由装置控制器410并通过主机-装置复用器405由处理器来访问。它可被用于例如缓存由处理器产生的数据以发送给USB主机。
为支持总线接口集成电路和各种各样的处理器之间的合作，主机缓冲器411和装置缓冲器412优选地可在直接存储器访问(DMA)模式和并行输入输出模式两者下由处理器来访问。
支持处理器和总线接口集成电路401中的缓冲器之间的通信的几种方式是有利的。这导致对处理器的较宽选择。例如，较完善的计算系统将支持DMA工作。如果总线接口亦支持DMA工作，则处理器的通信开销被进一步减小。另一方面，在较不完善的总线站中，处理器处理所有通信而无需DMA控制器的支持。在此情况下，总线接口需要支持并行输入输出模式下的总线接口和处理器之间的数据交换。
尽管以上讨论的实施例涉及总线接口集成电路，对本领域的技术人员来说将显而易见的是，图中不同的块或块组可被实施于不同的集成电路和分立的部件中。这样，涉及由方块图描述的总线接口的可替换实施例可包括执行各种块的功能的多个集成电路和分立部件。
根据总线系统的要求，有利的是将总线接口实施为集成电路。集成电路中的功能集成使能部件计数的减小和面积的最小化，并因此将导致包括总线接口的总线站的物理尺寸的减小。此外，将总线接口实施为集成电路将使功耗减小。
根据总线系统的要求，有利的是利用尽可能多的标准构件块来实施具有多个集成电路和分立电子部件的总线接口。由此减小总线接口的成本价格。
图5是以先进先出(FIFO)方式来组织的缓冲器501的示意概观。这是组织主机缓冲器411的有效方式。FIFO缓冲器的顶部由箭头502来指示。FIFO缓冲器的底部由箭头503来指示。该缓冲器存储几个请求504、505、506的请求特性以便于例如开始USB事务处理或更具体而言开始USB中断事务处理。在该概观中，首先被发出的请求特性由504表示，其次被发出的请求特性由505表示，最后被发出的请求特性由506表示。区域507表示剩余请求特性，而区域508表示未被使用的FIFO缓冲器中的剩余空间。请求特性被分成两部分：传递描述符或头部509以及有效负载数据510，如果有的话。传递描述符509描述待由主机控制器409处理的事务处理的特征。有效负载数据510是应被包括在待由主机控制器处理的事务处理的数据包中的数据。传递描述符亦被主机控制器409用来存储事务处理的结果。因此，处理器和主机控制器409两者均具有到FIFO缓冲器501的入口。
以先进先出模式来安排缓冲器是有利的。以这种方式，访问在用于处理器和控制器两者的缓冲器中存储的数据是相对简单的。
使用缓冲器来存储特性请求和与第二站的通信结果两者是有利的。通过给予处理器对缓冲器或至少缓冲器的指定部分的读取访问，有效方式的通信被建立，这是因为相同的缓冲器被用于存储请求特性和请求的结果。这样，处理器可以以与当它写入请求特性时相同的方式来访问缓冲器，仅必须将访问类型从写模式改变到读模式。
使总线接口基于处理器提供的信息来确定精确的轮询间隔是有利的。限制可能轮询速率的数量简化了在以不同轮询速率来处理不同请求的过程中的总线接口的任务。例如，如果处理器可选择1、2、3和128毫秒之间的任何轮询速率，则总线接口将所选轮询速率映射到以下实际轮询速率之一：1、2、4、8、16、32、64或128毫秒，由此将要处理的不同轮询速率的潜在数量从128减小到8。优选地，总线接口将处理器选择的轮询速率映射在最接近于所选轮询速率的实际轮询速率上。
下表显示了传递描述符的格式。所示格式由8个字节组成，被表示为Byte 0，Byte 1，...，Byte 7。每个字节由8个位组成，被列为0，1，...，7。
  7   6   5   4   3   2   1   0
  Byte 0   Actual bytes(7:0)
  Byte 1   Completion code   Active   Toggle   Actual bytes(9:8)
  Byte 2   MaxPktSize(7:0)
  Byte 3   Endpoint number(3:0)   Last   Speed   MaxPktSize(9:8)
  Byte 4   Total bytes(7:0)
  Byte 5   0   0   Res   Re8   Dir.token(1:0)   Total bytes(9:8)
  Byte 6   0   Device address
  Byte 7   Interrupt polling interval(4:0)
下表阐明上表中的参数的意义。
 名称   长度(位)   描述
 ActualBytes   10   包含被传递的字节数
 Completioncode   4   指示用于所涉及的传递描述符的最后事务处理如何被完成，包括错误的发生
 Active   1   指示事务处理是否应被执行
 Toggle   1   被用于产生或比较数据PID值。其在数据包的每个成功传输或接收之后被更新
 MaxPktSize   10   指示可被发送给单个数据包中所涉及的端点或可从其被接收的字节的最大数
 Res   1   未使用
 Speed   1   指示所涉及端点的速度
 TotalBytes   10   指示待传递的字节的总数
 Dir.Token   2   指示所涉及的传递描述符是包含IN传递还是OUT传递
 Deviceaddress   7   指示应被寻址的USB装置的地址
 Interruptpollinginterval   4   指示中断传递的轮询间隔

Claims (10)

1.一种总线系统，其包括通过用于传递数据和控制信号的总线来耦合的第一站(202)和第二站(203、204)，所述总线被设想成依照协议来工作，其中所述第一站(202)将请求重复发送给所述第二站(203、204)，特征在于，所述第一站(202)包括处理器(206)、总线接口(207)和被耦合于所述处理器(206)和所述总线接口(207)的缓冲器(208)，
其中
所述处理器(206)工作上产生用于所述请求并对数据项进行处理的请求特征，其中所述请求特征包括所述请求的轮询速率；
所述缓冲器(208)工作上存储所述请求特征；
所述总线接口(207)工作上从所述所存请求特征产生所述请求并重复发送所述请求。
2.权利要求1所述的总线系统，特征在于所述总线接口调节发送所述请求的速率，并且所述速率是所述请求特征中所包括的轮询速率的函数。
3.权利要求2所述的总线系统，特征在于所述请求特征亦包括所述请求的有效负载。
4.权利要求1所述的总线系统，特征在于所述第二站(203、204)对所述请求做出响应，所述处理器(206)是可中断的处理器，并且所述总线接口(207)工作上用于在收到所述第二站(203、204)的所述响应时中断所述处理器(206)。
5.权利要求1所述的总线系统，特征在于所述总线系统是USB系统。
6.一种总线接口，其包括用于总线的连接端(403)和用于从处理器接收请求特征的输入端，特征在于所述总线接口包括工作上存储所述请求特征的缓冲器(411)和工作上从所存请求特征产生请求并将所述请求重复发送给所述连接(403)的控制器(409)，其中，所述请求特征包括所述请求的轮询速率。
7.权利要求6所述的总线接口，特征在于所述总线接口调节发送所述请求的速率，并且所述速率是所述请求特征中所包括的轮询速率。
8.权利要求7所述的总线接口，特征在于所述请求特征亦包括所述请求的有效负载。
9.权利要求6所述的总线接口，特征在于所述总线接口亦包括用于发送中断信号给可中断处理器的中断输出，并且所述处理器(409)工作上接收来自所述连接的响应并通过发送中断信号给所述中断输出而在收到所选响应时中断所述处理器。
10.权利要求6所述的总线接口，特征在于所述总线接口工作上作为USB接口而工作。
CNB028190009A 2001-09-27 2002-09-16 总线系统和用于连接到总线的总线接口 Expired - Fee Related CN100351824C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG0100194 2001-09-27
SGPCT/SG01/00194 2001-09-27

Publications (2)

Publication Number Publication Date
CN1559039A CN1559039A (zh) 2004-12-29
CN100351824C true CN100351824C (zh) 2007-11-28

Family

ID=20428993

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028190009A Expired - Fee Related CN100351824C (zh) 2001-09-27 2002-09-16 总线系统和用于连接到总线的总线接口

Country Status (9)

Country Link
US (1) US7058747B2 (zh)
EP (1) EP1433069B1 (zh)
JP (1) JP2005504392A (zh)
KR (1) KR20040041623A (zh)
CN (1) CN100351824C (zh)
AT (1) ATE487986T1 (zh)
DE (1) DE60238264D1 (zh)
TW (1) TWI233553B (zh)
WO (1) WO2003029996A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7000057B1 (en) * 2002-02-11 2006-02-14 Cypress Semiconductor Corp. Method and apparatus for adding OTG dual role device capability to a USB peripheral
EP1546898B1 (en) * 2002-09-24 2011-04-13 Nxp B.V. Interface integrated circuit device for a usb connection
EP1625506B1 (en) 2003-05-15 2007-08-08 Nxp B.V. Usb host controller with memory for transfer descriptors
JP3649227B2 (ja) * 2003-06-06 2005-05-18 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
GB0327216D0 (en) * 2003-11-22 2003-12-24 Nokia Corp An interface for serial data communication
US20060123179A1 (en) * 2004-12-03 2006-06-08 Wong Kar L Controlling issuance of requests
US7610416B2 (en) * 2005-04-13 2009-10-27 Microsoft Corporation Systems and methods for controlling rise and fall times of USB signals
US7409485B1 (en) * 2005-10-27 2008-08-05 Cisco Technology, Inc. Optimized data transfer for a data bus
US9619004B1 (en) * 2006-12-20 2017-04-11 Nvidia Corporation Reducing system power consumption due to USB host controllers
US8473647B2 (en) * 2007-09-17 2013-06-25 Apple Inc. Methods and apparatus for decreasing power consumption and bus activity
CN101266584B (zh) * 2008-05-13 2011-05-11 威盛电子股份有限公司 通用串行总线主机控制器及其控制方法
US9087163B2 (en) * 2012-07-11 2015-07-21 Silicon Image, Inc. Transmission of multiple protocol data elements via an interface utilizing a data tunnel
CN105630722B (zh) * 2015-12-21 2019-03-08 联想(北京)有限公司 电子设备及信号处理方法
CN105573946B (zh) * 2016-03-01 2019-03-01 Oppo广东移动通信有限公司 通用串行总线接口复用的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229947A (zh) * 1998-03-19 1999-09-29 韩旭 通用串行总线多能转接控制器
CN1266515A (zh) * 1997-08-12 2000-09-13 爱特梅尔股份有限公司 通用串行总线装置控制器
US6145045A (en) * 1998-01-07 2000-11-07 National Semiconductor Corporation System for sending and receiving data on a Universal Serial Bus (USB) using a memory shared among a number of end points

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126945A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd ポ−リング方式
JPH0771094B2 (ja) * 1989-05-19 1995-07-31 オムロン株式会社 通信ネットワークシステム
US5675807A (en) * 1992-12-17 1997-10-07 Tandem Computers Incorporated Interrupt message delivery identified by storage location of received interrupt data
EP0652523B1 (en) * 1993-11-10 1999-06-02 Nec Corporation Remote monitoring system
US6058440A (en) * 1997-09-05 2000-05-02 Intel Corporation Programmable and adaptive resource allocation device and resource use recorder
US6449663B1 (en) * 1998-07-08 2002-09-10 International Business Machines Corporation Method and apparatus for adjusting an interval of polling a network printer based on changes in working status of the network printer
US6640268B1 (en) * 1998-08-28 2003-10-28 Intel Corporation Dynamic polling mechanism for wireless devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1266515A (zh) * 1997-08-12 2000-09-13 爱特梅尔股份有限公司 通用串行总线装置控制器
US6145045A (en) * 1998-01-07 2000-11-07 National Semiconductor Corporation System for sending and receiving data on a Universal Serial Bus (USB) using a memory shared among a number of end points
CN1229947A (zh) * 1998-03-19 1999-09-29 韩旭 通用串行总线多能转接控制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Inerl Corp.Universal Host Controller Interface Design Guiderevision 1.1.. 1996 *

Also Published As

Publication number Publication date
US20030101308A1 (en) 2003-05-29
WO2003029996A1 (en) 2003-04-10
EP1433069B1 (en) 2010-11-10
KR20040041623A (ko) 2004-05-17
ATE487986T1 (de) 2010-11-15
DE60238264D1 (de) 2010-12-23
US7058747B2 (en) 2006-06-06
CN1559039A (zh) 2004-12-29
JP2005504392A (ja) 2005-02-10
TWI233553B (en) 2005-06-01
EP1433069A1 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
CN1205562C (zh) 总线系统的分隔事务协议
CN100351824C (zh) 总线系统和用于连接到总线的总线接口
CN1179283C (zh) 数据通信的方法和数据通信的集线器
CN1236134A (zh) 外围设备及其控制方法
CN103888293A (zh) 多通道fc网络数据仿真系统的数据通道调度方法
CN103793342A (zh) 一种多通道直接内存存取dma控制器
JPH04233055A (ja) 端末装置サーバアーキテクチャ
CN103353851A (zh) 一种管理任务的方法和设备
CN1159657C (zh) 总线系统和其数据传输方法
US7028111B2 (en) Bus system and bus interface for connection to a bus
CN100343840C (zh) 总线系统、在总线系统中使用的站和总线接口
CN110971621B (zh) 基于sdio接口的嵌入式多cpu互联电路、互联方法及驱动方法
CN1925453A (zh) 报文转发方法和装置
CN1561491A (zh) 总线系统和总线接口
CN1658176A (zh) 数据通信的方法及设备
CN101122894A (zh) 一种异步串行通讯控制器件
CN1961303A (zh) 总线连接设备
CN1838096A (zh) PCI－Express通信系统
JPS59176952A (ja) 通信制御方式
CN1783840A (zh) 流量控制单元及其执行方法
CN1457185A (zh) 外部输入/输出装置的竞争管理系统和方法及其程序介质
CN1879371A (zh) 组合异类硬件接口以用于下一代分组语音模块设备的方法和装置
CN1460934A (zh) 加速存储器数据更新增加网络数据传输效率的方法及电路
TW201321986A (zh) 降低傳輸延遲的方法及其控制模組

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP BV

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20101210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: ST-ERICSSON CO., LTD.

Free format text: FORMER NAME: NXP BV

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: EINDHOVEN, NETHERLANDS TO: PLAN-LES-OUATES, SWITZERLAND

CP01 Change in the name or title of a patent holder

Address after: Swiss Prang Eli Ute

Patentee after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute

Patentee before: ST Wireless

TR01 Transfer of patent right

Effective date of registration: 20101210

Address after: Swiss Prang Eli Ute

Patentee after: ST Wireless

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071128

Termination date: 20180916

CF01 Termination of patent right due to non-payment of annual fee