CN100350467C - 盘形记录介质 - Google Patents

Abstract

一种盘形记录介质，该盘形记录介质具有在其上预先形成的作为数据沿其记录的纹槽或纹脊的螺旋形的摆动轨道，其中，轨道的摆动是一系列预定信号单元，每个单元都由相应于由信息位的FSK(频移键控)调制产生的波形的FSK信息位部分和相应于单个频率的波形的单频率部分构成。

Description

盘形记录介质

本申请是名称为“盘形记录介质、用于该介质的刻纹装置和盘驱动器”(申请号：02801208.9；申请日：2002年3月7日)的申请的分案申请。

技术领域

总的说来，本发明涉及一种盘形记录介质，如光盘，更具体地说，涉及一种具有作为形成在其上的预置纹槽的摆动轨道的盘形记录介质。

背景技术

为了将数据记录到光盘上，该光盘为盘形记录介质，必须采用导向装置形成记录轨道。为此目的，预置纹槽被预先形成在光盘上和其纹槽或纹脊上，其横截面是梯形的，预先形成的纹槽之间用作记录轨道。

地址信息被记录在该类型的光盘上，以使得在光盘上的记录轨上的给定位置可以记录数据。在某些情况下，该地址信息通过摆动纹槽被记录在光盘上。即，数据记录轨道作为如光盘上的预置纹槽被预先形成，而预置纹槽的侧壁相对于地址信息是摆动的。由此，为了将数据记录到光盘或从光盘上再现数据，数据被写入的地址或数据被读出的地址可以从作为回光信息提供的摆动信息读出，数据可以被写入理想位置或从理想位置被读出，而不必要如在记录轨道上预先形成识别地址的凹坑数据或类似的数据。

通过另外记录作为摆动纹槽的地址信息，从而不必要离散地定义轨道上的地址区和在如该地址区上记录作为凹坑数据的地址。由于这样构成的光盘的地址区是不必要的，因此，用于记录数据的光盘的实际容量可以增大。

由这种摆动纹槽表示的绝对时间(地址)信息被称为ATIP(预置纹槽中的绝对时间)或ADIP(预置纹槽中的地址)。

具有其上形成的这样的摆动纹槽的光盘包括CD-R(可记录的CD)、CD-RW(可重写的CD)、DVD-R、CD-RW、DVD+RW等。然而，在这些种类的光盘中，地址信息作为摆动纹槽以不同于这些光盘的每一种类的方式被另外记录。

在CD-R和CD-RW中，纹槽根据通过对地址信息进行FM调制产生的信号被摆动。

嵌入在形成在CD-R/CD-RW上的摆动纹槽中的ATIP信息在FM调制之前被双相调制，如图1所示。更具体地说，以如此方式进行双相调制：即使得如地址等的ATIP数据通过双相调制而在每个预定周期中的状态“1”和“0”之间在状态上进行改变，“1”和“0”的平均数之间的比率为1∶1，在平均频率内的22.05KHz的摆动信号由ATIP数据的FM调制产生。

定义记录轨道的纹槽根据该FM调制信号被摆动。

在DVD-RW即基于相变记录的可重写型的DVD(数字通用盘)和DVD-R即基于有机染料变化的可记录型的DVD中，摆动纹槽G在盘上以预定格式形成，纹脊预置凹坑LPP在纹槽G之间的纹脊上形成，如图2所示。

在这种情况下，摆动纹槽用于控制盘的旋转和生成记录主时钟或类似目的，纹脊预置凹坑用于确定二进制位中准确的记录位置和获得关于盘的如前地址的信息等的各种信息。在这种情况下，地址信息自身的块被记录为纹脊预置凹坑LPP，而不是被记录为纹槽的摆动。

在DVD-RAM即相变可记录型DVD中，如地址的信息被记录为基于盘上的相位调制(PSK调制)的摆动纹槽。

图3A到3C示出了由基于相位调制的纹槽的摆动所表示的信息。如图3A到3C所示，八个摆动作为一个ADIP单元。每个摆动相对于正摆动PW和负摆动NW被相位调制，以以预定顺序交替发生，从而使得ADIP单元代表同步图案(pattern)或数据“0”或“1”。

应当指出，正摆动PW是前端指向盘的内圆周的摆动，负摆动NW是前端指向盘的外圆周的摆动。

图3A示出了同步图案(ADIP同步单元)。在该同步图案中，前四个摆动(W0到W3)是负摆动NW，后四个摆动(W4到W7)是正摆动PW。

图3B示出了作为数据“0”的ADIP数据单元。在该ADIP数据单元中，第一摆动W0是作为位同步的负摆动NW，其跟随有作为正摆动PW的三个摆动W1到W3，后四个摆动包括两个作为正摆动PW的摆动W4和W5以及两个作为负摆动NW的摆动W6和W7。由此，ADIP数据单元代表数据“0”。

图3C示出了作为数据“1”的ADIP数据单元。在该ADIP数据单元中，第一摆动W0是作为位同步的负摆动NW，其跟随有作为正摆动PW的三个摆动W1到W3，后四个摆动包括两个作为负摆动NW的摆动W6和W7以及两个作为正摆动PW的摆动W6和W7。由此，ADIP数据单元代表数据“1”。

这些ADIP单元一起代表一个通道信号位，该ADIP的预定值代表地址等。

然而，上述摆动技术不具有下述优点：

首先，在CD-R和CD-RW中纹槽根据FM调制数据被摆动的情况下，相邻轨道的摆动跳动(stroke)引起FM波形相位改变。因此，在减小轨道间距的情况下，作为ATIP数据的地址不能良好地再现。换句话说，基于FM调制数据的摆动不能适用于轨道间距狭窄以提高记录密度的情况中。

其次，在DVD-R和DVD-RW中形成纹脊预置凹坑的情况下，纹脊预置凹坑有可能串扰到读取的RF信号，引起数据误差，因此母盘制作(刻纹)不得不在纹槽和纹脊预置凹坑上完成(两光束母盘制作)。这是相应难于实现的。

此外，在DVD-RW中根据PSK数据纹槽被摆动时，在PSK调制波的相变点的RF分量有可能串扰到读取的RF信号，引起临界误差。

并且，由于PSK换相点具有极高的频率分量，因此，摆动信号处理电路系统的基本频带将较高。

发明内容

因此，本发明的目的在于通过提供新颖而改进的盘形记录介质、刻纹装置和盘驱动器克服现有技术的上述相关现有技术的缺点，在该盘形记录介质中，通过适用于增大的记录容量和提高的记录介质的读写特性的摆动方法摆动纹槽，该刻纹装置用于生产盘形记录介质，该盘驱动器与盘形记录介质兼容。

上述目的通过提供这样一种盘形记录介质而实现，该盘形记录介质具有在其上预先形成的作为数据沿其记录的纹槽或纹脊的螺旋形的摆动轨道，其中，轨道的摆动为一系列预定信号单元，每个单元都由相应于由信息位的FSK(频移键控)调制产生的波形的FSK信息位部分和相应于单个频率的波形的单频率部分构成。

对于上述盘形记录介质，在FSK调制中使用了两个不同的频率。一个频率与单频率相同，而另一个频率不同于单频率。这些频率具有下述关系：它们每一个都在预定周期中交替具有偶数波和奇数波。例如，另一频率具有高于一个频率1.5倍或1/1.5倍的频率。

在FSK信息位部分，作为单频率的频率的2波周期相应于作为信息位的一个通道信息位。

FSK信息位部分的周期长度为单频率的周期的整数倍。在预定单元中，单频率部分的周期长度是FSK信息位部分的周期长度的10倍以上。

根据本发明，预定单元的整数倍相应于要被记录到轨道的数据的记录单元中的时间长度。

要被记录到轨道中的数据的通道时钟频率是单频率的整数倍。作为单频率的频率是跟踪伺服频带和读取信号频带之间的频率。

FSK信息位部分基于由作为地址信息的信息位的FSK调制得到的波形而形成。FSK信息位部分的FSK调制使用两个不同的频率。其中的一个频率在一个向另一个切换的点上在相位上与另一个连续。

根据本发明，FSK调制是MSK(最小位移键控)调制。在由信息位的MSK调制产生的FSK信息位部分中，作为单频率的频率的4-摆动的周期相应于作为信息位的一个通道信号位。在这种情况下，由信息位的MSK调制产生的FSK信息位部分包括两个不同的频率，其中一个与单频率相同，另一个为高于单频率 x倍的频率。4-摆动的周期包括一个频率的四个波的周期以及另一个频率的 x个波和一个频率的三个波的的周期。例如，x＝1.5。

并且，上述目的可以通过提供刻纹装置而实现，本发明的刻纹装置包括：

用于产生一系列的预定信号单元的装置，该信号单元每一个都由信息位的FSK调制得到的信号部分和单频率的信号部分构成；

用于基于从信号产生装置提供的信号产生驱动信号的装置；

激光源装置；

用于基于从驱动信号产生装置得到的驱动信号偏转从激光源装置发出的激光的装置；和

用于通过从激光偏转装置向盘基底上发射激光而在盘基底上刻纹的装置，以在该盘基底上形成包括一系列预定单元的摆动轨道，该预定单元的每一个都由基于信息位的FSK调制得到波形的FSK信息位部分和基于单频率的波形的单频率部分组成。

并且，本发明的上述目的可以通过提供用于将数据记录到根据本发明的上述盘形记录介质或从根据本发明的上述盘形记录介质上再现数据的盘驱动器而实现，根据本发明的该装置包括：

头装置，用于向轨道上发射激光，以产生回光信号；

用于从回光信号提取关于轨道的摆动的摆动信号的装置；和

摆动信息解码装置，用于执行摆动信号的FSK解调，以解码由信息位代表的信息。

更具体地说，摆动信息解码装置包括：时钟再现单元，以通过PLL基于相应于摆动信号的单频率部分的信号生成摆动再现时钟；FSK解调器，以执行相应于摆动信号的FSK信息位部分的摆动信号的FSK解调，从而提供解调数据；和解码器，以解码要求的信息，该信息由从FSK解调器提供的解调数据得到的信息位构成。

FSK解调器包括相关检测电路，以通过检测摆动信号和由摆动信号延迟了一个摆动再现时钟周期产生的延迟信号之间的相关性执行FSK解调。

FSK解调器还包括频率检测电路，以通过检测一个摆动再现时钟周期内的摆动信号的上升沿或下降沿数目执行FSK解调。

在FSK解调器包括上述相关检测电路和频率检测电路的情况下，解码器使用由相关检测电路解调的解调数据和由频率检测电路解调的解调数据解码需要的信息。特别地，当在时钟再现单元中PLL被捕捉时，解码器从由相关检测电路得到的解调数据和由频率检测电路得到的解调数据的逻辑乘积中解码需要的信息，并且，当在时钟再现单元中PLL稳定时，其从由相关检测电路得到的解调数据和由频率检测电路得到的解调数据的逻辑和中解码需要的信息。

解码器包括门发生器，以基于其解码作为一个需要的信息的同步信息的事实生成在时钟再现单元中的用于PLL的门信号，和根据门信号的PLL操作，以提供基于相应于单频率的摆动信号的单独的一个部分的PLL操作。

根据本发明的盘驱动器进一步包括：主轴伺服装置，用于使用摆动再现时钟实现主轴伺服控制；和用于产生与摆动再现时钟同步的解码时钟的装置，其用于解码要被记录的数据。

摆动信息解码器还包括MSK解调器，用于执行相应于摆动信号的FSK信息位部分的MSK调制信号的MSK调制，以生成解调数据。MSK解调器解调作为单频率的频率的4-摆动周期单元中的MSK调制信号，以提供调制信号。

适用于本发明的摆动方式是如此形成的：摆动轨道作为一系列预定单元而形成，每个预定单元包括FSK信息位部分和基于单频率的波形的单频率部分。即，由于FSK(MSK)是部分的，因此，摆动几乎不被任何串扰所影响。并且，由于如纹脊预置凹坑的纹脊没有损失部分，因此将不会对要被记录的数据发生任何纹脊损失部分的任何影响。由于没有凹坑形成在纹脊上，因此，可以用单光束完成母盘制作。此外，摆动没有像PSK中的那些高频分量。

结合附图，参考下面的对本发明的最佳实施方式的详细描述将更加清楚得理解本发明的这些目的和其他目的、特点和优点。

附图说明

图1说明了基于FM调制的摆动。

图2说明了纹脊预置凹坑的形成。

图3A、3B和3C示出了由纹槽的相位调制的摆动表示的信息。

图4A是根据本发明的光盘的第一实施例的平面图，该光盘具有形成于其上的摆动纹槽，和图4B是光盘的部分透视图。

图5说明了根据本发明的光盘上的摆动单元。

图6说明了根据本发明的光盘上的纹槽的摆动的FSK信息位部分。

图7说明了根据本发明的光盘上的ECC块。

图8说明了RUB结构。

图9A和9B说明了根据本发明的光盘上的地址结构。

图10A和10B说明了根据本发明的光盘上的地址结构。

图11是用于本发明的光盘的制造的刻纹装置的方框图。

图12是根据本发明的盘驱动器的方框图。

图13是包括在本发明的盘驱动器中的摆动电路的方框图。

图14是包括在本发明的盘驱动器中的相关检测电路的方框图。

图15A到15G示出了指出启动相关检测电路的时间点的波形。

图16是包括在本发明的盘驱动器中的频率检测电路的方框图。

图17A到17E示出了指出启动频率检测电路的时间点的波形。

图18A到18F说明了根据本发明的光盘的第二实施例中的摆动的MSK流。

图19A到19C说明了根据本发明的光盘的第二实施例中的摆动的位结构。

图20A和20B说明了根据本发明的光盘的第二实施例中的RUB的地址块。

图21A到21B说明了根据本发明的光盘的第二实施例中的同步信号部分。

图22A到22E说明了根据本发明的光盘的第二实施例中的同步位图案。

图23A和23B说明了根据本发明的光盘的第二实施例中的数据部分。

图24A到24C说明了根据本发明的光盘的第二实施例中的ADIP位图案。

图25是用于本发明的光盘的第二实施例的MSK解调器的方框图。

图26A和26B说明了在摆动检测窗口的长度(L)为L＝4的情况下观测的波形的帮助下的MSK解调。

图27A和27B说明了在摆动检测窗口的长度(L)为L＝2的情况下观测的波形的帮助下的MSK解调。

具体实施方式

下面将通过关于本发明所应用于的光盘、用于制造光盘的刻纹装置和用于将数据记录到光盘上和从光盘上再现数据的盘驱动器来对本发明进行说明。

本发明将以下述顺序进行描述：

第一实施例：

1-1光盘的物理特性

1-2摆动方式

1-3刻纹装置

1-4盘驱动器

第二实施例：

2-1摆动方式

2-2解调

第一实施例：

1-1光盘的物理特性

下面将描述根据本发明的光盘的物理特性和在光盘上形成的摆动轨道：

根据本发明的光盘包括在被称为如“DVR(数据和视频记录)”的盘的种类中。其采用了专用于DVR的新颖的摆动方式。

表1示出了根据本发明的光盘的第一实施例的典型参数。

表1

激光波长	405nm
		数值孔径(NA)	0.85
盘直径	120mm
		盘厚度	1.2mm
信息区的直径位置	44到117mm
		轨道间距	0.30μm
通道信号位长度	0.086μm
		数据位长度	0.13μm
用户数据容量	22.46G字节
		用户数据传输的平均速度	35兆位/秒
记录方式	相变/内槽记录

根据本发明的光盘的第一实施例是一个使用相变记录方式将数据记录其上的光盘。盘具有120mm的直径和1.2mm的厚度。根据本发明的光盘的直径和厚度与CD(光盘)和DVD(数字通用盘)相同。

与传统的同类型的盘相同，从其内圆周开始计算，光盘的第一实施例在其上定义有导入区、程序区和导出区。包括这些区域的信息区在直径方面上覆盖从44mm到117mm的区域。

用于记录或再现数据的激光的波长为405nm。根据本发明，激光是所谓蓝色激光。为了将发射到光盘上的激光聚焦在光盘的信号记录层，使用了数值孔径(NA)为0.85的物镜。

记录轨道的轨道间距为0.30μm，通道信号位长度为0.086μm，数据位长度为0.13μm。光盘具有22.46G字节用于记录用户数据的容量。用户数据可以以35兆位每秒的平均速度被传输。

数据通过纹槽记录方式被记录。即，已经在光盘上形成作为记录轨道的纹槽，数据被记录在纹槽中。

图4A以平面图的方式描述了根据本发明的光盘的第一实施例。光盘被用附图标记100表示。在该光盘100中，压纹凹坑EP被预先格式化在最内周，纹槽GV形成在邻接压纹凹坑EP到外圆周的范围内，如图所述。纹槽GV从光盘的内圆周向外圆周螺旋地形成。应当指出，纹槽GV可以如另一个实施例那样同心地形成。这种纹槽GV的摆动代表物理地址。

图4B是光盘的示意性的部分透视图。光盘用附图标记1表示。如图所示，光盘1具有形成其上的纹槽GV。纹槽GV的侧壁根据地址信息等，即，相应于基于地址等生成的信号适应地被摆动。纹槽L位于两个相邻的纹槽GV之间。如上所述，数据被记录在纹槽GV中。即，纹槽GV用作记录轨道。应当指出，可选择地，数据可以记录在作为记录轨道的纹脊L上或在纹槽GV内和纹脊L上。

本发明提供具有纹槽的摆动特征的光盘，后面将对其进行详细描述。简而言之，由于具有与由地址等的FSK调制产生的信号相适应地摆动的纹槽，根据本发明的光盘适合用作高密度大容量盘。

应该注意，数据被从以CLV(恒定线速度)旋转的光盘100写入或读出。CLV旋转还应用在数据记录在纹槽GV内的情况下。因此，一圈轨道的纹槽的摆动的数量将随着纹槽向光盘的外圆周发展而变多。

1-2摆动方式

下面将描述如何摆动纹槽：

图5示出了根据本发明的光盘上的摆动单元的结构。如图5所示，纹槽被摆动，以定义一系列的摆动单元。如图所示，每个摆动单元由FSK信息位部分和单频率部分构成。单频率部分仅包括摆动频率fw1的摆动。对于该部分，纹槽在相应于频率fw1的固定周期内摆动。例如，该单频率部分提供一系列的频率fw1的65个摆动。应当指出，频率fw1的单频率摆动也被称为“单调摆动”。另一方面，FSK信息位部分包括由ADIP信息的FSK调制产生的摆动，使用两个不同的频率得到，其中一个与单调摆动的频率fw1相同，另一个是不同于单调摆动频率的频率fw2。FSK信息位部分的时间长度相应于六个单调摆动的长度。

上述单频率部分具有65个单调摆动周期，FSK信息位部分具有六个单调摆动周期的情况只是一个实施例，应当指出，单频率部分可以具有如60个单调摆动的周期。然而，其对减少串扰的不利影响和在减少单频率部分充分长于FSK信息位部分的PLL锁定时间从而实现更简单而快速的PLL锁定上都是很有效的。例如，单频率部分在周期上最好大约10倍长于FSK信息位部分。因此，在FSK信息位部分被设定具有六个单调摆动周期的情况下，单频率应当被设定为具有大于60个单调摆动的周期。但是，这并不意味着单频率部分决不被设定为具有小于59个单调摆动的周期。然而，实际上，单频率部分的周期应考虑如串扰的容许范围、PLL锁定时间等的要求被适当设定。

具有六个单调摆动的周期的一个FSK信息为部分代表作为ADIP数据的一个信息。如图5所示，作为ADIP数据的地址等由从ADIP单元0到N得到的信息位表示，其作为与单频率部分交替而离散分布的FSK信息位部分。

由于下面将要描述的ADIP数据的地址结构，因此单调摆动的频率fw1为如478或957kHz。另一方面，用于FSK调制的另一频率fw2高于频率fw1如1.5倍。即，频率fw2为717或1435.5kHz。然而，频率fw1和fw2的值并不局限于上述实施例。例如，频率fw2可以高于频率fw1的1/1.5倍。另外，频率fw1和fw2最好应具有这样的关系：具有预定周期中的频率的奇数和偶数个摆动都可以产生。在上述频率fw2高于频率fw1的1.5倍情况下，频率fw1的六个摆动的周期将相应于频率fw2的九个摆动的周期，其满足上述关系，在预定周期内产生奇数和偶数个摆动。如果满足了要求，在下面将要详细描述的盘驱动器中将可以更加容易地实现FSK解调。

下面将参考图6对由FSK信息位部分表示的信息位进行描述，该FSK信息位部分由ADIP信息的FSK调制产生的摆动构成，该调制使用了两个不同的频率fw1和fw2。应当指出，在下面的描述中，频率fw1和fw2的关系为1∶1.5。

在具有六个单调摆动周期的FSK信息位部分中，两个单调摆动周期作为一个通道信号位。因此，在一个FSK信息位部分(一个ADIP单元)中，三个通道信号位一起形成一个信息位。进行FSK调制使得：频率fw1为通道信号位“0”，而频率fw2为通道信号位“1”。即，在频率fw1的两个单调摆动周期内，频率fw1的两个摆动为“0”，而频率fw2的三个摆动为“1”。在一个FSK信息位部分中的这三个通道信号位代表如簇同步、第二同步、数据“0”和数据“1”之类的信息位。分别为“1”、“1”和“1”的三个通道信号位代表簇同步。在这种情况下，频率fw2的九个摆动被包含在六个单调摆动的周期的序列中，如图6所示。分别为“1”、“1”和“0”的三个通道信号位代表第二同步(secondary sync)。在这种情况下，频率fw2的六个单调摆动被包含在四个单调摆动周期的序列中，跟随四个单调摆动周期的两个单调摆动周期包含频率fw1的两个摆动。分别为“1”、“0”和“0”的三个通道信号位代表数据“0”。在这种情况下，频率fw2的三个摆动的序列被包含在两个单调摆动的周期内，跟随两个摆动周期的四个单调摆动周期包含频率fw1的四个摆动。分别为“1”、“0”和“1”的三个通道信号位代表数据“1”。在这种情况下，频率fw2的三个摆动被包含在第一个两单调摆动周期的序列中，跟随第一周期的两个单调摆动周期包含频率fw1的两个摆动，频率fw2的三个摆动的序列被包含在最后一个两单调摆动周期中。

如上所述，一个FSK信息位部分，即图5中所示的一个ADIP单元，代表一个信息位，该ADIP信息位被组合，以形成地址信息。例如代表盘上的一个地址的地址信息由98个信号位组成。在这种情况下，将作为摆动纹槽局部放置的98个ADIP单元放在一起，以形成地址信息。后面将参考附图9和10而对该情况进行进一步的详细描述。

在本实施例中，成为摆动的预定单元的每个摆动单元的整倍数相应于要被沿轨道记录的数据记录单元的时间长度。数据记录单元被称为RUB(记录单元块)。一个RUB具有整数个地址。在下面的描述中，将分别详细描述一个RUB中一个地址的例子和一个RUB中两个地址的例子。

如上所述，包含在98个ADIP单元中的信息是地址。在一个RUB包含一个地址的情况下，98个摆动单元的部分相应于数据被作为一个RUB记录的部分。在一个RUB包含两个地址的情况下，196个摆动单元的部分相应于数据被作为一个RUB记录的部分。

首先，将参考图7对要被记录的数据的ECC(纠错码)块的结构进行详细描述，以对作为要被记录的数据的单元的RUB进行解释。

一个ECC块也被称为“簇”。其为通过将纠错码添加到要被记录的数据中形成的一个块。如图7所示，ECC块由1932T的记录帧的495行构成(其中T是数据的通道时钟周期)。一个ECC块具有64k字节。例如，如图7所示，ECC块由数据和奇偶校验位构成。

“1932T”相应于28个频率fw1(＝957KHz)的单调摆动或14个频率fw1(＝478KHz)的单调摆动。更具体地说，69个数据(具有957KHz的频率fw1)的通道时钟周期T或138个数据(具有478KHz的频率fw1)的通道时钟周期T相应于一个频率fw1的单调摆动周期。数据的通道时钟周期为66.033KHz，其相应于957KHz×69或478KHz×138。即，数据的通道时钟周期是单调摆动频率的整倍数，这意味着用于数据记录的编码时钟可以从摆动时钟容易地生成，该摆动时钟通过PLL从摆动纹槽的单调摆动再现。

对图7所示的ECC块的导入和导出的添加产生出图8所示的RUB(记录单元块)。RUB由在ECC块的开始部分的作为1932T的导入的保护码GD和前同步码PrA以及在ECC块的结束部分的作为1932T的导出的后同步码PoA和保护码GD构成，如图8所示。因此，RUB为1932T×497行的块，其是用于数据记录的单元。作为ADIP信息的一块或两块地址信息相应于这样的RUB。首先，参照图9A和9B以及表2描述相应于于一个RUB的一个地址的一个实施例。在一个地址相应于一个RUB的情况下，单调摆动的频率fw1为478kHz。一个摆动的周期相应于138T。在这种情况下，由于1932T的RUB一个记录帧相应于14个摆动的周期，因此，一个RUB将相应于14×497(＝6958)个单调摆动的周期，如图9A所示。在一个地址相应于一个地址的情况下，6958个单调摆动的周期看作为一个地址(ADIP)块。

由于地址由上述98位的块组成，因此，98个摆动单元将放置在6958个单调摆动的周期中，如图9B所示。一个摆动单元将具有相应于71个单调摆动周期的长度。即，一个摆动单元由FSK信息位部分和65个单调摆动构成，该FSK信息位部分的周期为包含在ADIP单元中的六个单调摆动的周期。

图6所示的一个信息位被从98个ADIP单元中的每一个取出，以形成98位的地址信息。包含在地址信息中的位如表2所示：

表2

总和	98位	说明
			主同步	1位	簇同步
辅助位	9位
			簇地址	24位(3字节)
辅助数据	40位(5字节)
			ECC	24位(3字节)

第一个数据位是同步信息。其相应于簇同步。接下来的9个数据位是辅助信息位。接着的24个数据位(3字节)定义了簇地址的数值。之后的40个数据位(5字节)为辅助信息位。最后24个数据位(3字节)形成地址信息的ECC。

在两个地址包含在一个RUB的情况下，98个数据位的地址信息如图10和表3所示构成。

表3

总和	98位	说明
			主同步	1位	1/2簇同步
辅助位	9位
			1/2簇地址	24位(3字节)	每个簇2个地址
辅助数据	40位(5字节)
			ECC	24位(3字节)

在上述情况下，单调摆动的频率fw1为957kHz。一个摆动的周期相应于69T。在这种情况下，由于1932T的RUB的一个记录帧相应于28个摆动的周期，因此，一个RUB将相应于13916(＝28×497)单调摆动的周期，如图10A所示。在两个地址包含在一个RUB的情况下，作为一个RUB的半个周期，6958个单调摆动的周期是一个地址(ADIP)块。由于在这种情况下地址也是由98位数据块构成的，因此，98个摆动单元将包含在6958个单调摆动的周期中，其为一个RUB的半个周期。一个摆动单元相应于71个单调摆动的周期的长度，如图10B所示。

因此，具有作为一个ADIP单元的六个单调摆动的周期的FSK信息位部分和65个单调摆动一起形成一个摆动单元，如图9A和9B所示。

一个信息位从98个ADIP单元中的每一个中被提取，以形成98位的地址信息。包含在地址信息中的数据位如图10所示。第一个数据位是同步信息。其相应于用于半个簇的簇同步。接下来的9个数据位是辅助信息位。然后的24个数据位(3字节)定义了半个簇的地址值。之后的40个数据位(5字节)是辅助信息位。最后24个数据位(3字节)形成了地址信息的ECC。

本发明采用的摆动方式已经如上所述。实际上，本发明的摆动方式还具有下述特征：

对于轨道的摆动，预定摆动单元由相应于信息位的FSK调制得到的波形的FSK信息位部分和相应于单频率fw1的波形的单频率部分构成，该摆动单元顺序连接。即，具有嵌入其中的实际信息位的FSK信息位部分将部分存在于摆动轨道(纹槽)上。FSK信息位部分的部分存在使得甚至在轨道间距狭窄时也可以大大降低串扰的反作用。

两个不同的频率fw1和fw2用于FSK调制中，以形成FSK信息位部分。频率fw1与单调摆动的频率相同，频率fw2高于上述实施例中的频率fw1的1.5倍。由此，这些频率fw1和fw2具有下述的关系：它们中的每一个在预定周期内都交替具有偶数个摆动和奇数个摆动。

在FSK信息位部分，单调摆动的2摆动周期是作为信息位的一个通道信号位。FSK信息位部分的周期相应于六个摆动的周期，即，相应于与单调摆动周期的整数倍相应的周期。这些特征有益于更加容易地进行FSK调制。

在摆动单元中，单频率部分的周期长度长于FSK信息位部分的周期约10倍以上。由此，相对于FSK信息位部分的周期，单频率部分的充分长的周期利于降低串扰的反作用。

在摆动和记录数据的相互关系中，预定单元的整数倍相应于作为要被记录在轨道上的数据的记录单元的RUB的时间长度。作为ADIP信息的整数个地址，一个或两个，将被包含在一个RUB中。这些特征使得摆动纹槽和要被记录在纹槽内的数据相匹配。

要被记录到轨道上的数据的通道时钟频率是单调纹槽的的单频率fw1的整数倍。由此，用于数据记录的编码时钟可以容易地通过划分基于摆动产生的摆动时钟而生成。

单调摆动的频率fw1为上述实施例中所例举的478或957kHz，该频率是位于跟踪伺服频带(约10kHz)和读取信号频带(大于等于几MHz)中间的频带中的频率。该特征使得有可能分离和提取由摆动所表示的ADIP信息，而不受到伺服信号和读取信号之间的任何干扰。

上述FSK调制是作为FSK调制技术之一的MSK(最小位移键控法)。在FSK调制中，定义了调制度H，并使用了两个频率f1和f2。调制度为H＝|f1-f2|/fb，其中，fb为要被调制的信号的传输速度。调制度通常为0.5≤H≤1.0。调制度H为0.5的FSK被称为“MSK”。

根据本发明，在FSK信息位部分，两个不同的频率fw1和fw2在一个频率到另一个频率变换的点上在相位上彼此连续。因此，FSK信息位部分将不会具有像由PSK形成的摆动中存在的任何高频分量。

1-3刻纹装置

下面将描述用于制造具有形成其上的摆动轨道的盘的刻纹装置。

盘制造过程通常由所谓母盘制作过程和复制过程。母盘制作过程包括直到用于复制过程的模板(stamper)完成的制造步骤，复制过程包括模板用于大批量制造的模板的复制品的光盘的制造步骤。

更具体地说，在母盘制作过程中，磨光玻璃基底上施加有光阻材料，光阻材料层被曝光于激光光束下，以形成光阻材料层中的凹坑和纹槽(这就是所谓“刻纹”)。

在该实施例中，凹坑在光阻材料层的部分上被刻出，相应于盘的最内圆周侧的压纹区域，摆动纹槽在相应于纹槽区域的部分被刻出。

在压纹区域上的凹坑的制作在所谓“母盘预制作”过程准备。

在刻纹完成之后，光阻材料层被执行预定过程，如显影(development)，信息通过如电成形被转录到金属表面，以形成对复制光盘所必须的模板。

接下来，模板通过如注入过程被用于将信息转录到树脂基底上，以形成树脂基底上的反射层，然后通过执行如将基底整形为希望的盘的过程而结束成品的制造。

现在参考图11，根据本发明的刻纹装置以方框图的形式被举例说明。如图所示，刻纹装置包括：光学系统70，其中，激光光束照射在具有形成在其上的光阻材料层的玻璃基底71上，以对光阻材料层刻纹；驱动系统80，用于旋转玻璃基底71；和信号处理器60，用于将输入数据转换为要被记录的数据以及控制光学系统70和驱动系统80。

光学系统70包括：光源72，其为如He-Cd激光器；声光型光调制器73(AOM)，用于基于要被记录的数据调制(接通/关断)由光源72发出的激光；声光型光偏转器(AOD)74，用于基于摆动信号偏转由光源72发出的激光；棱镜75，用于折弯由光偏转器74发出的调制的激光的光轴；和物镜76，用于会聚在棱镜75上反射的调制的激光和将会聚的激光照射在玻璃基底71上的光阻材料表面。

驱动系统80包括：马达81，用于旋转玻璃基底71；FG82，用于产生检测马达81的旋转速度的FG脉冲；滑动马达83，用于径向滑动玻璃基底71；和伺服控制器84，用于控制马达81和滑动马达83的旋转速度、跟踪物镜76等。

信号处理器60包括：格式化电路61，用于通过将纠错码等添加到从如计算机得到源数据中形成输入数据；和逻辑运算电路62，用于通过对从格式化电路61得到的输入数据执行预定处理过程形成要被记录的数据。信号处理器60还包括数据发生器63、并行/串行转换器64和信号(sign)转换器66，该信号转换器用于产生摆动纹槽的摆动信号。信号处理器60进一步包括合成电路65，用于从由逻辑运算电路62得到信号和由信号转换器66得到的信号中选择一个并将其作为一个连续信号输出；和驱动电路68，用于基于从合成电路65得到的信号驱动光调制器73和光偏转器74。此外，信号处理器60包括：时钟发生器91，用于将主时钟MCK提供到逻辑运算电路62等；和系统控制器67，用于基于由时钟发生器91提供的主时钟MCK控制伺服控制器84、数据发生器63等。由时钟发生器91提供的主时钟MCK被在分频器92中N划分，以提供位时钟“bit Ck”。位时钟“bit Ck”被在分频器93中八划分，以提供字节时钟“byte Ck”。字节时钟“byte Ck”被提供到需要其的电路系统。

当在玻璃基底71上的光阻材料层上刻纹时，根据本发明的刻纹装置中的伺服控制器84控制马达81，以恒定线速度旋转玻璃基底71，并控制滑动马达83，以滑动旋转的玻璃基底71，从而形成具有预定轨道间距的螺旋轨道。

同时，从光源72输出的激光被传到光调制器73和光偏转器74，其中，将基于要被记录的数据调制激光，如此被调制的激光从物镜76照射到玻璃基底71上的光阻材料表面。由此，根据数据和纹槽，光阻材料被曝光。

为了在盘的最内圆周侧刻出压纹区域，具有通过格式化电路61添加的纠错码等的输入数据，即，如控制数据的要被记录到压纹区域的数据，被提供到逻辑运算电路62，在其中，其作为要被记录的数据形成。

在刻压纹区域时，要被记录的数据通过合成电路65被提供到驱动电路68。根据要被记录的数据，在形成位的时候，驱动电路68将光调制器73控制在接通状态，在没有位形成的时候控制在关断状态。

通过上述操作，相应于压纹凹坑的曝光部分形成在玻璃基底71上。

在刻纹槽区域时，系统控制器67控制由数据发生器63提供的并相应于FSK信息位部分和单频率部分的数据的顺序输出。例如，数据发生器63基于相应于单频率的周期的字节时钟“byte Ck”产生一系列的数据“0”。并且，在相应于FSK信息位部分的周期内，数据发生器63产生相应于一起形成上述地址块的每个ADIP单元的必要数据。也就是说，数据发生器63在相应于每个FSK周期的时间内产生相应于簇同步、第二同步、数据“0”和数据“1”的通道信号位数据。当然，数据发生器63以下述预定顺序产生上述数据“0”或“1”：由ADIP单元收集的数据将形成簇地址值和附加的信息。从数据发生器63输出的数据在并行/串行转换器64中形成为相应于位时钟“bit Ck”的序列数据流，并被提供到信号转换器66。信号转换器66使用所谓查表处理过程选择相应于提供的数据的预定频率的正弦波，并将其输出。因此，在相应于单频率的周期内，信号转换器66将连续输出频率fw1的正弦波。并且，在相应于FSK信息位部分的周期内，相应于FSK信息位部分所表示的内容，即簇同步、第二同步、数据“0”和数据“1”其中的一个，信号转换器66将输出频率fw2的波形或频率fw1和fw2其中一个的波形，如图6所示。

合成电路65将由信号转换器66输出的信号作为摆动信号提供给驱动电路68，该信号即单频率的信号或频率fw1和fw2的FSK调制的信号。驱动电路68将光调制器73控制在接通状态，以形成纹槽。并且，驱动电路68将相应于摆动信号驱动光偏转器74。由此，激光被摆动，即作为纹槽的被曝光的部分被摆动。通过上述操作，相应于被摆动纹槽的曝光部分根据格式被形成在玻璃基底71上。从而，玻璃基底71经过显影、电成形等，以形成模板，该模板被用于制造上述盘。

1-4盘驱动器

下面将详细描述根据本发明的用于将数据记录到上述光盘上和再现记录在光盘上的数据的盘驱动器。

现在参考图12，根据本发明的盘驱动器以方框图的形成被举例说明。盘驱动器整体用附图标记30表示。如上所述构造的光盘100用作盘驱动器30的记录介质。

为了将数据记录到光盘100上或从光盘100上再现数据，光盘100被设置在转盘7上并由主轴电机6以恒定线速度(CLV)旋转。旋转的光盘100上的信号记录区域由光拾取器1发出的激光扫描，以读取写入到光盘100上形成的轨道的凹坑数据和作为轨道的摆动嵌入的ADIP信息。作为以摆动纹槽形成的轨道上的数据记录的凹坑是所谓相变凹坑，形成在最内圆周侧的压纹区域内的凹坑是所谓压纹凹坑。

光拾取器1中已经配置了作为光源的激光二极管4、用于检测从光盘100得到的回光的光电检测器5、用于将激光会聚和聚焦在光盘100上的物镜2和用于通过物镜2将激光照射在光盘100的记录层上并将从记录层得到的激光的返回分量引导到光电检测器5的光学系统(未示出)。此外，光拾取器1结合监视检测器22，以检测从激光二极管4得到的部分输出光。激光二极管4发射波长为405nm的所谓蓝激光。光盘的数值孔径(NA)为0.85。

物镜2由在跟踪和聚焦方向上可移动的二轴机构3支撑。

光拾取器1通过滑板机构(sled mechanism)8在光盘100的径向上可以整体地移动。

提供在光拾取器1中的激光二极管4由从激光驱动器18得到的驱动信号驱动，以发射激光。

从光盘100得到的回光所携带的信息由光电检测器5检测并被提供到包含电流-电压转换电路、矩阵计算/放大电路等的矩阵电路9，以通过对光电检测器5的多个光电接收单元输出的电流的矩阵运算产生必要信号，在该光电检测器5中，信息被转换为相应于检测的光的光强度的电信号。必要的信号包括相应于读取数据的高频信号(读取数据信号)、用于执行伺服控制的聚焦误差信号FE和跟踪误差信号TE等。此外，必要信号包括纹槽摆动信号，即作为用于检测纹槽的摆动的推挽信号P/P。

由矩阵电路9输出的读取数据信号提供到二进制化电路11，聚焦误差信号FE和跟踪误差信号TE提供到伺服电路(伺服处理器)14，推挽信号P/P提供到FSK解调器24。

作为从矩阵电路9得到的纹槽摆动信号的推挽信号P/P在摆动电路系统中被处理，该摆动电路系统由FSK解码器24、摆动PLL25和地址解码器26组成。特别地，地址被从推挽信号P/P中提取出来，用于解码ADIP信息的摆动时钟WCK被提供到其他相关的电路系统。后面将详细描述摆动电路系统。

从矩阵电路9得到的读取数据信号在二进制化电路11被二进制化，然后被提供到编码器/解码器12，其在数据读取时作为解码器，在数据写入时作为编码器。当读取数据时，编码器/解码器12执行游程长度受限码的解调，误差校正、解交织等，以提供读取数据。

为了读取数据，编码器/解码器12通过PLL处理产生与读取数据信号同步的读取时钟，并基于读取时钟解码数据。在每次数据读取时，编码器/解码器12都将上述解码的数据累积到缓冲存储器20。当从盘驱动器30得到读取输出时，在缓冲存储器20中缓冲的数据被读出并传输。

也包括在盘驱动器30中的接口13被连接到外部主机40，并在盘驱动器30和主机40之间传输要被记录的数据、读取数据和各种命令。在数据读取期间，解码并存储在缓冲存储器20中的读取数据将通过接口13被传输到主机40。应当指出，从主机40得到的读取命令和写入命令以及其他命令通过接口13被提供到系统控制器10。

另一方面，从主机得到的要被记录的数据在数据写入期间从主机40被传输。要被记录的数据被从接口13传送到缓冲存储器20，在缓冲存储器中，数据被缓冲。在这种情况下，编码器/解码器12通过添加纠错码、交织和子码，编码要被记录的缓冲数据，并编码作为用于写入光盘100的数据的数据。

本发明还提供了编码时钟发生器27，用于产生编码时钟，其在执行数据记录时将作为数据编码的参考时钟。编码器/解码器12将使用编码时钟执行上述编码操作。编码时钟发生器27从由摆动PLL25提供的摆动时钟WCK产生编码时钟。如上所述，要被记录的数据的通道时钟为如66.033kHz，其为单调摆动的频率fw1的整倍数。由于摆动PLL25产生作为摆动时钟WCK的单调摆动的频率fw1的时钟，或具有频率fw1的整倍数的频率的时钟，因此，编码时钟发生器27可以容易地通过划分摆动时钟WCK的频率产生编码时钟。

通过由编码器/解码器12编码产生的要被记录的数据在写策略构件(write strategy)21调整波形，然后被作为激光驱动脉冲(写数据WDATA)被传送到激光驱动器18。写策略构件21将执行记录补偿，即，将执行对记录层特性、激光的光点形状、记录的线速度等的最佳记录能量的精细调节和激光驱动脉冲的波形的调节。

激光驱动器18将作为写数据WDATA提供的激光驱动脉冲提供到激光二极管4，以驱动用于激光发射的激光二极管4。由此，凹坑(相变凹坑)将相应于要被记录的数据而形成在光盘100上。

本发明还提供了APC(自动能量控制)电路19，用于控制激光驱动器18保持恒定激光输出能量，而不受到周围温度或其他因素的影响，同时基于监视检测器22的输出监控激光输出能量。系统控制器10将激光输出的目标值提供给APC电路19，以控制激光驱动器18达到目标值。

伺服电路(伺服处理器)14从由矩阵电路9提供的聚焦误差信号FE和跟踪误差信号TE产生各种伺服驱动信号，以执行伺服操作。更具体地说，伺服电路14产生相应于聚焦误差信号FE和跟踪误差信号TE的聚焦驱动信号FD和跟踪驱动信号TD，并将其提供给二轴驱动器16。该二轴驱动器16将驱动光拾取器1中的二轴机构3内的聚焦线圈和跟踪线圈。由此，光拾取器1、矩阵电路9、伺服处理器14、二轴驱动器16和二轴机构3一起形成了跟踪伺服环路和聚焦伺服环路。并且，伺服电路14响应从系统控制器10得到的跟踪跳转命令关掉跟踪伺服环路，以将跳转驱动信号提供到二轴驱动器16，从而使得光拾取器1从一条轨道跳转到另一条轨道。

伺服处理器14基于作为跟踪误差信号TE的低通分量的滑板(sled)误差信号，并在系统控制器10的存取控制下产生滑板(sled)驱动信号，并将该信号提供到滑板(sled)驱动器15。滑板(sled)驱动器15将相应于由伺服处理器14提供的滑板(sled)驱动信号驱动滑板机构(sled mechanism)8。滑板机构(sled mechanism)8包括由支撑光拾取器1的主轴构成的机构(未示出)、滑板(sled)马达和传动齿轮等。当滑板机构(sled mechanism)8中的滑板(sled)马达由滑板(sled)驱动器15相应于滑板(sled)驱动信号驱动时，相应地滑动光拾取器1。

本发明还提供了主轴伺服电路23，用于控制主轴电机6以CLV旋转。主轴伺服电路23通过获取由摆动PLL25产生的摆动时钟WCK，产生主轴误差信号SPE，即，有关主轴电机6的当前旋转速度信息的信息，并将其与有关预定CLV参考速度的信息进行比较。

由于数据读取期间，由编码器/解码器21中的摆动PLL25产生的读取时钟(用于解码的参考时钟)为有关主轴电机6的当前旋转速度的信息，主轴误差信号SPE还可以通过比较读取时钟和有关预定CLV参考速度的信息而产生。

主轴伺服电路23产生相应于主轴误差信号SPE的主轴驱动信号，并将该信号提供给主轴电机驱动器17。根据由主轴伺服电路23提供的主轴驱动信号，主轴电机驱动器17将如三相驱动信号施加到主轴电机6，以使后者以CLV旋转。主轴伺服电路23还产生相应于由系统控制器10提供的主轴反冲/制动控制信号的主轴驱动信号，以使主轴电机驱动器17启动、停止、加速或减速主轴电机6。

上述伺服系统和写/读系统的操作由以微型计算机构成的系统控制器10控制。系统控制器10根据主机40提供的命令执行各种控制操作。例如，在向系统控制器10提供读取命令，以从主机40传输记录在光盘100上的数据的情况下，其将首先控制寻道操作，以访问给定地址。即，系统控制器10向伺服电路(伺服处理器)14发送命令，该伺服电路将由此控制光拾取器1，以访问由寻道命令指定的目标地址。由此，系统控制器10控制必要操作，以将特定数据部分中的数据传输到主机40。从而，数据从光盘100被读取、解码、缓冲和另外处理，被请求的数据被传送到主机40。

由主机40提供写命令之后，系统控制器10将光拾取器1移动到要被写入数据的地址。然后，编码器/解码器12编码如上所述由主机40传输的数据。写数据WDATA被从写策略构件(strategy)21提供到上述激光驱动器18，从而影响数据记录。

如图12中所示的盘驱动器30连接到主机40。然而，根据本发明的盘驱动器可以不连接到主机40。在这种情况下，将提供控制面板和显示器，数据输入/输出接口将不同于图12中所示的结构。即，数据记录和再现根据用户对控制面板进行的相应操作而执行，并提供了各种数据输入/输出端子。

根据本发明的盘驱动器可以以很多形式构成，并可以构成为专用于数据记录或再现的盘驱动器。

下面将详细描述包括在根据本发明的盘驱动器中的摆动电路系统。

现在参考图13，摆动电路以方框图的形式被举例说明。图13示出了包括在摆动电路系统中的FSK解调器24、摆动PLL25和地址解码器26的结构。如图所示，FSK解调器24包括带通滤波器31、比较器32、相关检测电路33、频率检测电路34、鉴别电路35、同步检测电路36和门信号发生电路37。

作为摆动信号由矩阵电路9提供的推挽信号P/P被提供到FSK解调器24的带通滤波器31。带通滤波器31具有该特性：穿过两个不同频率，即，在上述单频率部分和FSK信息位部分中使用的两个频率fw1和fw2。通过带通滤波器31的频率fw1或fw2的信号分量在比较器32中二进制化。二进制化的推挽信号P/P被提供到摆动PLL25、相关检测电路33和频率检测电路34。摆动PLL25被设计为用于执行相对于二进制化推挽信号P/P的相位比较并产生与推挽信号P/P同步的摆动时钟WCK的PLL。然而，相应于摆动单元的FSK信息位部分的周期内的推挽信号P/P被下面将要详细描述的门信号发生电路37发出的门信号GATE屏蔽(mask)，由此，相应于单频率部分的单调摆动的推挽信号P/P被锁定。从而，摆动时钟WCK具有自己的单频率fw1或为单频率fw1的整倍数的频率。

应当注意，上述摆动单元的单频率部分具有足够长的周期，如，大于FSK信息位部分的周期的10倍以上。由此，可以容易地捕捉PLL。

摆动PLL25基于门信号GATE单独执行与频率fw1的单调摆动的相位比较。因而，如上所述产生的摆动时钟WCK的残留抖动将大大降低。

由此产生的摆动时钟WCK提供到FSK解调器24中的各个电路中，并提供到地址解码器26，其中，其将用于FSK解调和ADIP信息的解码。并且，如已经参考图12所描述的，摆动时钟WCK提供到终时钟发生器27和主轴伺服电路23，在其中，其将如上所述而使用。在这种情况下，由于摆动时钟WCK具有低残留抖动的高精度，因此，编码时钟具有提高的精度，并增加了记录操作的稳定性，主轴伺服控制的稳定性也提高了。

相关检测电路33和频率检测电路34都用于解调作为摆动单元的FSK信息位部分嵌入的通道数据。由此，可将电路33和34中的至少一个提供在FSK解调器24中。然而，当相关检测电路33和频率检测电路34都提供在FSK解调器24中时，将产生后面将要详细描述的影响。相关检测电路33通过检测摆动时钟WCK的两个周期的相关性执行FSK解调，并解调通道数据。频率检测电路34通过计算摆动时钟WCK的一个周期中的边沿数目执行FSK解调，并解调通道数据。下面将详细描述相关检测电路33和频率检测电路34的结构和操作过程。从电路33和34中的每一个中提取关于FSK调制摆动的通道信号位数据，即图4中所示的以两个单调摆动周期为单元的作为通道信号位的“0”和“1”，其被提供到鉴别电路35。

鉴别电路35将由相关检测电路33和频率检测电路34提供的通道信号位进行逻辑与或逻辑或，并提供作为FSK解调的通道信号位数值的逻辑与或逻辑或的通道信号位数值。鉴别电路35将由此计算的通道信号位数值提供到同步检测电路36。同步检测电路36基于提供的通道信号位数值的周期性检测同步。

如图6所示，簇同步包括通道信号位数值“1”、“1”和“1”。并且，在三个通道信号位的FSK信息位部分中，第一个通道信号位总是“1”，如图6所示。另一方面，在相应于单频率部分的周期内，FSK解调的通道信号位数值总是“0”。由此，在一系列通道信号位数值“0”之后的第一个“1”将位于FSK信息位部分的顶端，包括这个“1”的周期将等于摆动单元周期。通过检测该周期性，有可能知道每个摆动单元的周期，当三个通道信号位的一系列的“1”、“1”和“1”在摆动单元中被检测时，可以确定摆动单元为一起形成簇同步的98个摆动单元中的第一个，即，一个ADIP信息。

同步检测电路36由此检测同步定时，并将同步信号SY提供到门信号发生电路37和地址解码器26。门信号发生电路37基于同步检测电路36提供的同步信号SY产生门信号GATE。即，由于从同步信号SY的定时得知了摆动单元的周期，因此，摆动单元内的FSK信息位部分的周期可以通过基于同步信号SY计算频率fw1的时钟得知。由此，将产生用于屏蔽FSK信息位部分的周期的门信号GATE，以控制摆动PLL25的相位比较操作。

应当注意，虽然已经描述了鉴别电路35对相关检测电路33和频率检测电路34提供的通道信号位数值执行逻辑与或逻辑或操作的过程，但是，鉴别电路34将在直到摆动PLL25的捕捉被锁定的周期内对该通道信号位数值进行逻辑与，该操作是基于上述同步检测和由检测同步得到的门信号GATE执行的。

当对由相关检测电路33和频率检测电路34提供的通道信号位数值如上所述执行逻辑与操作时，通道信号位具有提高的可靠性，从而可以高精度和低误差地检测同步。另一方面，在基于同步检测捕捉PLL之后，由于同步可以基于周期性被保护，因此，操作将从逻辑与切换到逻辑或。特别地，通过对由相关检测电路33和频率检测电路34提供的通道信号位数值进行逻辑或，由于通道信号位数值的舍弃产生的检测的损失可以降低，从而，可以可靠地解码ADIP信息。

通过经过PLL的捕捉稳定摆动时钟WCK之后，通过对由相关检测电路33和频率检测电路34提供的通道信号位执行逻辑或操作，鉴别电路35可以得到FSK解调的通道信号位数值，然后，该电路识别作为由三个通道信号位表示的每个摆动单元的FSK信息位部分的信息位的数据“0”和“1”，并将信息位提供到地址解码器26。通过参考同步信号SY的定时，地址解码器26可以获得具有上文参照表2和3说明了的98个数据位的地址信息，由此解码作为摆动纹槽嵌入的地址数据Dad，并将地址数值提供到系统控制器10。

执行FSK解码的相关检测电路33如图14所示构成。

图13所示的已经被比较器32二进制化了的推挽信号提供到延迟电路112和异或(EX-OR)门113的一个输入端。延迟电路112的输出连接到EX-OR113的另一个输入端。

摆动时钟WCK提供到1T测量电路111。1T测量电路111测量摆动时钟WCK的一个周期，并控制延迟电路112提供等于摆动时钟WCK的一个周期的延迟。由此，EX-OR113执行推挽信号和延迟了1T的周期推挽信号之间的逻辑运算。EX-OR113的输出在低通滤波器114中被取出低频分量，并在比较器115被二进制化。从比较器115得到的二进制化的信号作为在摆动时钟WCK时的D型触发器116的锁定输出被传送。锁定输出提供作为以两个单调摆动周期为单元的通道信号位的输出“0”或“1”，并提供到鉴别电路35。

相关检测电路33的操作波形如图15A到15G所示。应当注意，操作波形包括用于为作为簇同步的FSK信息位部分的周期提供的推挽信号。即，图15B中所示的输入推挽信号中的作为FSK信息位部分所示的周期被二进制化为九个频率fw2的摆动的序列，如图6中所示的簇同步。

图15A示出了摆动时钟WCK。图15B中所示的二进制化的推挽信号和图15C中所示的在延迟电路112中延迟了一个摆动时钟周期的二进制化的推挽信号被提供到EX-OR113。这些推挽信号被提供之后，EX-OR113提供了图15D所示的输出。该输出被低通滤波器114整形，以具有图15E所示的仅包括低频分量的波形，该输出还在比较器115中被二进制化，以具有图15F所示的波形。该信号被提供到D型触发器116，由此，该信号被作为在摆动时钟WCK时的锁定信号而传送。从而，图15G所示的信号将作为FSK解调通道信号位数值被提供到鉴别电路35。这里将以簇同步的FSK信息位部分作为一个实例进行说明。因此，相应于FSK信息位部分的周期的波形对于6摆动时钟周期为“H”，如图所示。即，通道信号位在2摆动时钟周期(两个单调摆动的周期)的单元内将具有数值“1”、“1”和“1”。换句话说，将提供如图4中所示的簇同步的地址位的波形。如果波形是表示数据“0”或“1”的FSK信位部分，该周期的波形将表示为如图4中所示的数据“0”或“1”的地址位。

如上所述，根据本发明的光盘使用两种不同的用于摆动轨道或纹槽的频率fw1和fw2。例如频率fw2是频率fw1的1.5倍。频率fw1和fw2具有下述关系：他们中的每一个在预定周期内显示了偶数个波形和奇数个波。在这种情况下，二进制化的推挽信号和延迟了一个频率fw1的摆动时钟周期的二进制化的推挽信号在频率fw2的摆动部分彼此具有相反的相位，即，在相应于通道信号位数值“1”的FSK调制部分彼此具有相反的相位，如图15B和15C的对比所示。由此，可以采用如XC-OR逻辑容易地进行FSK解调。应当指出，当然还可以通过EX-OR和其他的逻辑运算执行解调。

也包括在FSK解调器24中的用于执行FSK解调的频率检测电路34如图16所示构成。

图13中所示的在比较器32中二进制化的推挽信号提供到上升沿计算电路121，其计算摆动时钟WCK的每个周期中的推挽信号的上升沿数目。相应于计算结果，上升沿计算电路121提供输出“0”或“1”。上升沿计算电路121的输出连接到或门123的一个输入和D型触发器122的一个输入。提供到D型触发器122的信号通过在摆动时钟WCK时的被锁定输出在D型触发器122中而被延迟一个时钟，并被提供到或门123的另一个输入端。或门123的OR(或)输出为以两个单调摆动的周期为单元的通道信号位的输出“0”或“1”，其被提供到鉴别电路35。

频率检测电路34的操作波形如图17A到17E所示、操作波形包括用于为作为簇同步的FSK信息位部分的周期提供的推挽信号。即，图17B中所示的输入推挽信号中的作为FSK信息位部分所示的周期被二进制化为九个频率fw2的摆动的序列，如图6中所示的簇同步。

图17A示出了摆动时钟WCK。上升沿计算电路121计算摆动时钟WCK的每个周期内的推挽信号的上升沿数目。在图17B中，每个上升沿示有一个小圆圈，如图17B和17C所示，上升沿计算电路121在一个上升沿在一个摆动时钟周期内被计数时提供输出“0”，而在计数了两个这样的边沿时提供输出“1”。由此作为输出提供的图17C中所示的信号和图17D所示的由D型触发器122延迟了周期1T的信号由或门123执行逻辑或操作，以提供图17E所示的输出。由此产生的信号被作为FSK解调通道信号位数值提供到识别电路35。这里将簇同步的FSK信息位部分作为一个实例进行描述。因此，相应于FSK信息位部分的周期的波形在6摆动时钟周期为“H”，如图所示。即，通道信号位在2摆动时钟周期(两个单调摆动的周期)的单元内将具有数值“1”、“1”和“1”。换句话说，将提供如图4中所示的簇同步的地址位所示的波形。如果波形是表示数据“0”或“1”的FSK信位部分，该周期的波形将表示为如图4中所示的数据“0”或“1”的地址位。

并且，在频率检测电34中，使用两种不同的用于摆动轨道或纹槽的频率fw1和fw2。频率fw1和fw2具有下述关系：他们中的每一个在预定周期内显示了偶数个波形和奇数个波。由此，可以通过图16中所示的非常简单的电路结构容易地执行FSK解调。

应当注意，上升沿的上述计数可以用下降沿的计数所代替。

第二实施例：

2-1摆动方式：

下面将详细描述本发明的第二实施方式。应当指出，第二实施例还涉及如所谓“DVR”的盘，光盘的物理特性与上文参考表1和图4A及4B所描述的光盘的物理特性相同。用于制造光盘的刻纹装置和用于播放光盘的盘驱动器基本上与上文第一实施例中所描述的相同。因此，也用于第一实施例中的第二实施例中的元件将不再详细描述。下面将仅描述与第一实施例所不同的摆动方式和相关解调方式。在对解调方式的描述中，将相应于图12中所示的FSK解调器21描述包括在第二实施例中的盘驱动器内使用的解调电路的结构的例子。

图18A到18F示出了摆动的波形，其在使用MSK(最小位移键控法)调制时还包括在上述用于调制摆动纹槽的地址的FSK调制方式中和用于解调地址的L＝4的摆动检测窗口中。应当指出，“L”表示摆动检测窗口的长度，“L＝4”意味着检测单元等于四个单调摆动的周期。当要被作为地址记录到摆动纹槽的数据波形(通道信号位)是图18D中所示的波形(数据)时，数据被预编码，以提供图18E中所示的预编码数据。例如，数据被预编码，以使预编码数据在数据的逻辑反转时被设定为“1”。从而使用预编码数据执行MSK调制形成图18F中所示的MSK调制信号的流。

根据第二实施例，使用了两种不同的频率fw1和fw2进行MSK调制。频率fw1与图18C所示的MSK调制的的载波频率相同。频率fw2是频率fw1的如1.5倍(其具有频率fw1波长的2/3的波长)。如图18A所示，高于载波频率1.5倍的频率fw2的1.5个摆动相应于预编码数据“1”，而与载波频率相同的频率fw1的一个摆动相应于图18B中所示的预编码数据“0”。频率fw2的1.5个摆动的周期相应于频率fw1(＝载波频率)的一个摆动的周期。

图19A到19C示出了包括MSK调制部分的每个摆动波形的流。图19A示出了单调位，其为一系列的单频率(其为频率fw1)的摆动。单调位包括56个单调摆动。图19B示出了也具有56个单调摆动周期的ADIP位。作为56个单调摆动中的12个的ADIP单元是MSK信息位部分。即，MSK信息位部分是以频率fw1和fw2进行MSK调制了的预编码数据。MSK信息位部分包括地址信息。ADIP位中的另外的44个单调摆动是一系列的44个单频率(＝频率fw1)的摆动。图19C示出了也具有56个单调摆动周期的同步位，其中28个单调摆动一起形成了同步单元。预编码数据如上所述被以频率fw1和fw2进行MSK调制。同步信息由同步单元的图案表示。同步位中的另外28个单调摆动是一系列的28个单频率fw1(＝载波频率)的摆动。ADIP位、单调位和同步位相应于形成地址块(83位)中的一个位，一个地址块为一块地址数据(ADIP)，其将在下文进行详细的描述。

根据第二实施例，作为数据记录的单元的一个RUB(记录单元块)包括三个ADIP地址，如图20A和20B所示。如已经参考图7和8所预先描述的，“RUB”是由一个添加有导入和导出的ECC块构成的数据单元。在这种情况下，一个RUB包括498个帧(498行)。如图20A所示，相应于一个RUB的部分包括三个ADIP地址块。一个地址块由作为ADIP数据的83位组成。如图19所示，由于ADIP位和单调位相应于56个单调摆动的周期，因此，一个地址块相应于4648(＝83×56)个单调摆动的周期。单调位、同步位和ADIP位如上文参考图19所描述的。同步位和ADIP位形成为具有MSK调制的波形摆动。

图20B示出了一个地址块的结构。83位的地址块包括8位的同步信号部分和75位的数据部分。8位的同步信号部分包括每一个单调位的四个同步块和一个同步位。75位的数据位部分包括每一个单调位的15个单元和四个ADIP位。这里所提及的单调位、同步位和ADIP位具有上文参考图19所描述的结构。同步位和ADIP位提供具有MSK调制的波形的摆动。

首先，将参考图21A和21B详细描述同步信号部分的结构。

如图21A和21B中所示，同步信号部分由四个同步块“0”、“1”、“2”和“3”构成。在四个同步块中，块“0”由一个单调位和同步“0”构成。同步块“1”由一个单调位和同步“1”构成，同步块“2”由一个单调位和同步“2”构成，同步块“3”由一个单调位和同步“3”构成。

在每个同步块中，单调位是上述代表载波的单频率的56个摆动的波形，如图22A所示。

同步位包括四种类型：上述的同步位“0”到“3”。这四种同步位中的每一个提供图22A、22B、22C和22D中所示的摆动图案。每个同步位由具有28个单调摆动的周期的同步单元和28个单调摆动构成。同步单元在图案上彼此不同。图22B、22C、22D和22E示出了同步单元中的摆动波形图案和相应于摆动图案的作为地址信息的数据图案。如图18D和18F所示，作为通道信息的一个通道信号位相应于四个单调摆动的周期。作为地址信息的通道信号位流被预编码成如图18E所示的预编码数据，以提供MSK调制的摆动波形图案。

首先，同步位“0”形成图22B中所示的同步单元中的通道信号位数据流“1010000”。即，提供相应于预编码数据流“1000100010001000000000000000”的摆动。更具体地说，同步位“0”提供MSK调制的摆动图案，其相应于“1”的预编码数据的部分是频率fw2的1.5个摆动，而相应于“0”的部分是频率fw1的一个摆动。

同步位“1”形成图22C中所示的同步单元中的通道信号位数据流“1001000”，并提供相应于预编码数据流“1000100000001000100000000000”的摆动波形。

同步位“2”形成图22D中所示的同步单元中的通道信号位数据流“1000100”，并提供相应于预编码数据流“1000100000000000100010000000”的摆动波形。

同步位“3”形成图22E中所示的同步单元中的通道信号位数据流“1000010”，并提供相应于预编码数据流“1000100000000000000010001000”的摆动波形。

同步位的四个图案设置在每个同步块中。由此，当盘驱动器能够检测同步信号部分中的同步单元的四个图案中的任意一个时，都将获得同步单元间的同步性。

下面将参考图23A和23B详细描述地址块的数据部分的结构。

如图23A和23B所示，数据部分由“0”到“14”15个ADIP块构成。每个ADIP块为15位。每个ADIP块的5位包括一个单调位和四个ADIP位。与同步时钟类似，每个ADIP块中的单调摆动位提供代表载波的一系列的单频率的56个摆动的波形，如图24A所示。由于一个ADIP块包括四个ADIP位，十五个ADIP块一起形成60个ADIP位的地址信息。一个ADIP块由具有12个单调摆动的周期的ADIP单元和44个单调摆动构成。图24B示出了具有数值“1”的ADIP位的摆动波形图案和作为相应于摆动波形的地址信息的数据图案。图24C示出了具有数值“0”的ADIP位的摆动波形图案和作为相应于摆动波形的地址信息的数据图案。ADIP位“0”和“1”中的每一个由12个单调摆动的周期内的三个通道信号位表示。一个通道信号位为四个单调摆动的周期。ADIP位“1”形成图24B中所示的ADIP单元中的通道信号位数据流“100”。即，其提供了相应于预编码数据流“100010000000”的摆动波形。更具体地说，ADIP位“1”提供这样的MSK调制的摆动图案：相应于“1”的预编码数据的部分为频率fw2的1.5个摆动，而相应于“0”的部分为频率fw1的一个摆动。如图24C所示，ADIP位“0”形成ADIP单元中的通道信号位数据流“010”，即，其提供了相应于预编码数据流“000010001000”的摆动波形。

根据本发明的上述摆动方式具有下述特点：

摆动是分别从信息位的MSK调制和基于单频率fw1(载波频率)的波形提供单频率部分的单调位得到的具有波形的ADIP位和同步位序列。即，其中嵌入有实际信息位的MSK调制部分将离散排布在摆动轨道(纹槽)上。MSK调制的部分的离散分布使得即使在窄轨道间距的情况下也可以极大降低串扰的反作用。MSK调制使用了两个不同的频率fw1和fw2。在这些不同频率中，频率fw1与单调摆动(载波频率)的频率相同。频率fw2为高于频率fw1如1.5倍的频率，从而频率fw1和频率fw2之间具有这样的关系：两个频率的数量在预定周期内交替为偶数和奇数。

在MSK信息位部分，四个单调摆动的周期是形成信息位的一个通道信号位(在这种情况下，其相应于摆动检测窗口的长度(L＝4))。ADIP位的MSK调制部分的周期长度为12个单调摆动的周期，即，单调摆动的周期的整数倍的周期。这些特征便于FSK解调。在下面将要描述的盘驱动器中，由于以多个摆动为单元的周期，如四个单调摆动的周期内执行解调，因此，MSK解调可以更加容易。摆动和要被记录的数据之间的关系为：使得作为ADIP信息的地址的整数(如3)在每个RUB被使用，以提供摆动纹槽和要被记录的数据之间的匹配。在MSK信息位部分，相位在频率fw1和fw2的切换点是连续的。由此，由MSK调制的摆动将不像由PSK调制的摆动那样包括高频分量。

2-2解调

下面将详细描述相应于本发明的第二实施例中的摆动方式的解调过程。应当指出，盘驱动器与图12中所示的结构类似，代替图13中所示的FSK解调器24中的带通滤波器31、比较器32、相关检测电路33和频率检测电路34电路组件将参照图25被详细描述。

为了执行MSK解调，提供了带通滤波器151和152、乘法器153、加法器154、累加器155、采样和保持电路156以及限幅器157，如图25所示。应当指出，包括在第二实施例中的如摆动PLL25、地址解码器26和编码时钟发生器27等的组件与图12中的类似，将不再进行描述。从图25中的电路的输出(限幅器157的输出)被提供到包括在到图13中所示的FSK解调器24中的鉴别电路35。即，假设图13中所示的鉴别电路35、同步检测电路36和门信号发生电路37与图25中所示的电路的下行(downsream)提供的相同。

作为摆动信号从图12中的矩阵电路9提供的推挽信号P/P被提供到图25中的带通滤波器151和152中的每一个。带通滤波器151具有下述特性：允许相应于频率fw1和fw2的频带通过。带通滤波器151提取摆动分量，即MSK调制的波。另一方面，带通滤波器152具有下面的窄带特性：仅通过频率fw1，即载波分量，由此其提取载波分量。乘法器153将带通滤波器151和152的输出相乘。乘法器153的乘积和累加器155的输出被提供到加法器154。累加器155由四个摆动(在L＝4的情况下)的周期或两个摆动(在L＝2的情况下)的周期的单元内的清除信号CLR清除。由此，累加器155将提供四个或两个摆动的周期的求整值。

累加器155的输出在采样和保持电路156中被保持。采样和保持电路156采样并保持保持控制信号HOLD时的信号。采样和保持电路156的输出由作为比较器形成的限幅器157二进制化。二进制化的数据输出是形成地址信息的通道信号位数据，并被提供给下行电路，即，图13中所示的鉴别电路35。在鉴别电路35中，对数据具有作为ADIP位的数值或同步位数值进行识别。由此被识别的ADIP位被提供到图12和13中所示的地址解码器26，其将具有解码ADIP地址。同步位将在图12中的同步检测电路32中被以参考图12所描述的相同的方式处理。

下面将参考图26A和26B中所示的波形详细描述MSK解调过程。波形是当摆动检测窗口的长度L为L＝4时伸展的波形。

图26A示出了预编码数据、相应于预编码数据形成的摆动波形MSK(L＝4)和作为带通滤波器152的输出(BPF输出)的载波频率。图26B示出了乘法器153的输出(解调器输出)、累加器155的输出(Int(L＝4))和采样和保持电路156(h(L＝4))的输出。如图26A所示的由载波频率(BPF输出)得到的摆动波形MSK(L＝4)的乘法器153中的乘积提供图26B所示的信号(解调器输出)。累加器155和加法器154提供以四个摆动为单元的求整的信号(Int(L＝4))。求整信号(Int(L＝4))在四个摆动的单元中被在采样和保持电路156采样和保持，以提供输出(h(L＝4))。输出(h(L＝4))的波形由限幅器157二进制限幅(binary-sliced)，以检测产生预编码的通道信号位数据。

图27A和27B示出了当摆动检测窗口的长度L为L＝2时的延展的波形。与图26A和26B中相同，预编码数据、摆动波形MSK(L＝2)、载波频率(BPF输出)、乘法器153输出(解调器输出)、累加器155输出(Int(L＝2))和采样和保持电路156的输出(h(L＝2))如图27A和27B所示。由载波频率(BPF输出)得到的摆动波形MSK(L＝2)的乘法器153中的乘积提供图26B所示的信号(解调器输出)。累加器155和加法器154提供以两个摆动为单元的求整的信号(Int(L＝2))。求整信号(Int(L＝2))在两个摆动的单元中被在采样和保持电路156采样和保持，以提供输出(h(L＝2))。输出(h(L＝2))的波形由限幅器157二进制限幅，以检测产生预编码的通道信号位数据。

根据本发明，摆动检测窗口的长度可以增加到多个摆动的周期的长度，从而可以容易并准确地实现MSK解调。

从图26A和26B以及图27A和27B分别所示的求整信号(Int)和采样和保持信号(h)之间比较可以看出，摆动检测窗口的长度(L＝4)将提供两倍于长度(L＝2)所提供的求整区域，由此，信号将可以加长到两倍。当L＝4时的噪声不是两倍于L＝2时的噪声，而是大于倍。

由此，当总体上L＝4时，信噪(S/N)比将比L＝2的情况好3dB。从而，L＝4时的比特误差小于L＝2时的比特误差。这样，由于采用本发明的摆动方式而增加摆动检测窗口的长度，可以知道，MSK解调和ADIP解码更加可靠。

如上所述，本发明已经描述了有关盘、用于制造盘的刻纹装置和使用该盘作为记录介质的盘驱动器的实施例。然而，本发明并不局限于上述实施例，而是可以在不背离被发明的范围的条件下对形式作出各种改变，本发明由后面的权利要求所定义。

产业上的可利用性

如上所述，根据本发明的盘形记录介质具有形成在其上的摆动，它们中的每一个都是一系列的预定信号单元，该信号单元每个由FSK信息位部分和相应于单频率的波形的单频率部分构成。由于FSK调制的(或MSK调制的)部分如此离散地形成，因此，相邻摆动轨道的串扰的影响将降低，其适于较小轨道间距的情况下记录密度的提高。即，本发明适用于大容量盘的摆动方式。

根据本发明的刻纹装置包括用于产生一系列预定信号单元的的装置，该信号单元每个由FSK信息位部分和相应于单频率的波形的单频率部分构成。即，单光束刻纹方式可以适用在刻纹装置中，以制造较大记录容量的盘形记录介质。

根据本发明的盘驱动器是高性能装置，其中，如地址等的信息可以从形成在盘形记录介质上的摆动纹槽提取出来。更具体地说，可以容易并精确地通过PLL基于相应于具有单频率的波形的摆动信号的单频率部分的信号的摆动再现时钟，产生时钟再现单元，。盘驱动器可以通过产生编码时钟以处理要被记录的数据而稳定地操作，并基于摆动再现时钟执行主轴伺服控制。PLL可以基于由同步检测产生的门信号操作，以在仅提供相应于摆动信号的单频率部分的信号的条件下提供稳定的PLL操作。由此，PLL可以实现更快的捕捉以锁定和更精确的时钟再现。

此外，形成在根据本发明的盘形记录介质上的摆动包括长度足够长于FSK信息位部分的单频率部分。因此，有可能实现使用单频率部分的PLL的简单捕获的锁定。利用相关检测或频率检测，可以容易并准确地获得相应于摆动的FSK信息位部分的信号的FSK解调。

Claims (15)

1、一种盘形记录介质，该盘形记录介质具有在其上预先形成的作为数据沿其记录的纹槽或纹脊的螺旋形的摆动轨道，其中，轨道的至少一部分的摆动是一系列预定信号单元，每个单元都由相应于由信息位的FSK调制产生的波形的FSK信息位部分和相应于单个频率的波形的单频率部分构成。

2、根据权利要求1所述的盘形记录介质，其中，在FSK调制中使用了两个不同的频率；

所述频率之一与单频率相同，而另一个频率不同于单频率；和

这些频率具有下述关系：它们每一个都在预定周期中交替具有偶数个摆动和奇数个摆动。

3、根据权利要求2所述的盘形记录介质，其中，另一频率具有高于一个频率1.5倍或1/1.5倍的频率。

4、根据权利要求1所述的盘形记录介质，其中，在FSK信息位部分，作为单频率的频率的2摆动周期相应于作为信息位的一个通道信息位。

5、根据权利要求1所述的盘形记录介质，其中，FSK信息位部分的周期长度为单频率的周期的整数倍。

6、根据权利要求1所述的盘形记录介质，其中，在预定信号单元中，单频率部分的周期长度是FSK信息位部分的周期长度的10倍以上。

7、根据权利要求1所述的盘形记录介质，其中，预定信号单元的整数倍相应于要被记录到轨道的数据的记录单元中的时间长度。

8、根据权利要求1所述的盘形记录介质，其中，要被记录到轨道中的数据的通道时钟频率是单频率的整数倍。

9、根据权利要求1所述的盘形记录介质，其中，作为单频率的频率是跟踪伺服频带和读取信号频带之间的频率。

10、根据权利要求1所述的盘形记录介质，其中，FSK信息位部分基于由作为地址信息的信息位的FSK调制得到的波形而形成。

11、根据权利要求1所述的盘形记录介质，其中，对FSK信息位部分的FSK调制使用两个不同的频率，其中在从第一频率向第二频率切换的点上第一频率与第二频率在相位上连续。

12、根据权利要求1所述的盘形记录介质，其中，FSK调制是MSK调制。

13、根据权利要求12所述的盘形记录介质，其中，在由信息位的MSK调制的产生的FSK信息位部分中，作为单频率的频率的4-摆动的周期相应于作为信息位的一个通道信号位。

14、根据权利要求13所述的盘形记录介质，其中：

由信息位的MSK调制的产生的FSK信息位部分包括两个不同的频率，其中一个与单频率相同，另一个是单频率的频率的x倍；和

4-摆动的周期包括一个频率的四个摆动的周期以及另一个频率的x个摆动和一个频率的三个摆动的的周期。

15、根据权利要求14所述的盘形记录介质，其中，x＝1.5。

Images