CN100349464C - 一种随机存取存储器帧缓冲装置及其控制方法 - Google Patents
一种随机存取存储器帧缓冲装置及其控制方法 Download PDFInfo
- Publication number
- CN100349464C CN100349464C CNB2005100933917A CN200510093391A CN100349464C CN 100349464 C CN100349464 C CN 100349464C CN B2005100933917 A CNB2005100933917 A CN B2005100933917A CN 200510093391 A CN200510093391 A CN 200510093391A CN 100349464 C CN100349464 C CN 100349464C
- Authority
- CN
- China
- Prior art keywords
- frame buffer
- image processing
- ram
- buffer device
- processing module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000005265 energy consumption Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Abstract
本发明公开了一种RAM帧缓冲装置，该装置包括用于保存帧数据的RAM、以及用于控制所述RAM帧缓冲装置的帧缓冲控制器，其中所述帧缓冲控制器至少包括用于连接图像处理模块的图像处理模块接口、用于连接所述RAM的RAM接口部件、以及用于实现控制的控制逻辑模块，所述帧缓冲控制器进一步包括功耗控制模块，用于根据预先设定的图像处理算法在所述图像处理模块需要访问帧缓冲装置的时间段设置所述RAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述RAM处于低功耗状态。本发明还提供了一种RAM帧缓冲装置的控制方法。本发明有效地降低了RAM帧缓冲装置所消耗的能量。
Description
技术领域
本发明涉及存储器技术领域，特别是一种随机存取存储器(RAM)帧缓冲装置及其控制方法。
背景技术
在数字图像处理中，一般将需要处理的图像数据存储在静态随机存储器(SRAM)帧缓冲装置中，然后图像处理模块根据需要访问该SRAM帧缓冲装置，读取图像数据。
如图1所示现有技术中的SRAM帧缓冲装置包括用于存储图像数据的SRAM和用于控制该SRAM的帧缓冲控制器。帧缓冲控制器包括与外部图像处理模块相连接的图像处理模块接口、与SRAM相连接的SRAM接口部件、以及用于实现控制的控制逻辑模块。该SRAM帧缓冲控制器通过图像处理模块接口与外部的图像处理模块相连接，并传递图像数据的地址信息、图像数据以及控制信息；帧缓冲控制器通过所述SRAM接口部件与SRAM传递图像数据的地址信息、图像数据、以及控制信息；控制逻辑模块用于根据图像处理模块的访问产生各种控制信息，从而完成对SRAM的读取操作，例如在图像处理模块访问该SRAM帧缓冲装置读取数据时，控制逻辑模块产生对SRAM接口部件和图像处理模块接口的控制信息，然后SRAM接口部件和图像处理模块接口根据控制逻辑模块的控制信息互相确定工作状态，当SRAM接口部件为传输(Transfer)状态、图像处理模块接口为接收(Receive)状态时，图像处理模块从SRAM帧缓冲装置读取数据。
采用如图1所示的SRAM帧缓冲装置，在图像处理模块访问该SRAM帧缓冲装置读取数据期间，SRAM会一直处于正常工作状态。但是，图像处理模块在读取一次数据之后，有很长一段时间在处理数据而不读取数据，那么在这段时间内SRAM依然处于正常工作状态，而SRAM帧缓冲装置的正常工作状态比低功耗状态多耗费很多能量，这样会使得手机、数码相机等含有SRAM帧缓冲装置的设备的电池消耗过快，缩短了电池的使用寿命。
发明内容
有鉴于此，本发明提出了一种RAM帧缓冲装置及其控制方法，其目的在于降低RAM帧缓冲装置所耗费的能量。
根据上述目的，本发明提供了一种RAM帧缓冲装置，至少包括用于保存帧数据的RAM、以及用于控制所述RAM帧缓冲装置的帧缓冲控制器，其中所述帧缓冲控制器至少包括用于连接图像处理模块的图像处理模块接口、用于连接所述RAM的RAM接口部件、以及连接于图像处理模块接口和RAM接口部件之间的控制逻辑模块，所述帧缓冲控制器进一步包括功耗控制模块，连接于图像处理模块接口和RAM接口部件之间，用于在所述图像处理模块需要访问帧缓冲装置的时间段设置所述RAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述RAM处于低功耗状态。
在上述方案中，所述RAM为SRAM。
所述RAM包括睡眠模式使能信号ZZ引脚；所述功耗控制模块通过将ZZ引脚置为无效电平设置所述RAM处于正常工作状态，或者通过将ZZ引脚置为有效电平设置所述RAM处于低功耗状态。
在上述方案中，所述RAM为SDRAM。
所述SDRAM包括时钟使能信号CKE引脚；所述功耗控制模块通过将CKE引脚置为有效电平设置所述SDRAM处于正常工作状态，或者通过将CKE引脚置为无效电平设置所述SDRAM处于低功耗状态。
所述功耗控制模块进一步与控制逻辑模块相连接；所述控制逻辑模块进一步用于控制功耗控制模块处于工作状态或非工作状态；所述功耗控制模块处于工作状态时，使能所述功耗控制模块对所述RAM的功耗状态控制；所述功耗控制模块处于非工作状态时，禁止使能所述功耗控制模块对所述RAM的功耗状态控制。
本发明还提供了额一种RAM帧缓冲装置的控制方法，该方法涉及图像处理模块和RAM帧缓冲装置，所述RAM帧缓冲装置至少包括RAM和帧缓冲控制器，该方法包括以下步骤：
A.图像处理模块通知帧缓冲控制器图像处理开始；
B.帧缓冲控制器在所述图像处理模块需要访问帧缓冲装置的时间段设置所述RAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述RAM处于低功耗状态。
在上述方案中，所述RAM为SRAM。
所述RAM包括ZZ引脚；在步骤B中，所述帧缓冲控制器通过将ZZ引脚置为无效电平设置所述RAM处于正常工作状态，或者通过将ZZ引脚置为有效电平设置所述RAM处于低功耗状态。
在上述方案中，所述RAM为SDRAM。
所述SDRAM包括CKE引脚；在步骤B中，所述帧缓冲控制器通过将CKE引脚置为有效电平设置所述SDRAM处于正常工作状态，或者通过将CKE引脚置为无效电平设置所述SDRAM处于低功耗状态。
在所述步骤A之前进一步包括：预先根据图像处理模块所采用的图像处理算法设置帧缓冲控制器得到图像处理模块图像处理开始的通知后，在所述图像处理模块需要访问帧缓冲装置的时间段设置所述RAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述RAM处于低功耗状态。
较佳地，所述图像处理算法为三步搜索法；所述步骤B包括：帧缓冲控制器在图像处理模块第一次访问帧缓冲装置的时间段设置所述RAM处于正常工作状态；在图像处理模块根据第一次访问帧缓冲装置所读取的数据进行处理的时间段，设置所述RAM处于低功耗状态；在图像处理模块第二次访问帧缓冲装置的时间段，设置所述RAM处于正常工作状态；在图像处理模块根据第二次访问帧缓冲装置所读取的数据进行处理的时间段，设置所述RAM处于低功耗状态；在所述图像处理模块第三次访问帧缓冲装置的时间段，设置所述RAM处于正常工作状态；在所述图像处理模块根据第三次访问帧缓冲装置所读取的数据进行处理的时间段，设置所述RAM处于低功耗状态。
从上述方案中可以看出，由于本发明根据预先设置的图像处理算法中图像处理模块访问RAM帧缓冲装置的规律，在图像处理模块不访问RAM帧缓冲装置时将RAM置于低功耗状态，在图像处理模块访问RAM帧缓冲装置时将RAM置于正常工作状态，从而降低了RAM帧缓冲装置所耗费的能量。
附图说明
图1为现有技术中SRAM帧缓冲装置的结构示意图；
图2为本发明中SRAM帧缓冲装置的结构示意图；
图3为三步搜索法的示意图；
图4为本发明第一实施例的流程图；
图5为三星公司k7m803625B型号SRAM的管脚示意图；
图6为本发明中SDRAM帧缓冲装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明进一步详细说明。
与现有技术不同的是，本发明在帧缓冲控制器中增加了功耗控制模块，该功耗控制模块根据图像处理算法中图像处理模块访问RAM帧缓冲装置的规律，在图像处理模块不需要访问RAM帧缓冲装置时将RAM置于低功耗状态，在图像处理模块需要访问RAM帧缓冲装置时将RAM置于正常工作状态，以实现降低RAM帧缓冲装置所耗费的能量。
图2是本发明第一实施例中SRAM帧缓冲装置的结构示意图。图中包括SRAM帧缓冲装置和图像处理模块，该SRAM帧缓冲装置包括SRAM和帧缓冲控制器，SRAM用于保存图像数据，帧缓冲控制器用于对SRAM帧缓冲装置进行控制。所述帧缓冲控制器包括图像处理模块接口、SRAM接口部件、控制逻辑模块和功耗控制模块，其中图像处理模块接口、SRAM接口部件的作用与现有技术中相同，图像处理模块接口用于连接图像处理模块，传递图像数据、地址信息以及控制信息，SRAM接口部件用于连接SRAM和帧缓冲控制器，并传递图像数据、地址信息以及控制信息。连接于SRAM接口部件和图像处理模块接口之间的控制逻辑模块，用于根据图像处理模块的访问产生控制信息，从而完成对SRAM的读取操作。功耗控制模块，连接于SRAM接口部件与图像处理模块接口之间，并且与控制逻辑模块相连接，功耗控制模块根据预先设定的图像处理模块需要访问所述SRAM帧缓冲装置的时间规律，在所述图像处理模块需要访问帧缓冲装置的时间段设置所述SRAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述SRAM处于低功耗状态。
控制逻辑模块还可以进一步通过控制信息控制功耗控制模块的处于工作状态或非工作状态，在功耗控制模块处于非工作状态的时候，禁止使能所述功耗控制模块对所述RAM的功耗状态控制，SRAM接口部件与图像处理模块接口之间传递现有技术中正常的控制信息；在功耗控制模块处于工作状态的时候，使能所述功耗控制模块对所述RAM的功耗状态控制，功耗控制模块进一步会通过SRAM接口部件向SRAM发送置SRAM于正常工作状态和低功耗状态的控制信息。
假设图像处理模块采用的算法为如图3所示的三步搜索算法，三步搜索算法的搜索过程分三个步骤完成，下面以16×16字节的宏块为单位说明三步搜索法：
第一步，搜索参考帧中大小为9×9个宏块的窗口的中心宏块和位于周围8个顶点的宏块，即图3中用“1”标注的圆点，得出与当前宏块最为匹配的宏块；
第二步，以第一步搜索得到的最为匹配的宏块为中心、大小为5×5个宏块的新窗口，搜索该窗口周围8个顶点的宏块，即图3中用“2”标注的圆点，得出与当前宏块最为匹配的宏块；
第三步，以第二步搜索得到的最为匹配的宏块为中心、大小为3×3个宏块的新窗口，搜索该窗口周围8个顶点的宏块，即图3中用“3”标注的圆点，得出与当前宏块最为匹配的宏块。
假设三步搜索法中第一步搜索需要时间T1，第二步搜索需要时间T2，第三步搜索需要时间T3，从SRAM帧缓冲装置读取第一步搜索所用的数据需要时间T01，读取第二步搜索所用的数据需要时间T02，读取第三步搜索所用的数据需要时间T03。预先在功耗控制模块中进行如下设置：接收到图像处理模块通知功耗控制模块开始进行特定算法的图像处理后，在图像处理模块需要访问SRAM帧缓冲装置时，控制SRAM处于正常工作状态，在图像处理模块不需要访问SRAM帧缓冲装置时，控制SRAM处于低功耗状态。具体地说，功耗控制模块在得到通知后，在图像处理模块访问SRAM帧缓冲器读取三步搜索法第一步需要的数据的T01时间段内，控制SRAM处于正常工作状态；然后在读取完9×9个宏块的数据后，功耗控制模块控制SRAM在图像处理模块不需要访问SRAM帧缓冲装置的时间T1内处于低功耗状态；T1后图像处理模块需要访问SRAM帧缓冲装置的T02时间段内，控制SRAM处于正常工作状态；在第二次读取数据后，功耗控制模块控制SRAM在图像处理模块不需要访问SRAM帧缓冲装置的时间T2内处于低功耗状态；T2后图像处理模块需要访问SRAM帧缓冲装置的T03时间段内，再控制SRAM处于正常工作状态；在第三次读取数据后，功耗控制模块控制SRAM在图像处理模块不需要访问SRAM帧缓冲装置的时间T3内处于低功耗状态；T3后图像处理模块需要访问SRAM帧缓冲装置时再控制SRAM处于正常工作状态。图像处理模块搜索的时间T1、T2、T3以及图像处理模块每次访问SRAM帧缓冲装置的时间T01、T02、T03，可以是直接定义的时间，也可以是按照时钟周期来定义，例如T1等于N1个时钟周期、T2等于N2个时钟周期、T3等于N3个时钟周期、T01等于N01个时钟周期、T02等于N02个时钟周期、T03等于N03个时钟周期。
进行上述设置后，参考图4，采用图2中SRAM帧缓冲控制器的工作流程如下：
步骤401，图像处理模块通知SRAM帧缓冲控制器中的功耗控制模块，图像处理器开始进行特定算法的图像处理。在第一实施例中，特定算法的图像处理指采用三步搜索算法进行运动估计。图像处理模块可以通过三步搜索法第一次读取数据的请求通知功耗控制模块图像处理过程的开始，也可以通过其它方式通知功耗控制模块图像处理过程的开始，例如图像处理模块向功耗控制模块发送一个信号等方式。
步骤402，SRAM帧缓冲控制器根据图像处理模块的访问请求，该请求中包括图像数据的地址，从SRAM中读取参考帧的9×9个宏块的图像数据和当前帧的一个宏块图像数据即当前宏块，并发送给图像处理模块。在此时间段T01内，功耗控制模块将SRAM置于正常工作状态。所述时间段T01等于N01个时钟周期。
步骤403，功耗控制模块在时间段T1内，将SRAM置于低功耗状态，T1后将SRAM置于正常工作状态。所述时间段T1等于N1个时钟周期。
步骤404，SRAM帧缓冲控制器根据图像处理模块的访问请求，该请求中包括图像数据的地址，从SRAM中读取参考帧的5×5个宏块的图像数据和当前帧的当前宏块，并发送给图像处理模块。在此时间段T02内，功耗控制模块将SRAM置于正常工作状态。
步骤405，功耗控制模块在时间段T2内，将SRAM置于低功耗状态，T2后将SRAM置于正常工作状态。所述时间段T2等于N2个时钟周期。
步骤406，SRAM帧缓冲控制器根据图像处理模块的访问请求，该请求中包括图像数据的地址，从SRAM中读取参考帧的3×3个宏块的图像数据和当前帧的当前宏块，并发送给图像处理模块。在此时间段T03内，功耗控制模块将SRAM置于正常工作状态。
步骤407，功耗控制模块在时间段T3内，将SRAM置于低功耗状态，T3后将SRAM置于正常工作状态。所述时间段T3等于N3个时钟周期。
步骤408，图像处理模块通知SRAM帧缓冲控制器中的功耗控制模块，特定算法的图像处理结束，即三步搜索法结束。由于步骤407之后，SRAM已经处于正常工作状态，所以也可以不执行步骤408。
以三星(Samsung)公司k7m803625B型号SRAM为例，说明上述流程中SRAM帧缓冲控制将SRAM置为低功耗状态和正常工作状态的过程。如图5所示，该SRAM共有100个引脚，其中标号为64的引脚为睡眠模式使能信号(ZZ)引脚，该ZZ引脚在高电平时有效，即高电平为有效电平、低电平为无效电平。当SRAM的ZZ引脚为高电平时，该SRAM被置为低功耗的睡眠模式(Sleep Mode)，该模式下SRAM的功耗仅为正常工作状态的20％；当SRAM的ZZ引脚为低电平时，该SRAM被置为正常工作状态。本发明的SRAM功耗控制模块就是通过将SRAM的ZZ引脚置为低电平将SRAM置为低功耗状态，通过将SRAM的CKE引脚置为高电平将SRAM置为正常工作状态。
将其它的SRAM置为低功耗状态或正常工作状态的过程与上面的例子相似，可能不同的是引脚的名称或者电平的高低。
在第一实施例中，所述帧缓冲装置为SRAM帧缓冲装置，在本发明的第二实施例中所述帧缓冲装置为同步动态随机存储器(SDRAM)帧缓冲装置。如图6所示，SDRAM帧缓冲装置包括SDRAM和帧缓冲控制器，SDRAM用于保存图像数据，帧缓冲控制器用于对SDRAM帧缓冲装置进行控制。所述帧缓冲控制器包括图像处理模块接口、SDRAM接口部件、控制逻辑模块和功耗控制模块，其中图像处理模块接口、SDRAM接口部件的作用与现有技术以及第一实施例中SRAM帧缓冲装置的图像处理模块接口、SRAM接口部件相同，图像处理模块接口用于连接图像处理模块，传递图像数据、地址信息以及控制信息，SDRAM接口部件用于连接SDRAM和帧缓冲控制器，并传递图像数据、地址信息以及控制信息。连接于SDRAM接口部件和图像处理模块之间的控制逻辑模块，用于根据图像处理模块的访问，产生控制信息，从而完成对SDRAM的读取操作。功耗控制模块，连接于SDRAM接口部件与图像处理模块接口之间，并且与控制逻辑模块相连接，功耗控制模块根据预先设定的图像处理模块需要访问所述SDRAM帧缓冲装置的时间规律，在所述图像处理模块需要访问帧缓冲装置的时间段设置所述SDRAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述SDRAM处于低功耗状态。
控制逻辑模块还可以进一步通过控制信息控制功耗控制模块的处于工作状态或非工作状态，在功耗控制模块处于非工作状态的时候，SDRAM接口部件与图像处理模块接口之间传递正常的控制信息；在功耗控制模块处于工作状态的时候，功耗控制模块进一步会通过SDRAM接口部件向SDRAM发送置SRAM于正常工作状态和低功耗状态的控制信息。
SDRAM帧缓冲装置与SRAM帧缓冲装置在结构上不同的是存储器部分，一个是SDRAM，一个是SRAM；其它部分的接口和功能相同。
采用SDRAM帧缓冲装置的工作流程与SRAM帧缓冲装置的工作流程相同，这里不再赘述。第二实施例中功耗控制模块通过向SDRAM的时钟使能信号(CKE)引脚输出高电平、低电平将SDRAM置为低功耗状态和正常工作状态。当SDRAM的CKE引脚为无效电平即低电平时，SDRAM处于低功耗模式，该模式下SDRAM的功耗仅为正常工作状态的3％；当SDRAM的CKE引脚为有效电平即高电平时，SDRAM处于正常工作状态。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1、一种随机存取存储器RAM帧缓冲装置，至少包括用于保存帧数据的RAM、以及用于控制所述RAM帧缓冲装置的帧缓冲控制器，其中所述帧缓冲控制器至少包括用于连接图像处理模块的图像处理模块接口、用于连接所述RAM的RAM接口部件、以及连接于图像处理模块接口和RAM接口部件之间的控制逻辑模块，
其特征在于，所述帧缓冲控制器进一步包括功耗控制模块，连接于图像处理模块接口和RAM接口部件之间，用于在所述图像处理模块需要访问帧缓冲装置的时间段设置所述RAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述RAM处于低功耗状态。
2、根据权利要求1所述的帧缓冲装置，其特征在于，所述RAM为静态随机存储器SRAM。
3、根据权利要求2所述的帧缓冲装置，其特征在于，所述RAM包括睡眠模式使能信号ZZ引脚；
所述功耗控制模块通过将ZZ引脚置为无效电平设置所述RAM处于正常工作状态，或者通过将ZZ引脚置为有效电平设置所述RAM处于低功耗状态。
4、根据权利要求1所述的帧缓冲装置，其特征在于，所述RAM为同步动态随机存储器SDRAM。
5、根据权利要求4所述的帧缓冲装置，其特征在于，所述SDRAM包括时钟使能信号CKE引脚；
所述功耗控制模块通过将CKE引脚置为有效电平设置所述SDRAM处于正常工作状态，或者通过将CKE引脚置为无效电平设置所述SDRAM处于低功耗状态。
6、根据权利要求1所述的帧缓冲装置，其特征在于，所述功耗控制模块进一步与控制逻辑模块相连接；
所述控制逻辑模块进一步用于控制功耗控制模块处于工作状态或非工作状态；
所述功耗控制模块处于工作状态时，使能所述功耗控制模块对所述RAM的功耗状态控制；所述功耗控制模块处于非工作状态时，禁止使能所述功耗控制模块对所述RAM的功耗状态控制。
7、一种RAM帧缓冲装置的控制方法，该方法涉及图像处理模块和RAM帧缓冲装置，所述RAM帧缓冲装置至少包括RAM和帧缓冲控制器，其特征在于，该方法包括以下步骤：
A.图像处理模块通知帧缓冲控制器图像处理开始；
B.帧缓冲控制器在所述图像处理模块需要访问帧缓冲装置的时间段设置所述RAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述RAM处于低功耗状态。
8、根据权利要求7所述的方法，其特征在于，所述RAM为SRAM。
9、根据权利要求8所述的方法，其特征在于，所述RAM包括ZZ引脚；
在步骤B中，所述帧缓冲控制器通过将ZZ引脚置为无效电平设置所述RAM处于正常工作状态，或者通过将ZZ引脚置为有效电平设置所述RAM处于低功耗状态。
10、根据权利要求7所述的方法，其特征在于，所述RAM为SDRAM。
11、根据权利要求10所述的方法，其特征在于，所述SDRAM包括CKE引脚；
在步骤B中，所述帧缓冲控制器通过将CKE引脚置为有效电平设置所述SDRAM处于正常工作状态，或者通过将CKE引脚置为无效电平设置所述SDRAM处于低功耗状态。
12、根据权利要求7所述的方法，其特征在于，在所述步骤A之前进一步包括：
预先根据图像处理模块所采用的图像处理算法设置帧缓冲控制器得到图像处理模块图像处理开始的通知后，在所述图像处理模块需要访问帧缓冲装置的时间段设置所述RAM处于正常工作状态，在所述图像处理模块不需要访问帧缓冲装置的时间段设置所述RAM处于低功耗状态。
13、根据权利要求12所述的方法，其特征在于，所述图像处理算法为三步搜索法；
所述步骤B包括：帧缓冲控制器在图像处理模块第一次访问帧缓冲装置的时间段设置所述RAM处于正常工作状态；在图像处理模块根据第一次访问帧缓冲装置所读取的数据进行处理的时间段，设置所述RAM处于低功耗状态；在图像处理模块第二次访问帧缓冲装置的时间段，设置所述RAM处于正常工作状态；在图像处理模块根据第二次访问帧缓冲装置所读取的数据进行处理的时间段，设置所述RAM处于低功耗状态；在所述图像处理模块第三次访问帧缓冲装置的时间段，设置所述RAM处于正常工作状态；在所述图像处理模块根据第三次访问帧缓冲装置所读取的数据进行处理的时间段，设置所述RAM处于低功耗状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100933917A CN100349464C (zh) | 2005-08-23 | 2005-08-23 | 一种随机存取存储器帧缓冲装置及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100933917A CN100349464C (zh) | 2005-08-23 | 2005-08-23 | 一种随机存取存储器帧缓冲装置及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1750625A CN1750625A (zh) | 2006-03-22 |
| CN100349464C true CN100349464C (zh) | 2007-11-14 |
Family
ID=36605858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100933917A Expired - Fee Related CN100349464C (zh) | 2005-08-23 | 2005-08-23 | 一种随机存取存储器帧缓冲装置及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100349464C (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08275142A (ja) * | 1995-03-31 | 1996-10-18 | Kokusai Electric Co Ltd | 静止画像伝送方法及び装置 |
| JPH10173832A (ja) * | 1996-12-13 | 1998-06-26 | Ricoh Co Ltd | ファクシミリ装置 |
| CN1376960A (zh) * | 2002-04-27 | 2002-10-30 | 西安交通大学 | 高速视频处理接口控制器及其设计方法 |
| JP2003186444A (ja) * | 2001-12-13 | 2003-07-04 | Sharp Corp | 情報処理システム |
| CN1431829A (zh) * | 2002-01-11 | 2003-07-23 | 三菱电机株式会社 | 可按处理对象数据来降低功耗的图像编码集成电路 |
| US20040233772A1 (en) * | 2003-03-20 | 2004-11-25 | Seiko Epson Corporation | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply |
-
2005
- 2005-08-23 CN CNB2005100933917A patent/CN100349464C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08275142A (ja) * | 1995-03-31 | 1996-10-18 | Kokusai Electric Co Ltd | 静止画像伝送方法及び装置 |
| JPH10173832A (ja) * | 1996-12-13 | 1998-06-26 | Ricoh Co Ltd | ファクシミリ装置 |
| JP2003186444A (ja) * | 2001-12-13 | 2003-07-04 | Sharp Corp | 情報処理システム |
| CN1431829A (zh) * | 2002-01-11 | 2003-07-23 | 三菱电机株式会社 | 可按处理对象数据来降低功耗的图像编码集成电路 |
| CN1376960A (zh) * | 2002-04-27 | 2002-10-30 | 西安交通大学 | 高速视频处理接口控制器及其设计方法 |
| US20040233772A1 (en) * | 2003-03-20 | 2004-11-25 | Seiko Epson Corporation | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1750625A (zh) | 2006-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201820153A (zh) | Wifi記憶體功率最小化 | |
| US20070223300A1 (en) | Portable electronic apparatus with a power saving function and method | |
| US8769319B2 (en) | Reducing power consumption in memory line architecture | |
| CN102226895B (zh) | 协处理器和主处理器共享存储器的系统及访问方法 | |
| CN104380257A (zh) | 在处理器核之间调度任务 | |
| CN101442589A (zh) | 移动终端状态管理的方法及装置 | |
| CN104769520A (zh) | 用于动态存储器功率管理的系统和方法 | |
| CN114442788A (zh) | 芯片的低功耗系统、低功耗管理方法、控制装置及存储介质 | |
| JP2019159802A (ja) | 記憶装置の電力制御方法および記憶装置 | |
| KR20140054497A (ko) | 무선 단말에서의 동작 모드 제어장치 및 방법 | |
| CN109309948A (zh) | 无线局域网的通信方法、装置、站点设备和接入点设备 | |
| CN107924221A (zh) | 用于便携式计算设备中的高速缓存感知的低功率模式控制的系统和方法 | |
| CN103345368A (zh) | 一种在缓冲存储器中缓存数据的方法 | |
| WO2016014197A1 (en) | Ultra low power architecture to support always on path to memory | |
| CN110069215B (zh) | 一种基于块存储的动态调整存储单元的方法及装置 | |
| CN101739359B (zh) | 存储装置、移动终端及数据访问方法、调频方法 | |
| CN101707796A (zh) | 一种移动通信终端在空闲模式下的省电方法 | |
| KR20160121876A (ko) | 와이파이시스템의 슬립모드로부터 어웨이크모드로 전환하는 방법 | |
| CN100349464C (zh) | 一种随机存取存储器帧缓冲装置及其控制方法 | |
| CN113986001B (zh) | 芯片及控制方法 | |
| CN101286087A (zh) | 闪存卡功耗控制的方法及终端 | |
| CN101453513A (zh) | 手机开机后短信功能快速使用系统及方法 | |
| CN104703259A (zh) | 低耗能传感器节点睡眠方法及系统 | |
| CN108271116B (zh) | 一种用于智能穿戴设备的实时通讯系统和方法 | |
| CN102968175B (zh) | 控制存储器的方法、装置、控制器和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071114 Termination date: 20120823 |