CN100343984C - 可嵌埋电子组件的半导体封装散热件结构 - Google Patents
可嵌埋电子组件的半导体封装散热件结构 Download PDFInfo
- Publication number
- CN100343984C CN100343984C CNB2004100063844A CN200410006384A CN100343984C CN 100343984 C CN100343984 C CN 100343984C CN B2004100063844 A CNB2004100063844 A CN B2004100063844A CN 200410006384 A CN200410006384 A CN 200410006384A CN 100343984 C CN100343984 C CN 100343984C
- Authority
- CN
- China
- Prior art keywords
- heat sink
- substrate
- semiconductor
- electronic components
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000017525 heat dissipation Effects 0.000 claims abstract 4
- 229920005989 resin Polymers 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- 238000005538 encapsulation Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 239000011469 building brick Substances 0.000 description 42
- 239000010410 layer Substances 0.000 description 18
- 238000004382 potting Methods 0.000 description 8
- 230000001939 inductive effect Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000012216 screening Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000004643 cyanate ester Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010339 dilation Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种可嵌埋电子组件的半导体封装散热件结构包括一个散热件以及至少一个电子组件，该散热件底面上形成有多个凹部，令该散热件能通过该凹部嵌埋电子组件与收纳半导体芯片，使半导体装置能通过该散热件嵌埋的电子组件调整其电性功能，并借由该散热件提供半导体装置散热效果；本发明能同时解决封装单元的散热、电磁干扰与电性问题，可同时结合电子组件与散热件，增加半导体封装基板线路布局灵活性，简化工序步骤与成本，无需针对不同需求的电性功能重新设计该基板，进而避免产生物料管理与材料库存成本的增加。
Description
技术领域
本发明是关于一种半导体封装散热件结构，特别是关于一种同时整合电子组件与散热结构的散热件结构，可有效提升半导体装置的电性与散热性功能。
背景技术
球栅阵列(Ball Grid Array，BGA)封装是一种先进的半导体芯片封装技术，其特点在于采用基板来安置半导体芯片，并在该基板背面植置多个成栅状矩阵排列的焊球(Solder Ball)，使相同单位面积的半导体芯片承载件上可以容纳更多输入/输出连接端(I/O connection)，以满足高度集成化(Integration)的半导体芯片的需求，并通过这些焊球将整个封装单元焊接并电性连接至外部的电子装置，如印刷电路板。
另外，随着电子产业的蓬勃发展，电子产品也逐渐迈入多功能、高性能的研发方向。为满足半导体装置高集成度(Integration)以及微型化(Miniaturization)的封装需求，提供多个有、无源组件及线路载接的电路板也逐渐由单层板演变成多层板，在有限的空间下，通过层间连接技术(Interlayer Connection)扩大电路板上可利用的电路面积，从而配合高密度的集成电路(Integrated Circuit)需求。
然而，为提升或稳定电子产品的电性功能，需在半导体装置上整合例如电阻组件(Resistors)、电容组件(Capacitors)以及电感组件(Inductors)等无源组件(Passive Component)，利用电阻组件来改变电路的电流大小，电容组件提供储存电压或滤波的功能，以及电感组件来滤除具有噪声的电流。
请参阅图7，美国专利第6,108,212号案是直接在基板20中形成焊垫21与电极端22，并在该焊垫21与电极端22间形成电性阻件(Electricallybesistivevolume)23以构成无源组件，供该基板20通过植接在该焊垫21上的金属凸块24与其余电子装置25电性导接，同时通过该焊垫21、电极端22与电性阻件23构成的无源组件提供半导体装置较好的电性品质。但是这种无源组件的整合方式，使得基板的整体结构及其所需工序复杂度加大，不符合成本效益，同时，针对不同设计需求的如电阻值与电容值等电性特性时，必须重新设计该基板，造成制造成本的大幅提升，也会产生物料管理的困扰与材料库存成本的增加。
此外，由于半导体装置上的电子组件及电子电路的密度高集成化，其工作产生很多热量，如不及时将这些热量有效逸散，会严重缩短半导体装置的性能及寿命；同时，一般的半导体装置缺乏有效遮蔽效果(Shielding)，容易受到外界电磁及噪声的干扰。
因此，如何在半导体装置中整合包括无源组件或有源组件的电子组件，在现今电子产品要求轻薄短小与多功能及高电性的趋势下，在半导体装置中提供有效数量的无源组件与半导体芯片等电子组件，以提升电子产品的电性功能，同时又能有效逸散半导体装置的热量与提供电磁遮蔽效果，是目前急待解决的课题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种能同时解决封装单元的散热、电磁干扰与电性问题的可嵌埋电子组件的半导体封装散热件结构。
本发明的另一目的在于提供一种可同时结合电子组件与散热件的可嵌埋电子组件的半导体封装散热件结构。
本发明的又一目的在于提供一种增加半导体封装基板线路布局灵活性的可嵌埋电子组件的半导体封装散热件结构。
本发明的再一目的在于提供一种简化工序步骤与成本，无需针对不同需求的电性功能重新设计该基板，进而避免产生物料管理与材料库存成本的增加的可嵌埋电子组件的半导体封装散热件结构。
为达上述及其它目的，本发明的可嵌埋电子组件的半导体封装散热件结构主要包括：散热件，该散热件底面上形成有多个凹部，以供该散热件嵌埋电子组件与收纳半导体芯片；至少一个电子组件，其嵌埋在该散热件的凹部中，并接置至电性连接有半导体芯片的封装基板，建构成半导体装置，通过该散热件嵌埋电子组件来调整该半导体装置的电性功能，并通过该散热件的凹部收纳芯片，从而提供该半导体装置的电磁遮蔽功能，以及利用该散热件提高半导体装置的散热效果。
本发明的可嵌埋电子组件的半导体封装散热件结构，具体包括：半导体封装基板，具有第一表面及第二表面，及该第一表面具有多个电性连接垫；至少一个半导体芯片与至少一个具有多个电极的电子组件，其接置并电性连接至该基板第一表面；散热件，其具有上表面及下表面，该下表面接置于该基板第一表面，且该散热件表面形成有多个凹部以供嵌埋该电子组件，通过电子组件的电极电性连接于该基板的电性连接垫以将该散热件的下表面结合于该基板的第一表面，又该散热件具有一贯穿上表面及下表面的开孔以收纳该半导体芯片；封装树脂，填充于该散热件与该基板的间隙；以及多个导电组件，接置于该基板第二表面，以供该半导体装置电性导接至外部装置。
综上所述，由于本发明的可嵌埋电子组件的半导体封装散热件结构整合有散热件与至少一个电子组件，该电子组件可以是无源组件或有源组件，无源组件为例如电容组件、电阻组件、电感组件或芯片型无源组件等，该有源组件是半导体芯片；同时，在该散热件中提供给半导体装置的有源组件(例如集成电路芯片)一个容置空间，以同步提升该半导体装置的电性功能与散热性，通过该散热件耦合至该半导体芯片，从而有效逸散半导体芯片产生的热量，并提供该芯片遮蔽效果(Shielding)，使该芯片免受外界的电磁干扰(Electro magnet Interference，EMI)；此外，该半导体装置的有源组件或无源组件均可收纳在该散热件的凹部中，避免现有直接在基板中安置该电子组件所导致的工序繁琐，以及为满足不同设计需求的电性特性时，重新设计该基板所造成的制造成本的增加。
附图说明
图1是本发明的可嵌埋电子组件的半导体封装散热件结构实施例1的立体示意图；
图2是在本发明的可嵌埋电子组件的半导体封装散热件结构的凹部中嵌埋有电子组件的实施例1立体示意图；
图3是应用本发明的可嵌埋电子组件的半导体封装散热件结构所建构的半导体装置实施例1的剖面示意图；
图4是本发明的可嵌埋电子组件的半导体封装散热件结构实施例2的立体示意图；
图5是在本发明的可嵌埋电子组件的半导体封装散热件结构的凹部中嵌埋有电子组件的实施例2立体示意图；
图6是应用本发明的可嵌埋电子组件的半导体封装散热件结构所建构的半导体装置实施例2的剖面示意图；以及
图7是现有在基板中整合无源组件的半导体装置剖面示意图。
具体实施方式
以下是通过特定的具体实施例说明本发明的实施方式。
实施例1
图1及图2是本发明实施例1的可嵌埋电子组件的半导体封装散热件结构示意图。
如图1所示，本发明的可嵌埋电子组件的半导体封装散热件结构，主要包括有散热件14以及至少一个电子组件，该散热件14可采用具有高导热性及硬度的材料，例如金属材料，其中，以铜制成的较好，其具有一个上表面及一个下表面，并在该散热件的下表面形成有多个对应预设有嵌埋电子组件的凹部140，该电子组件可以是无源组件或有源组件，无源组件可例如是电容组件、电阻组件、电感组件或芯片型无源组件等，该有源组件是半导体芯片。
如图2所示，在该散热件14的凹部140中，接置有至少一个无源组件13，该无源组件13可以是电阻组件、电容组件及电感组件。其中该无源组件13可利用涂布技术，例如网板印刷技术，将无源组件材料形成在凹部140中，或将陶瓷无源组件材料经过高温烧结程序形成在凹部140中，也可提供一种无源组件结构，通过胶粘剂固设在该散热件凹部140中，并在其表面形成电极131。当然该无源组件也可以是芯片型无源组件15，并在其表面形成多个电极151，借以将电阻组件、电容组件、电感组件或芯片型无源组件整合在该散热件凹部中。这些无源组件13、15的结构形态都是常用技术手段，非本案技术特征，故不再说明。所述散热件14的凹部140接置的电子组件并非以一般无源组件13或芯片型无源组件15为限，该凹部140也可容置属于有源组件的电子组件。
图3是应用本发明的可嵌埋电子组件的半导体封装散热件结构所建构的半导体装置剖面示意图。
如图所示，该半导体装置10是半导体芯片按照倒装方式完成其封装，主要包括：半导体封装基板11，该半导体封装基板11具有第一表面111及第二表面112，供至少一个半导体芯片12接置并电性连接至该基板第一表面111的电性连接垫113；散热件14，其下表面形成有多个对应半导体芯片或无源组件的凹部140，且该凹部140中嵌埋有无源组件13、15。该散热件14通过其下表面耦合至该基板第一表面111时，能使该嵌埋在该散热件14下表面凹部140中的无源组件13、15通过其电极131、151电性连接至该基板第一表面111的电性连接垫113，并同时使该预先电性连接至该基板11的半导体芯片12收纳于该散热件凹部140中。此外，在该散热件14接置至该基板第一表面111时，可在其相互接置面间填充封装树脂，以减少散热件14与基板11结构间因热膨胀差异所产生的热应力，并可借该封装树脂增加传热效率；为避免该封装树脂溢流至该基板四周，可在该散热件14底面周缘形成连续凸部142，以有效阻止树脂的溢流；以及多个导电组件16，其接置在该基板第二表面112上，该半导体装置10能通过这些导电组件16电性导接至外部装置。如前所述，该散热件14的凹部140接置的电子组件并非以一般无源组件13或芯片型无源组件15为限，该凹部140也可容置属于有源组件的电子组件。
该半导体封装基板11可以是完成前处理的双层或多层电路层的基板，也就是通过提供芯层板，并在该芯层板表面形成第一导电金属层，并图案化该第一导电金属层而形成第一电路层，接着，进行增层工序，以在该基板第一电路层上经由绝缘层形成第二导电金属层，之后，图案化该第二导电金属层以形成第二电路层，如此根据需求循环此方式，持续进行增层工序，以形成多层电路层的基板。其中，该绝缘层可以是环氧树脂(Expoxyresin)、聚酰亚胺(Polyimide)、氰酸脂(Cyanate Ester)、玻璃纤维、双马来酰亚胺三嗪(BT，Bismaleimide Triazine)或混合环氧树脂与玻璃纤维等绝缘有机材料或陶瓷材料构成；该电路层一般是以导电性较高的铜为主，作为该基板传递信号的导线材料，并且在该基板的绝缘层中形成多个导电通孔(Via)，以便电性连接相邻的电路层。此外，该基板11可通过压合法(Laminated)及增层法(Build-up)等方式形成，这也属于现有技术，非本案技术特征，故不再叙述。
该半导体芯片12具有电路面121和非电路面122，在该半导体芯片12的电路面121上形成有多个金属凸块123，将该半导体芯片12以倒装方式接置，并电性连接至该基板第一表面111的电性连接垫113。此外，该半导体芯片也可在其非电路面122上通过胶粘剂接置在该基板第一表面111，并通过打线方式(Wire bonding)电性连接至该基板(图未标)，也就是本发明并非仅能实施于倒装式封装，也可被实施于打线式封装，这应该是熟悉半导体芯片封装的人员能推知的等效实施。
该散热件14的下表面形成有多个对应半导体芯片与无源组件的凹部140，将该嵌埋有无源组件13、15的散热件14的下表面耦合至该基板第一表面111，并使该无源组件13、15电性连接至该基板11时，能同时使该预先电性连接至该基板11的半导体芯片12收纳于该凹部140中，通过该散热件14有效逸散半导体芯片12工作产生的热量，并提供该半导体芯片12遮蔽效果(Shielding)，避免该半导体芯片12受到外界的电磁干扰(Electromagnet Interference，EMI)。
该导电组件16可以是多个焊球或导电柱(图未标)，通过植球作业(Ball Implantation)植接在该基板11的第二表面112，利用这些焊球将该半导体芯片与外部装置，如印刷电路板电性连接。
实施例2
图4及图5是本发明的可嵌埋电子组件的半导体封装散热件结构的实施例2示意图。
如图所示，本发明实施例2的散热件14与实施例1所揭示的技术大致相同，其不同处在于，本实施例2中接置在该散热件14用于收纳半导体芯片处形成有贯穿其上下表面的开孔141。
图6是应用本发明的可嵌埋电子组件的半导体封装散热件结构所建构的半导体装置实施例2的剖面示意图。
如图所示，在实施例2中接置在该基板第一表面111上的散热件14在收纳半导体芯片12处形成有贯穿表面的开孔141，当至少一个半导体芯片12接置在该基板第一表面111的电性连接垫113时，能同时收纳于该散热件开孔141中，并通过模压(Molding)作业将树脂化合物如环氧树脂(Epoxyresin)等封装材料填入至该散热件14的开孔141中，以形成封装树脂17，使该封装树脂17包覆住该半导体芯片12，避免受外界水气或污染物侵害，以及减少散热件与基板的结构间因热膨胀差异所产生的热应力，并可借该封装树脂增加传热效率。此外，在该基板11中也可形成多个贯穿的电镀导通孔(PTH)114，以供电性连接堆栈于绝缘层间的电路层。同时，在较佳实施中，可在该散热件14底面周缘形成一个连续凸部142，以有效阻隔封装树脂17的溢流。
本发明的可嵌埋无源组件的半导体封装散热件结构可同时整合至少一个集成电路芯片，并可在半导体装置中嵌埋有源组件或无源组件(例如电容组件、电阻组件及电感组件或芯片型无源组件)的散热件，以便同步提升该半导体装置的电性功能与散热性，同时，通过该散热件耦合至该半导体芯片，可有效逸散半导体芯片工作过程中产生的热量，并可提供该芯片遮蔽效果(Shielding)，此外，该半导体装置的有源组件或无源组件都可收纳及嵌埋于该散热件的开孔或凹部中。同时，本发明也可避免现有工序中直接在基板中安置无源组件所导致的工序繁琐，以及为满足不同设计需求的电性功能时，需重新设计该基板所造成的制造成本的增加，本发明增加了基板线路布局的灵活性。
Claims (7)
1.一种可嵌埋电子组件的半导体封装散热件结构，其特征在于，包括：
半导体封装基板，具有第一表面及第二表面，及该第一表面具有多个电性连接垫；
至少一个半导体芯片与至少一个具有多个电极的电子组件，其接置并电性连接至该基板第一表面；
散热件，其具有上表面及下表面，该下表面接置于该基板第一表面，且该散热件表面形成有多个凹部以供嵌埋该电子组件，通过电子组件的电极电性连接于该基板的电性连接垫以将该散热件的下表面结合于该基板的第一表面，又该散热件具有一贯穿上表面及下表面的开孔以收纳该半导体芯片；
封装树脂，填充于该散热件与该基板的间隙；以及
多个导电组件，接置于该基板第二表面，以供该半导体装置电性导接至外部装置。
2.如权利要求1所述的可嵌埋电子组件的半导体封装散热件结构，其特征在于，该半导体芯片的电路面上形成有多个金属凸块，将该半导体芯片以倒装方式接置并电性连接至该基板。
3.如权利要求1所述的可嵌埋电子组件的半导体封装散热件结构，其特征在于，该半导体芯片是在其非电路面上通过胶粘剂接置在该基板第一表面，并通过打线方式电性连接至该基板。
4.如权利要求1所述的可嵌埋电子组件的半导体封装散热件结构，其特征在于，该导电组件是焊球及导电柱中的一种。
5.如权利要求1所述的可嵌埋电子组件的半导体封装散热件结构，其特征在于，该散热件底面周缘形成有一连续凸部。
6.如权利要求1所述的可嵌埋电子组件的半导体封装散热件结构，其特征在于，该电子组件为有源组件或无源组件。
7.如权利要求6所述的可嵌埋电子组件的半导体封装散热件结构，其特征在于，该无源组件为电阻组件、电容组件、电感组件及芯片型无源组件的至少一者。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100063844A CN100343984C (zh) | 2004-02-27 | 2004-02-27 | 可嵌埋电子组件的半导体封装散热件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100063844A CN100343984C (zh) | 2004-02-27 | 2004-02-27 | 可嵌埋电子组件的半导体封装散热件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1661797A CN1661797A (zh) | 2005-08-31 |
| CN100343984C true CN100343984C (zh) | 2007-10-17 |
Family
ID=35010983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100063844A Expired - Fee Related CN100343984C (zh) | 2004-02-27 | 2004-02-27 | 可嵌埋电子组件的半导体封装散热件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100343984C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8815647B2 (en) * | 2012-09-04 | 2014-08-26 | Infineon Technologies Ag | Chip package and a method for manufacturing a chip package |
| JP5998792B2 (ja) * | 2012-09-21 | 2016-09-28 | Tdk株式会社 | 半導体ｉｃ内蔵基板及びその製造方法 |
| US9530714B2 (en) * | 2012-12-13 | 2016-12-27 | Nvidia Corporation | Low-profile chip package with modified heat spreader |
| CN105700653A (zh) * | 2016-04-15 | 2016-06-22 | 东莞市迅阳实业有限公司 | 一种热胀式散热装置 |
| MY199173A (en) * | 2017-05-29 | 2023-10-18 | Intel Corp | Integrated circuit packages with conductive element having cavities housing electrically connected embedded components |
| CN110416192A (zh) * | 2019-07-12 | 2019-11-05 | 南通沃特光电科技有限公司 | 一种具有电容组件的集成电路封装结构及其封装方法 |
| WO2024087201A1 (zh) * | 2022-10-28 | 2024-05-02 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板组件及其制造方法、封装结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371404A (en) * | 1993-02-04 | 1994-12-06 | Motorola, Inc. | Thermally conductive integrated circuit package with radio frequency shielding |
| US5510956A (en) * | 1993-11-24 | 1996-04-23 | Fujitsu Limited | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer |
| US5819402A (en) * | 1994-12-05 | 1998-10-13 | International Business Machines Corporation | Method for cooling of chips using blind holes with customized depth |
| US5907474A (en) * | 1997-04-25 | 1999-05-25 | Advanced Micro Devices, Inc. | Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package |
| CN1417868A (zh) * | 2001-10-29 | 2003-05-14 | 银河光电股份有限公司 | 发光二极管芯片的多芯片封装结构 |
| CN1476084A (zh) * | 2002-08-13 | 2004-02-18 | 矽统科技股份有限公司 | 散热模组 |
-
2004
- 2004-02-27 CN CNB2004100063844A patent/CN100343984C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371404A (en) * | 1993-02-04 | 1994-12-06 | Motorola, Inc. | Thermally conductive integrated circuit package with radio frequency shielding |
| US5510956A (en) * | 1993-11-24 | 1996-04-23 | Fujitsu Limited | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer |
| US5819402A (en) * | 1994-12-05 | 1998-10-13 | International Business Machines Corporation | Method for cooling of chips using blind holes with customized depth |
| US5907474A (en) * | 1997-04-25 | 1999-05-25 | Advanced Micro Devices, Inc. | Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package |
| CN1417868A (zh) * | 2001-10-29 | 2003-05-14 | 银河光电股份有限公司 | 发光二极管芯片的多芯片封装结构 |
| CN1476084A (zh) * | 2002-08-13 | 2004-02-18 | 矽统科技股份有限公司 | 散热模组 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1661797A (zh) | 2005-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327554B2 (en) | Assembly of semiconductor device, interposer and substrate | |
| TWI251916B (en) | Semiconductor assembled heat sink structure for embedding electronic components | |
| US7821795B2 (en) | Multilayer wiring board | |
| US7704548B2 (en) | Method for manufacturing wiring board | |
| US10381286B2 (en) | Power module | |
| US7889509B2 (en) | Ceramic capacitor | |
| US8759953B2 (en) | Electronic component including a shielding metal film disposed on a resin layer | |
| US10141203B2 (en) | Electrical interconnect structure for an embedded electronics package | |
| CN1685509A (zh) | 具有背侧面空穴安装电容器的电子封装及其加工方法 | |
| CN1484840A (zh) | 多层阵列电容及其制作方法 | |
| US20080047740A1 (en) | Circuit Board Assembly Having Passive Component and Stack Structure Thereof | |
| CN1489201A (zh) | 半导体器件 | |
| CN100524717C (zh) | 芯片内埋的模块化结构 | |
| WO2010129645A1 (en) | Method for integration of circuit components into the build-up layers of a printed wiring board | |
| CN100343984C (zh) | 可嵌埋电子组件的半导体封装散热件结构 | |
| KR20060112230A (ko) | 전자 부품 수용 구조물 | |
| CN112768362A (zh) | 一种嵌入式封装器件制备方法 | |
| CN1303685C (zh) | 球栅阵列半导体封装件 | |
| CN112786455A (zh) | 一种嵌入式封装模块化制备方法 | |
| KR102691326B1 (ko) | 인쇄회로기판 및 패키지 | |
| CN2672856Y (zh) | 芯片封装结构 | |
| CN107799424A (zh) | 内埋式线路封装的方法 | |
| JP4975655B2 (ja) | 配線基板、半導体パッケージ | |
| WO2023070488A1 (zh) | 一种封装结构、封装方法以及功率放大器 | |
| CN2881956Y (zh) | 晶片封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071017 |