La présente invention concerne un circuit de recopie de maximum, destiné à fournir un courant de sortie égal au maximum d'une pluralité de N courants d'entrée.
D'une façon générale, l'invention trouve une application particulièrement avantageuse à chaque fois qu'une détermination de la valeur, voire même de la position, du courant maximum parmi une pluralité de courants d'entrée doit être effectuée dans le but d'établir le meilleur accord entre deux pluralités distinctes de courants.
Cette recherche de courant maximum est utilisée, par exemple, dans l'opérateur MAX des circuits de logique floue, ainsi que pour trouver le meilleur accord dans le contenu d'une mémoire adressable ou encore le neurone gagnant dans un réseau de Kohonen.
De plus, elle peut être également utilisée pour déterminer la sortie de signal maximum d'un ensemble de détecteurs, comme par exemple le point le plus brillant d'une image représenté par le photodétecteur de sortie maximum d'une matrice de photodétecteurs. Dans ce cas, le circuit de recopie de maximum peut être directement intégré sur une puce avec la matrice.
On connaît du brevet américain n<o> 5 059 814 un circuit de détection de position du maximum d'une pluralité de N courants, appelé "Winner-Take-All Circuit". Ce circuit comprend une pluralité de N cellules identiques dans lesquelles sont injectés respectivement les N courants d'entrée, les bornes de sortie desdites cellules étant reliées à une ligne commune polarisée par une source de courant constant.
Plus précisément, chaque cellule du circuit connu comprend un premier transistor traversé par le courant d'entrée correspondant, et un deuxième transistor, commandé par le premier transistor, la tension de commande du deuxième transistor étant alors le seul différent du niveau logique O.
Toutefois, s'il conduit à la détermination de la position du courant maximum, le circuit qui vient d'être décrit en liaison avec le brevet américain précité ne permet pas de recopier la valeur de ce courant. En outre, étant alimenté par une source de courant constant connectée à la ligne commune de polarisation, ce circuit peut être le siège de phénomènes transitoires parasites, tels que dépassements de seuil et oscillations, lors de la commutation d'un courant maximum à un autre.
C'est pourquoi un but de la présente invention est de réaliser un circuit de recopie de maximum, destiné à fournir un courant de sortie égal au courant maximum d'une pluralité de N courants d'entrée, ledit circuit comprenant une pluralité de N cellules identiques dans lesquelles sont injectés respectivement les N courants d'entrée, les bornes de sortie desdites cellules étant reliées à une ligne commune polarisée par une source de courant, circuit qui permettrait d'effectuer une recopie du courant maximum dans des conditions telles que seraient évités les inconvénients mentionnés ci-dessus en référence au comportement en régime transitoire du circuit de détection de position de maximum du brevet américain n<o> 5 059 819.
Ce but est atteint, conformément à l'invention, du fait qu' un dispositif de recopie, commandé par ladite ligne commune, étant apte à fournir ledit courant de sortie égal audit courant maximum, la ligne commune est polarisée par une source de courant commandée par la tension à ses bornes.
Ainsi, le courant qui traverse ladite source de courant, telle qu'une charge non-linéaire, peut suivre les variations du courant de sortie du circuit de l'invention, en particulier au moment des commutations du courant maximum. Il est alors possible, par un choix approprié des paramètres, de conférer au circuit de recopie, objet de l'invention, un comportement de système du premier ordre.
Selon un mode de mise en Öuvre particulier de l'invention, chaque cellule comprend:
- un premier transistor traversé par ledit courant d'entrée,
- un deuxième transistor, commandé par ledit premier transistor de manière à imposer à la ligne commune un potentiel tel qu'un transistor de recopie, constituant ledit dispositif de recopie de courant, et monté en miroir de courant avec les premiers transistors, recopie le courant d'entrée de la cellule de courant maximum.
Comme on le verra plus loin, le fonctionnement des cellules du circuit de recopie conforme à l'invention repose sur le fait que le courant maximum à recopier s'établit comme le courant de saturation du premier transistor de la cellule correspondante. Aussi, le courant de sortie délivré par le transistor de recopie n'est égal au courant maximum devant être recopié que dans la mesure où l'effet Early des premiers transistors des cellules du circuit est négligeable. On entend par effet Early les variations du courant de saturation avec la tension de drain. Or, même si cet effet n'agit qu'au second ordre, sa prise en compte devient obligatoire si l'on veut obtenir une très bonne précision dans la recopie du courant maximum par le transistor de recopie.
C'est dans ce but que l'invention prévoit que le dispositif de recopie de courant comporte un circuit de correction apte à appliquer audit transistor de recopie une tension de drain égal à la tension de drain du premier transistor de la cellule dont le courant est maximum.
Ce dispositif de recopie de courant est remarquable en ce qu'il permet de reconstituer, à partir du courant maximum, la tension de drain du premier transistor de la cellule de courant maximum, quelle que soit cette cellule.
De cette manière, on supprime l'influence de l'effet Early sur la qualité de la copie en compensant l'effet Early du premier transistor de la cellule de courant maximum par un effet Early équivalent sur le transistor de recopie.
La description que va suivre en regard des dessins annexés, donnés à titre d'exemples non limitatifs, fera bien comprendre en quoi consiste l'invention et comment elle peut être réalisée.
La fig. 1 est le schéma général d'un circuit de recopie de maximum conforme à l'invention.
La fig. 2 est le schéma d'un mode de réalisation du circuit de recopie de la fig. 1.
La fig. 3 donne le schéma d'un dispositif de recopie de courant permettant l'élimination de l'effet Early du circuit de recopie de maximum de la fig. 2.
Le circuit de recopie de maximum représenté sur le schéma de la fig. 1 est destiné à fournir un courant lout de sortie égal au courant maximum Imax d'une pluralité de N courants I1, I2, ..., IN d'entrée
Iout = Imax = Max (I1, I2, ..., IN)
Ce circuit comprend une pluralité de N cellules C1, C2, ..., CN identiques dans lesquelles sont injectés respectivement les N courants d'entrée. Comme on peut le voir sur la fig. 1, les bornes S1, S2, ..., SN de sortie desdites cellules sont reliées à une ligne commune LC portée à un potentiel Vc.
Ledit potentiel Vc de la ligne commune LC commande un dispositif 10 de recopie de courant apte à fournir le courant Iout de sortie égal audit courant maximum Imax.
Conformément au schéma de la fig. 1, et selon une disposition avantageuse de l'invention, la ligne commune LC du circuit de recopie de maximum est polarisée par une source 20 de courant commandée par la tension à ses bornes, dont le gain est défini par A. Ladite source 20 de courant peut être une charge non-linéaire traversée par un courant supérieur au courant de sortie lout = Imax d'un facteur A. Il est ainsi possible d'obtenir un circuit ayant le comportement d'un système du premier ordre, c'est-à-dire sans dépassements de seuil ni oscillations résiduelles lors de la commutation du courant maximum d'une valeur à une autre.
La fig. 2 illustre un mode de réalisation particulier du circuit de recopie de maximum dont la structure générale est donnée sur la fig. 1.
Dans ce circuit, chaque cellule Ck est constituée de la même manière que dans le "Winner-Take-All Circuit" mentionné plus haut, en ce sens qu'elle comprend un premier transistor T1k traversé par le courant Ik d'entrée et un deuxième transistor T2k commandé par ledit premier transistor T1k de manière à imposer le potentiel Vc de la ligne commune LC lorsque le courant d'entrée correspondant représente le courant maximum Imax de la pluralité des N courants d'entrée.
Le dispositif 10 de recopie de courant comporte un transistor T10 de recopie commandé par le potentiel Vc de la ligne commune LC de façon à constituer un miroir de courant pour le premier transistor de la cellule dont le courant d'entrée est maximum.
Le fonctionnement de ce circuit peut être compris de la manière suivante.
Puisque tous les premiers transistors T1k sont identiques et qu'ils ont les mêmes tensions de grille et de source, ils seront traversés par le même courant Is de saturation tant que leur tension de drain est supérieure à leur tension de saturation.
Maintenant, si le courant Ik d'entrée est plus petit que le courant Is, alors la tension Vk au nÖud k de la cellule Ck, appliquée à la grille du deuxième transistor T2k, diminue, avec pour effet de bloquer ledit deuxième transistor. Cette cellule Ck, de courant inférieur, est donc sans influence sur le potentiel Vc de la ligne commune LC et sur le fonctionnement du transistor T10 de recopie qui continue à fournir le même courant lout de sortie.
A l'inverse, si le courant Ik d'entrée devient plus grand que le courant Is, la tension Vk augmente de sorte que le premier transistor T1k admette Ik comme nouveau courant Is de saturation, ce qui entraîne une augmentation du potentiel Vc de la ligne commune LC et donc du courant Iout de sortie.
Ainsi, tant qu'au moins un courant d'entrée est supérieur au courant de sortie, celui-ci aura tendance à augmenter et, par conséquent, convergera vers la valeur du courant d'entrée maximum.
Le potentiel Vc de la ligne commune LC est imposé par la cellule de courant maximum comme la tension de saturation du premier transistor correspondant. Il s'ensuit que le nÖud de la cellule de courant maximum sera le seul ayant un potentiel différent d'un zéro logique, ce qui permet par comparaison de déterminer également, en plus de sa valeur, la position du courant d'entrée maximum.
Une analyse du circuit de recopie de maximum de la fig. 2 montre que, pour de petits signaux, un comportement de circuit de premier ordre peut être obtenu si le gain A de la source 20 de courant commandée en courant vérifie l'inégalité:
EMI6.1
dans laquelle:
- Cc est la capacité totale sur la ligne commune LC,
- Cin est la capacité d'entrée totale à chaque nÖud d'injection de courant d'entrée,
- B1 est le gain des premiers transistors T1k,
- B2 est le gain des deuxièmes transistors T2k.
Si l'inégalité (1) est satisfaite, alors la constante de temps du circuit est
EMI6.2
où gm1 est la conductance d'entrée des premiers transistors T1k.
Toutefois, l'analyse en terme de petits signaux conduisant aux relations (1) et (2) n'est valable que si le point de fonctionnement continu du circuit ne change pas, ce qui ne se produit que si le courant maximum reste à la même valeur. Si le courant maximum change de valeur, le temps de réponse du circuit sera régi par le temps nécessaire pour atteindre le nouveau point de fonctionnement. Ce temps est sensiblement égal à
EMI6.3
où
DELTA V = VT + a 2ROOT lmax, VT étant la somme des tensions de seuil des premiers et deuxièmes transistors et a une constante,
- DELTA lmax est la différence entre le nouveau et l'ancien courant maximum Imax,
- DELTA Ik est la variation du courant d'entrée au nÖud ou était appliqué l'ancien courant d'entrée maximum.
Comme l'indique la fig. 2, la source 20 de courant commandée par la tension à ses bornes peut être constituée de la manière la plus simple par un transistor T1 monté en diode, la grille et le drain de ce transistor étant reliés à la ligne commune LC.
Dans ce montage, le gain A de la source de courant commandée en courant est déterminé:
- soit par les rapports W/L pour des transistors T10 de recopie et T1 monté en diode lorsqu'ils sont différents,
- soit, avec des transistors de même rapport W/L, par le nombre de transistors T1 montés en diode, connectés à la ligne commune LC. Dans le cas de la fig. 2, le gain A vaut 1 si les deux transistors T10 et T1 sont identiques.
La fig. 3 donne le schéma d'un autre mode de réalisation du dispositif 10 de recopie d'un circuit de recopie conforme à l'invention, dont seule la cellule Cn de courant maximum a été représentée.
Dans le but d'éliminer de la recopie l'effet Early du premier transistor T1n de la cellule Cn, le dispositif 10 de recopie de la fig. 3 comprend, outre le transistor T10 de recopie, un circuit de correction destiné à appliquer audit transistor de recopie une tension Vd de drain égale à la tension Vn du drain du premier transistor T1n de la cellule Cn de courant maximum.
La conception de ce circuit de correction est basée sur le fait que, même si chaque cellule du circuit de recopie a une tension de drain différent, seule l'une d'entre elles, ici la cellule Cn, commande à un instant donné le transistor T10 de recopie. Le circuit de correction a donc pour fonction de reproduire la tension de drain de la cellule de courant maximum et de l'utiliser à travers un montage cascode pour l'appliquer au drain du transistor T10 de recopie, ceci sans faire usage de la position des cellules mais uniquement du fait que seul est recopié le courant traversé par la cellule qui commande le circuit de recopie à cet instant.
Le circuit de la fig. 3 sera maintenant décrit en donnant aux différents transistors qui y figurent des rapports W/L dont les valeurs relatives sont définies par:
(W/L) T1n = 1/A (W/L) T1 = (W/L) T10 = (W/L) Td1
(W/L) T2n = (A-1) (W/L) Td2
(W/L) Tcc = (W/L) Tdc
(W/L) Td3 = (W/L) Td4
Le but du circuit de correction est de rendre la tension Vd du drain du transistor T10 de recopie égale à la tension Vn du drain du premier transistor T1n de la cellule Cn qui commande le circuit de recopie.
Le courant In = Imax de la cellule Cn est recopié par le transistor Td2 puis à nouveau par les transistors Td3 et Td4 montés en miroir de courant.
Le courant I'n à travers le deuxième transistor T2n de la cellule Cn est égal au courant à travers la source 20 de courant, c'est-à-dire A Imax = A In, diminué du courant traversant le transistor Td2, c'est-à-dire Imax
I'n = (A-1) Imax
Ainsi, le courant à travers le transistor Td2 est 1/(A-1) fois le courant à travers le transistor T2n. Si les rapports W/L des transistors Td2 et T2n sont dans le rapport (A-1), alors le potentiel Vp est égal à Vn, et, comme le montage cascode des transistors Tdc et Tcc copie le potentiel Vp en Vd, on en déduit que Vd = Vn.
La description qui précède fait intervenir des transistors avec des coefficients géométriques simples, 1 en général, mais il est bien entendu qu'ils pourraient être choisis avec d'autres coefficients géométriques, l'essentiel étant d'assurer que Vd = Vn. De même, les transistors représentés sont des transistors MOS type n, mais ils pourraient tant aussi bien être des transistors MOS type p ou encore bipolaires.
The present invention relates to a maximum feedback circuit, intended to supply an output current equal to the maximum of a plurality of N input currents.
In general, the invention finds a particularly advantageous application each time that a determination of the value, or even of the position, of the maximum current among a plurality of input currents must be carried out for the purpose of to establish the best agreement between two distinct pluralities of currents.
This search for maximum current is used, for example, in the MAX operator of fuzzy logic circuits, as well as to find the best agreement in the content of an addressable memory or the winning neuron in a Kohonen network.
In addition, it can also be used to determine the maximum signal output of a set of detectors, for example the brightest point of an image represented by the maximum output photodetector of a photodetector array. In this case, the maximum feedback circuit can be directly integrated on a chip with the matrix.
Known from US Patent No. 5,059,814 is a circuit for detecting the position of the maximum of a plurality of N currents, called "Winner-Take-All Circuit". This circuit comprises a plurality of N identical cells into which the N input currents are respectively injected, the output terminals of said cells being connected to a common line biased by a constant current source.
More precisely, each cell of the known circuit comprises a first transistor crossed by the corresponding input current, and a second transistor, controlled by the first transistor, the control voltage of the second transistor then being the only one different from the logic level O.
However, if it leads to the determination of the position of the maximum current, the circuit which has just been described in connection with the aforementioned American patent does not make it possible to copy the value of this current. In addition, being supplied by a constant current source connected to the common line of polarization, this circuit can be the seat of parasitic transient phenomena, such as threshold overshoots and oscillations, when switching from a maximum current to another. .
This is why an object of the present invention is to provide a maximum feedback circuit, intended to supply an output current equal to the maximum current of a plurality of N input currents, said circuit comprising a plurality of N cells. identical into which the N input currents are injected respectively, the output terminals of said cells being connected to a common line polarized by a current source, a circuit which would make it possible to copy the maximum current under conditions such as would be avoided the drawbacks mentioned above with reference to the transient state behavior of the maximum position detection circuit of American patent no. 5,059,819.
This object is achieved, according to the invention, because a feedback device, controlled by said common line, being able to supply said output current equal to said maximum current, the common line is biased by a controlled current source by the voltage across its terminals.
Thus, the current flowing through said current source, such as a non-linear load, can follow the variations of the output current of the circuit of the invention, in particular at the time of switching of the maximum current. It is then possible, by an appropriate choice of parameters, to confer on the feedback circuit, object of the invention, first-order system behavior.
According to a particular mode of implementation of the invention, each cell comprises:
- a first transistor passed through by said input current,
- a second transistor, controlled by said first transistor so as to impose on the common line a potential such as a feedback transistor, constituting said current feedback device, and mounted as a current mirror with the first transistors, copies the current input of the maximum current cell.
As will be seen below, the operation of the cells of the feedback circuit according to the invention is based on the fact that the maximum current to be copied is established as the saturation current of the first transistor of the corresponding cell. Also, the output current delivered by the copying transistor is equal to the maximum current to be copied only insofar as the Early effect of the first transistors of the cells of the circuit is negligible. By Early effect is meant variations in the saturation current with the drain voltage. However, even if this effect acts only at the second order, its taking into account becomes compulsory if one wants to obtain a very good precision in the copying of the maximum current by the copying transistor.
It is for this purpose that the invention provides that the current copying device comprises a correction circuit capable of applying to said copying transistor a drain voltage equal to the drain voltage of the first transistor of the cell whose current is maximum.
This current copying device is remarkable in that it makes it possible to reconstruct, from the maximum current, the drain voltage of the first transistor of the maximum current cell, whatever this cell is.
In this way, the influence of the Early effect on the quality of the copy is eliminated by compensating for the Early effect of the first transistor of the maximum current cell with an equivalent Early effect on the feedback transistor.
The description which follows with reference to the appended drawings, given by way of nonlimiting examples, will make it clear what the invention consists of and how it can be implemented.
Fig. 1 is the general diagram of a maximum feedback circuit according to the invention.
Fig. 2 is the diagram of an embodiment of the feedback circuit of FIG. 1.
Fig. 3 gives the diagram of a current feedback device allowing the elimination of the Early effect of the maximum feedback circuit of FIG. 2.
The maximum feedback circuit shown in the diagram in FIG. 1 is intended to provide an output lout current equal to the maximum current Imax of a plurality of N input currents I1, I2, ..., IN
Iout = Imax = Max (I1, I2, ..., IN)
This circuit includes a plurality of N identical cells C1, C2, ..., CN into which the N input currents are injected respectively. As can be seen in fig. 1, the terminals S1, S2, ..., SN of the output of said cells are connected to a common line LC brought to a potential Vc.
Said potential Vc of the common line LC controls a current copying device 10 capable of supplying the output current Iout equal to said maximum current Imax.
According to the diagram in fig. 1, and according to an advantageous arrangement of the invention, the common line LC of the maximum feedback circuit is biased by a current source 20 controlled by the voltage across its terminals, the gain of which is defined by A. Said source 20 of current can be a non-linear load crossed by a current higher than the output current lout = Imax by a factor A. It is thus possible to obtain a circuit having the behavior of a system of the first order, that is to say i.e. without threshold overshoots or residual oscillations when switching the maximum current from one value to another.
Fig. 2 illustrates a particular embodiment of the maximum feedback circuit, the general structure of which is given in FIG. 1.
In this circuit, each cell Ck is constituted in the same way as in the "Winner-Take-All Circuit" mentioned above, in that it comprises a first transistor T1k crossed by the input current Ik and a second transistor T2k controlled by said first transistor T1k so as to impose the potential Vc of the common line LC when the corresponding input current represents the maximum current Imax of the plurality of N input currents.
The current feedback device 10 comprises a feedback transistor T10 controlled by the potential Vc of the common line LC so as to constitute a current mirror for the first transistor of the cell whose input current is maximum.
The operation of this circuit can be understood as follows.
Since all the first transistors T1k are identical and they have the same gate and source voltages, they will be crossed by the same saturation current Is as long as their drain voltage is greater than their saturation voltage.
Now, if the input current Ik is smaller than the current Is, then the voltage Vk at the node K of cell Ck, applied to the gate of the second transistor T2k, decreases, with the effect of blocking said second transistor. This cell Ck, of lower current, therefore has no influence on the potential Vc of the common line LC and on the operation of the feedback transistor T10 which continues to supply the same output current.
Conversely, if the input current Ik becomes larger than the current Is, the voltage Vk increases so that the first transistor T1k admits Ik as the new saturation current Is, which leads to an increase in the potential Vc of the common line LC and therefore output current Iout.
Thus, as long as at least one input current is greater than the output current, the latter will tend to increase and, consequently, will converge towards the value of the maximum input current.
The potential Vc of the common line LC is imposed by the maximum current cell as the saturation voltage of the first corresponding transistor. It follows that the node of the maximum current cell will be the only one having a potential different from a logic zero, which makes it possible by comparison also to determine, in addition to its value, the position of the maximum input current.
An analysis of the maximum feedback circuit in fig. 2 shows that, for small signals, first-order circuit behavior can be obtained if the gain A of the current-controlled current source 20 checks the inequality:
EMI6.1
in which:
- Cc is the total capacity on the LC common line,
- Cin is the total input capacity at each input current injection node,
- B1 is the gain of the first transistors T1k,
- B2 is the gain of the second T2k transistors.
If the inequality (1) is satisfied, then the time constant of the circuit is
EMI6.2
where gm1 is the input conductance of the first transistors T1k.
However, the analysis in terms of small signals leading to relations (1) and (2) is only valid if the continuous operating point of the circuit does not change, which only occurs if the maximum current remains at the same value. If the maximum current changes value, the response time of the circuit will be governed by the time required to reach the new operating point. This time is substantially equal to
EMI6.3
or
DELTA V = VT + a 2ROOT lmax, VT being the sum of the threshold voltages of the first and second transistors and has a constant,
- DELTA lmax is the difference between the new and the old maximum current Imax,
- DELTA Ik is the variation of the input current at the node where the old maximum input current was applied.
As shown in fig. 2, the current source 20 controlled by the voltage across its terminals can be constituted in the simplest way by a transistor T1 mounted as a diode, the gate and the drain of this transistor being connected to the common line LC.
In this arrangement, the gain A of the current source controlled by current is determined:
- either by the W / L ratios for transistors T10 for copying and T1 mounted as a diode when they are different,
- or, with transistors of the same W / L ratio, by the number of transistors T1 mounted as a diode, connected to the common line LC. In the case of fig. 2, the gain A is equal to 1 if the two transistors T10 and T1 are identical.
Fig. 3 gives the diagram of another embodiment of the device 10 for copying a feedback circuit according to the invention, of which only the cell Cn of maximum current has been shown.
In order to eliminate from the copying the Early effect of the first transistor T1n of the cell Cn, the device 10 for copying of FIG. 3 comprises, in addition to the feedback transistor T10, a correction circuit intended to apply to said feedback transistor a drain voltage Vd equal to the drain voltage Vn of the first transistor T1n of the maximum current cell Cn.
The design of this correction circuit is based on the fact that, even if each cell of the feedback circuit has a different drain voltage, only one of them, here the cell Cn, controls the transistor at a given time. T10 feedback. The function of the correction circuit is therefore to reproduce the drain voltage of the maximum current cell and to use it through a cascode circuit to apply it to the drain of the feedback transistor T10, without making use of the position of the cells but only because only the current through which the cell which controls the copying circuit is copied at this instant.
The circuit of fig. 3 will now be described by giving the various transistors which appear therein W / L ratios whose relative values are defined by:
(W / L) T1n = 1 / A (W / L) T1 = (W / L) T10 = (W / L) Td1
(W / L) T2n = (A-1) (W / L) Td2
(W / L) Tcc = (W / L) Tdc
(W / L) Td3 = (W / L) Td4
The purpose of the correction circuit is to make the voltage Vd of the drain of the feedback transistor T10 equal to the voltage Vn of the drain of the first transistor T1n of the cell Cn which controls the feedback circuit.
The current In = Imax of the cell Cn is copied by the transistor Td2 then again by the transistors Td3 and Td4 mounted in current mirror.
The current I'n through the second transistor T2n of the cell Cn is equal to the current through the current source 20, that is to say A Imax = A In, minus the current passing through the transistor Td2, c ' that is to say Imax
I'n = (A-1) Imax
Thus, the current through the transistor Td2 is 1 / (A-1) times the current through the transistor T2n. If the ratios W / L of the transistors Td2 and T2n are in the ratio (A-1), then the potential Vp is equal to Vn, and, as the cascode arrangement of the transistors Tdc and Tcc copies the potential Vp into Vd, we deduces that Vd = Vn.
The foregoing description involves transistors with simple geometric coefficients, 1 in general, but it is understood that they could be chosen with other geometric coefficients, the main thing being to ensure that Vd = Vn. Likewise, the transistors shown are n-type MOS transistors, but they might as well be p-type or bipolar MOS transistors.