L'un des buts de la présente invention est de permettre la commande de circuits capacitifs à l'aide de signaux périodiques de durée relativement longue, par exemple de quelques dixièmes de millisecondes, formés à partir d'impulsions périodiques très courtes, de l'ordre d'un dixième de microseconde par exemple.
Un autre but de l'invention est de réaliser un dispositif qui soit susceptible de former lesdits signaux périodiques dans les conditions explicitées ci-dessus et dont la capacité des entrées présente une valeur particulièrement réduite de manière à ne constituer qu'une charge capacitive de valeur très faible pour la source émettant lesdites impulsions.
Un troisième but de l'invention est de réaliser ce dispositif dans une structure apte à être facilement intégrée, c'est-à-dire n'englobant qu'un seul type de transistors à effet de champ, à électrode de commande isolée.
L'objet de l'invention est, à cet effet, un dispositif pour commander un circuit capacitif, destiné à être alimenté par ùne source de courant continu et à être commandé par un générateur délivrant des impulsions périodiques de durée correspondant à une fraction de leur période de répétition, comprenant un circuit électronique à transistors à effet de champ, à électrode de commande isolée, destiné à être branché entre ladite source et ledit générateur, caractérisé par le fait que ledit circuit englobe trois paires de transistors branchés en série deux à deux entre une première ligne, destiné à être relié à un premier pôle de ladite source, et une seconde ligne, destinée à être reliée à l'autre pôle de cette source, les transistors de chaque paire étant ainsi reliés, d'une part, I'un à l'autre, par la première de leurs deux électrodes principales,
pour un premier transistor, et par la seconde de ces électrodes, pour le second transistor, et, d'autre part, à la première ligne, par la seconde électrode principale du premier transistor, et à la seconde ligne, par la première électrode principale du second transistor, les transistors de deux des trois paires de transistors étant destinés à être reliés, par leur électrode de commande isolée, audit générateur d'impulsions, par le fait que le premier transistor de la troisième paire de transistors est relié, par son électrode de commande isolée, au point de jonction des transistors de l'une des deux premières paires de transistors, que le second transistor de cette troisième paire est relié, également par son électrode de commande isolée, au point de jonction des transistors de la seconde desdites deux premières paires de transistors,
et que la capacité entre l'électrode de commande isolée et la première électrode principale du premier transistor de cette troisième paire de transistors est choisie plus faible que celle dudit circuit capacitif, ce circuit étant destiné à être branché entre le point de jonction des transistors de la troisième paire et ladite seconde ligne.
Les dessins annexés représentent, à titre d'exemple, différentes formes d'exécution et variantes du dispositif selon l'invention:
La fig. 1 montre le schéma électronique d'une première forme d'exécution du dispositif;
la fig. 2 est un diagramme illustrant le mode de mise en action de cette exécution.
La fig. 3 est le schéma d'une première variante d'exécution du dispositif de la fig. 1.
La fig. 4 est un diagramme illustrant le mode de mise en action de cette variante;
la fig. 5 est le schéma d'une seconde variante d'exécution;
la fig. 6 est undiagramme explicatif.
Le dispositif représenté sur la fig. 1 est plus particulièrement destiné à former des signaux périodiques de commande d'un circuit capacitif A à partir de quatre séries d'impulsions il à i4 de même fréquence mais décalées dans le temps, de série à série (fig. 2).
Il comprend six transistors à effet de champ, à électrode de commande isolée, Tl à T6, branchés entre eux de la manière décrite ci-après.
Les transistors T2 et T3, respectivement Tl et T4, respectivement Ts et T6 sont reliés en série avec une source de tension continue Vp qui est mise à la masse M par son pôle négatif, ces transistors étant de type n, tous réalisés dans un cristal de type P-
Les électrodes de commande des transistors T1, T2, T3 et T4 sont reliées à des bornes El à E4 destinées à recevoir chacune l'une des séries d'impulsions il à i4 citées, et en particulier, la borne El recevra la série il, la borne E2 - la série i2, la borne
E3 - la série i3, et enfin la borne E4 recevant la série d'impulsions i4.
L'électrode de commande des transistors Ts et T6 est rattachée, pour le premier, au point de liaison b des transistors T2 et T3 et, pour le second, au point de liaison c des transistors
T4 et Ti, le point a de liaison des transistors Ts et T6 constituant la borne de sortie du dispositif, borne à laquelle est branchée l'une des entrées du circuit A à commander, dont l'autre entrée est mise à la masse M.
Il convient à ce point de signaler que le transistor Ts est dimensionné de manière que la capacité entre son électrode de commande et sa sortie à laquelle est rattaché le circuit A (point a) soit très inférieure à la capacité que présente l'entrée du circuit A. Elle peut par exemple être dix fois inférieure.
En outre, si l'on veut que l'apparition et la chute du signal sur la borne a s'effectuent lentement (flancs d'impulsion peu inclinés), on fera en sorte que le rapport pente du transistor
Ts/capacité du circuit A, respectivement pente du transistor T6/capacité du circuit A, soit faible.
Enfin, tous les transistors ont des canaux étroits de manière à présenter une capacité d'entrée qui soit faible. Pour les transistors Ts et T6, cette capacité est représentée, en trait interrompu, par les condensateurs Cs et C6.
Voyons maintenant comment fonctionne le circuit décrit et admettons pour cela que, avant l'arrivée sur la borne El de la première impulsion de la série il, la capacité C6 est chargée et que, en conséquence, le transistor T6 est ouvert et la capacité du circuit A est déchargée, le point a étant mis à la masse.
La première impulsion de la série il commande l'ouverture du transistor Tl de sorte que la capacité C6 se décharge au travers de celui-ci: le transistor Ti se bloque.
Ensuite, puisque la capacité que présente le circuit A est beaucoup plus élevée que la capacité d'entrée Cs du transistor
Ts, c'est essentiellement aux bornes de cette dernière que se trouvera la plus grande partie de la tension issue de la pile Vp, lorsque le transistor T2 reçoit d'impulsion de la série i2 d'impulsions. A partir de ce moment, le transistor Ts est et reste ouvert de sorte que le courant traversant ce transistor charge la capacité du circuit A et la tension monte, sur le point a, jusqu'à la valeur de la tension Vp de pile (fig. 2), et, sur le point b, jusqu'à une valeur qui peut être supérieure à celle de cette tension vu que la charge électrique de la capacité Cs est conservee.
Comme le rapport pente du transistor Ts/capacité du circuit
A est faible, cette montée de la tension est relativement lente, ce qui est désiré lorsque la fréquence du signal de commande du circuit A est relativement basse, notamment lorsqu'un tel circuit est du type dit capacitor pull-up circuit (voir par exemple Robert H. Crawford and Bernard Bazin: Theory and
Design of MOS Capacitor Pull-Up Circuits IEEE. Journal of
Solid-State Circuits Vol. SC-4 No 3, June 1969).
Lorsque la première impulsion de la série ii arrive sur l'entrée Es du circuit, le transistor T3 ouvre de sorte que le potentiel Vb du point b devient nul: la source du transistor Ts aura alors un potentiel positif par rapport à son électrode de commande et ce transistor est donc bloqué.
Si la charge que présente le circuit A est purement capaci tive, la tension reste sur le point a (fig. 1) à sa valeur Vp jusqu'à l'arrivée d'une impulsion de la série d'impulsions i4 sur l'entrée E4. Cette impulsion ouvre le transistor T4 et la capacité d'entrée C6 du transistor T6 se charge, ce transistor T6 s'ouvrant vu qu'il est commandé par la tension de la pile Vp au travers du transistor T4. Comme le transistor T6 est ouvert, la capacité du circuit A se décharge au travers de ce transistor mais de manière relativement lente compte tenu de ce que la pente du transistor T6 a été choisie faible. La capacité C6 reste chargée jusqu'à l'arrivée de l'impulsion suivante de la série i qui en commande la décharge (voir courbe Vc - fig. 2), ainsi que cela a déjà été dit, et le cycle décrit peut recommencer.
Dans une variante, non représentée, la source du transistor Ts pourrait être branchée non pas à la masse M, comme représenté sur la fig. 1, mais sur le point a du schéma. Dans une telle éventualité, il faudra que la tension de pointe de commande du transistor T3 dépasse suffisamment la tension de la pile Vp pour que la capacité d'entrée du transistor Ts soit déchargée. Par contre, I'état de charge de cette capacité d'entrée ne sera jamais inversé.
Dans la variante d'exécution faisant l'objet de la fig. 3, le dispositif représenté est plus particulièrement destiné à former des signaux périodiques de commande d'un circuit capacitif A à partir de deux séries d'impulsions is et 16 de même fréquence mais décalées dans le temps (fig. 4).
Il comprend six transistors à effet de champ, à électrode de commande isolée, Tu à T16, branchés deux à deux de même façon que les transistors T1 à T6 de l'exécution illustrée sur la fig. 1. ll est toutefois à remarquer que le dispositif représenté sur la fig. 3 ne présente que deux entrées Es et E6 destinées à recevoir, la première, les impulsions de la série is et, la seconde, celles de la série i6. Les transistors TÜ et Tel2, respectivement T13 et T14, sont tous deux reliés à l'entrée Es, respectivement E6, par leur électrode de commande.
La capacité Cis entre l'électrode de commande du transistor Tls et sa sortie a (à laquelle est relié le transistor T16) est choisie très inférieure à la capacité du circuit A. En outre, la pente des transistors Tls et Tl6 est faible, de manière que le signal apparaisse, respectivement disparaisse lentement sur le point a du dispositif.
Le fonctionnement du dispositif décrit est le suivant:
Supposons tout d'abord que la capacité C16, d'entrée du transistor Tir6, soit chargée et que, en conséquence, ce transistor soit ouvert: la tension au point a est nulle.
Lorsque la première impulsion de la série is arrive sur la borne d'entrée Es, cette impulsion commande l'ouverture simultanée des transistors Tii et Tz2. ll s'ensuit, d'une part, que la capacité Cs6 se décharge et que le transistor T16 ferme et, d'autre part, que le potentiel au point b du schéma monte jusqu'à une valeur au plus égale à celle de la tension de la pile
Vp. Puisque la capacité du circuit A est beaucoup plus élevée que la capacité d'entrée Cis du transistor Tls, c'est essentiellement aux bornes de cette capacité Cls que se trouvera la plus grande partie de la tension issue de la pile Vp lorsque le transistor Ti2 reçoit l'impulsion de la série is.
Dès cet instant, le transistor Tis ouvre et demeure ouvert jusqu'à l'arrivée, sur l'entrée E6, de la première impulsion de la série is: la variation du potentiel Va, au point a du circuit, est visible sur la fig. 4.
Lorsque l'impulsion de la série 16 arrive sur l'entrée E6, cette impulsion commande simultanément l'ouverture des transistors T13 et T14. Il s'ensuit, d'une part, que le potentiel au point b devient nul (courbe Vb - fig. 4) et, d'autre part, que la capacité C,6 se charge (courbe Vc - fig. 4) et que le transistor Tl6 ouvre. Dès ce moment, le potentiel au point a diminue jusqu'à une valeur nulle (courbe Va - fig. 4), la capacité du circuit A se déchargeant au travers du transistor T16. On notera à ce propos que la chute du potentiel en a a lieu de façon relativement lente, compte tenu de la faible pente du transistor T16.
La capacité Cl6 demeure chargée, et en conséquence le transistor Tl6 reste ouvert (courbe Vc - fig. 4) jusqu'à l'apparition sur l'entrée Es de l'impulsion suivante de la série is, et le cycle peut recommencer ensuite.
La fig. 5 représente une variante d'exécution du schéma de la fig. 3, plus particulièrement destinée à permettre de commander un circuit capacitif à l'aide des signaux biphasés, signaux qui peuvent, en l'espèce, être prélevés des points a et a' du circuit.
Comme on le voit, cette variante se distingue en substance de la précédente par l'adjonction d'une paire de transistors
T2s' et T26' qui sont branchés en série avec la pile Vp et dont l'électrode de commande du premier, T2s' est reliée à l'électrode de commande du transistor T26 (point c'), transistor qui est l'homologue du transistor T16 sur la fig. 3, et dont celle du second, T26X, est reliée à l'électrode de commande du transistor T25 (point b'), transistor homologue du transistor Tis sur la fig. 3.
La capacité entre l'électrode de commande du transistor
T2s, respectivement du transistor T2s', et le point a, respectivement le point a', est choisie, comme dans les cas précédents, très inférieure à la capacité du circuit destiné à être branché par ses entrées de commande aux points a et a' du dispositif.
Grâce au montage décrit, la charge des capacités C25 et C26', respectivement des capacités C2s' et C26, a lieu au même moment de sorte que le transistor T2s, respectivement Tas', est ouvert en même temps que le transistor T26', respectivement
T26. ll s'ensuit que, lors de l'arrivée sur l'entrée E7 de chaque impulsion i7, on obtient en même temps
- sur le point a, I'apparition d'un potentiel Va,
- sur le point a', la disparition d'un potentiel Va/.
Lors de l'arrivée sur l'entrée E8 de chaque impulsion i8 décalée dans le temps par rapport aux impulsions de la série i7, on obtient en même temps
- sur le point a, la disparition du potentiel Va,
- sur le point a', I'apparition d'un potentiel Va'.
Le résultat est donc l'obtention, sur a et a', de deux signaux d'amplitude et fréquence égales, décalés dans le temps.
Avantageusement, les différents composants électroniques des dispositifs décrits seront réalisés sous forme intégrée. On signalera à ce propos que, bien qu'on n'ait envisagé aux dessins qu'une exécution de circuits dans lesquels les transistors sont des transistors d'un même type n, intégrés dans un cristal de type p, on pourra évidemment réaliser les mêmes structures à l'aide de transistors de type p intégrés dans un cristal de type n, étant toutefois entendu que, dans ce cas, la pile Vp sera branchée à la masse par son pôle positif.
Il convient de signaler que la description qui précède se réfère à des dispositifs destinés à fonctionner avec des signaux de fréquence assez élevée pour que les décharges dues par exemple aux courants inverses des jonctions ne perturbent pas le fonctionnement correct de ces dispositifs.
En outre, on relèvera le fait que le cristal dans lequel sont intégrés les composants électroniques des dispositifs décrits pourra être avantageusement polarisé par exemple grâce à un circuit du type illustré dans le brevet No 553 481. Grâce à une telle polarisation, il sera en effet possible, d'une part, d'assurer un meilleur contrôle de la tension de seuil des transistors intégrés et, d'autre part, de diminuer la valeur des capacités parasitaires, notamment des capacités dues aux jonctions des éléments intégrés.
L'invention n'est pas limitée à ce qui a été décrit ou représenté: en particulier, on comprendra qu'il serait tout à fait possible d'appliquer les enseignements résultants de la variante d'exécution représentée sur la fig. 5 des dessins annexés au dispositif illustré par la fig. 1 ainsi qu'à tout autre dispositif de même nature.