<Desc/Clms Page number 1>
Verfahren und Einrichtung zum Empfang von Fernsteuerungsbefehlen, insbesondere in Rundsteuerungsanlagen in Netzen zur Verteilung elektrischer Energie mit dem Starkstrom überlagerten Steuerimpulsen Die gemeinsame Verwendung bestehender Leitungsnetze zur gleichzeitigen Verteilung der 50-Hz- Energie und zur Übertragung der tonfrequenten Steuerimpulse für rundgesteuerte Empfangseinrichtungen erfordert zwei wesentliche Eigenschaften solcher Empfänger.
Erstens hat eine geeignete Filtervorrichtung, beispielsweise ein Resonanzkreis, für eine genügende Selektivität zur Trennung der tonfrequenten Steuerimpulse von der vergleichsweise grossen 50-Hz-Netz- spannung zu sorgen. Erhöhte Ansprüche an die Resonanzkreise werden besonders bei verhältnismässig tiefen Steuerfrequenzen (unterhalb 500 Hz) gestellt, da hier auch die Amplituden von allfälligen - der Steuerfrequenz benachbarten - Netzharmonischen bereits erhebliche Werte annehmen können.
Die zweite wesentliche, unerlässliche Eigenschaft solcher Empfangsvorrichtungen ist deren Unempfindlichkeit gegen kurzzeitige einmalige oder sich wiederholende Störimpulse, wie sie beispielsweise durch die Zu- oder Abschaltung von grossen Netzbelastungen oder von ganzen Netzteilen, oder durch Wackelkontakte vor Netzbelastungen hervorgerufen werden können.
Bereits bekannte Verfahren und entsprechende Vorrichtungen verwenden teils mechanische, teils elektrische Filter zur Aussiebung der steuerfrequenten Signalspannungen. Zur Erzielung der Störspannungsfestigkeit gegen kurzzeitige Störimpulse dienen elektrische oder mechanische Integrationsglieder, die erst nach einer vorbestimmten minimalen Dauer eines Steuerimpulses das Schliessen eines weiteren Schaltkreises und damit die Ausführung einer effektiven Schaltoperation ermöglichen. Die Anwendung dieser bekannten Verfahren bei Rundsteuerungsanlagen mit tiefen Steuerfrequenzen und kurzen Impulszeiten für schnellen Programmablauf begegnet einigen Schwierigkeiten.
Beispielsweise kann sich für den Fall eines zweikreisigen elektrischen Filters üblicher Grösse eine ungenügende Selektivität gegenüber den benachbarten Netzharmoni- schen ergeben. Verwendet man einkreisige mechanische Filter, so ist die Selektivität für die Netzharmonischen wohl genügend, aber die Selektivitäts- kurve ist im Durchlassgebiet derart spitz, dass die Steuerfrequenz sendeseitig sehr genau eingehalten werden muss. Dies erfordert auf der Sendeseite teure, komplizierte und störanfällige Einrichtungen zur Regulierung der Steuerfrequenz.
Bei kurzer zeitlicher Dauer der einzelnen Steuerimpulse ist zudem die Störanfälligkeit der Empfänger gegen periodisch wiederkehrende oder einmalige kurzzeitige Störspannungen hoher Amplitude sehr gross.
Ein bekanntes Verfahren, bei welchem zur Vermeidung von Fehlstarts durch grosse Störspannungs- spitzen der erste Steuerimpuls eine vorbestimmte minimale Zeit andauern muss, bevor ein zum Antrieb des Empfängers benötigter Synchronmotor über einen Haltekontakt dauernd eingeschaltet wird, weist wohl eine gute Störfestigkeit für die Startauslösung auf, es verfügt dagegen über keinerlei Sicherheit gegen kurzzeitige Störspannungen während des eigentlichen Progammablaufs (das heisst für die Zeitdauer, während welcher der Empfangswähler in Bewegung ist).
Die vorliegende Erfindung überwindet diese Nachteile und betrifft ein Verfahren zum Empfang von Fernsteuerungsbefehlen, insbesondere in Rundsteuerungsanlagen in Netzen zur Verteilung elektrischer Energie mit dem Starkstrom überlagerten
<Desc/Clms Page number 2>
Steuerimpulsen, bei welchem Verfahren die Wechselspannungen der in einem Bandfilter ausgesiebten Steuerimpulse zuerst gleichgerichtet werden und hierauf zum Aufladen eines ersten Speicherkondensa- tors eines Kurzzeitintegrators auf einen durch die Amplitude der Steuerspannung gegebenen zeitlichen Endwert benützt werden, worauf die hierdurch in Gleichspannungsimpulse umgewandelten Steuerimpulse in Serie mit einer als Schwellwert wirkenden,
entgegengerichteten konstanten Gleichspannung geschaltet und einem Gleichstromtor zugeführt werden, welches Gleichstromtor über einen Vorwiderstand begrenzte, von der Amplitude der Steuerspannung unabhängige Gleichstromimpulse aus einer Hilfs- stromquelle einem zweiten Ladekondensator eines Langzeitintegrators zuführt und dabei den genannten Ladekondensator derart auflädt, dass einerseits die zur Kippung eines nachfolgenden elektronischen Kippschalters minimal notwendige Kippspannung erst nach Ablauf eines Teils der Steuerimpulsdauer erreicht wird, und dass anderseits nach Aufhören des Steuerimpulses der genannte zweite Ladekondensator über ein Ventil und einen Entladewiderstand in einem Bruchteil der Ladezeit wieder entladen wird,
wodurch der genannte elektronische Kippschalter ein elektromechanisches Relais, bezogen auf die zeitliche Dauer eines jeden Steuerimpulses, verzögert ansprechen, aber mit kleinerer Verzögerung abfallen lässt.
Die Erfindung bezieht sich auch auf eine Einrichtung zur Durchführung des Verfahrens und umfasst mindestens einen Gleichrichter zur Gleichrichtung der sinusförmigen Wechselspannung der in einem Bandfilter ausgesiebten Steuerimpulse, ferner einen Kurzzeitintegrator mit einem ersten Speicherkondensator zur Speicherung der gleichgerichteten, durch die sinusförmige Wechselspannung der Steuerimpulse, bewirkten Stromstösse, ferner eine Diode zur Erzeugung einer als Schwellwert dienenden konstanten Gleichspannung, ferner ein Gleichstromtor zur Steuerung eines von einer Hilfsstromquelle gelieferten Gleichstroms entsprechend den im Kurzzeitinte- grator erzeugten Gleichspannungsimpulsen,
weiter einen Langzeitintegrator mit einem zweiten Ladekondensator zur Speicherung der von einem Vorwider- stand begrenzten, vom genannten Gleichstromtor gesteuerten Gleichstromimpulse, ferner ein Ventil zur sofortigen Entladung der im zweiten Ladekondensator während der Dauer eines Steuerimpulses gespeicherten Ladung, sobald der genannte Steuerimpuls beendet ist.
Im folgenden werden anhand von Figuren Beispiele des erfindungsgemässen Verfahrens sowie eine beispielsweise Einrichtung zur Durchführung des Verfahrens beschrieben. Dabei zeigt: Fig. 1 ein elektrisches Blockschema einer Empfangseinrichtung, Fig. 2 ein detailliertes elektrisches Schema einer Empfangseinrichtung, Fig. 3 als Diagramm die Ladespannung UCL1 und die Emitter-Basisspannung UEB eines als Gleich- stromtor benützten Transistors in Funktion der Steuerspannung Ust, Fig. 4 die Kennlinie einer Diode, Fig. 5 das Strom-Spannungsdiagramm der Kollek- torseite eines beliebigen Transistors und die Wirkung eines Widerstandes im Kollektorkreis, Fig.
6 den Verlauf des Kollektorstroms -lC in Abhängigkeit vom Basisstrom -IB bei einem beliebigen Transistor, wenn im Kollektorkreis ein Widerstand liegt, Fig. 7 die Abhängigkeit des Basisstroms -IB von der Emitter-Basisspannung Ur EB eines beliebigen Transistors, Fig. 8 die Abhängigkeit des Kollektorstroms -Ic von der Emitter-Basisspannung UEB, Fig.
9 den Verlauf der Ladespannung UCL2 in Funktion der Steuerwechselspannung Ut, Fig. 10 die Charakteristik einer an sich bekannten spannungsgesteuerten elektronischen Kippschal- tung, Fig. 11 die Steuerspannungsamplitude U", welche zur Auslösung einer Schaltfunktion des Empfängers erforderlich ist, in Funktion der Impulsdauer t, Fig. 12 den Verlauf eines Steuerimpulses P in Funktion der Zeit t, Fig. 13 den Verlauf der Spannung UCLl am ersten Speicherkondensator im Funktion der Zeit t, Fig. 14 den Verlauf der Spannung UIL., am zweiten Ladekondensator in Funktion der Zeit t,
Fig. 15 den Verlauf des Relaisstroms Ir,el in Funktion der Zeit t.
In der Anordnung gemäss Fig. 1 gelangt die Netzspannung U mit den ihr überlagerten Impulsen der tonfrequenten Steuerspannung U, mit der Steuerfrequenz f,t an die Eingangsklemmen 3, 4 einer Empfangseinrichtung. Die tonfrequente Steuerspannung U, wird in einem an sich bekannten Bandfilter 2 sowohl von der Netzspannung U als auch von allfällig vorhandenen Netzharmonischen getrennt und die ausgesiebte Wechselspannung U_ mit der Steuerfrequenz f, einer Gleichrichter- und Speicheranordnung zugeführt. Diese Speicheranordnung bildet einen Kurzzeitintegrator 11 mit einem Ladewiderstand 1 4. und einem ersten Speicherkondensator 12.
Die im Speicherkondensator 12 gespeicherten Ladestromstösse gelangen in Form eines einzigen Gleichspannungsimpulses und in Serie zu einer entgegengerich- teten Vorspannung U, an ein Gleichstromtor 20, welche bei hinreichender Grösse der Ladespannung UeLl am Speicherkondensator 12 während der Dauer eines Impulses der Steuerspannung U" leitend wird und eine an einer Hilfsstromquelle 51 liegende weitere Speicherschaltung 21 aufzuladen beginnt. Diese Speicherschaltung 21 stellt einen Langzeit- integrator dar mit einem Strombegrenzungswiderstand 25 und einem zweiten Ladekondensator 28.
Die Rufladung des zweiten Ladekondensators 28 erfolgt so langsam, dass die Ladespannung U,L" am Ladekondensator die zur Kippung einer nachfolgenden Kippschaltung notwendige Spannung erst nach einem
<Desc/Clms Page number 3>
grossen Teil der Steuerimpulsdauer T erreicht. Dieser Anteil an der Steuerimpulsdauer T richtet sich einerseits im Minimum nach der zu erzielenden Störfestigkeit der Empfangsvorrichtung gegen kurzzeitige, starke Störimpulse, anderseits im Maximum nach der Funktionssicherheit und den Anforderungen des Synchronismus zwischen der Sendeanlage und der Empfangsvorrichtung und beträgt sinngemäss etwa ·-¹ der Steuerimpulsdauer. Die Ladespannung UCL2 liegt an einer elektronischen Kippschaltung 41, welcher unter Umständen ein Impedanzwandler 31 vorgeschaltet ist.
Diese elektronische Kippschaltung 41, ein sogenannter Schmitt-Trigger, kippt beim Erreichen einer bestimmten Ladespannung UCL2 = Uk ein derart von einem stabilen Betriebszustand in einen andern um, dass dabei ein Relais 48 aufzieht. Sobald der Steuerimpuls beendet ist, entlädt sich der Lang- zeitintegrator über das Ventil 26 sehr rasch, wodurch die elektronische Kippschaltung 41 in ihre Ausgangslage zurückgestellt wird und das Relais 48 abfällt. Die Entladung der Speicherschaltung 21 erfolgt in wesentlich kürzerer Zeit als die Aufladung, so dass das Relais 48 gegenüber der zeitlichen Dauer eines jeden Steuerimpulses stark verzögert anzieht und praktisch unverzögert wieder abfällt.
Diese schematische Anordnung ergibt die für Rundsteuerungsempfänger wesentlichen und unerlässlichen Eigenschaften-Unempfindlichkeit gegen kurze, starke Störimpulse einerseits und Nichtansprechen bei schwachen Dauersignalen der Steuerfrequenz anderseits. Kurze starke Störimpulse, wie sie beispielsweise durch Netzlast-Zu- oder -Abschaltungen auftreten können, werden ebenso wie die ausgesiebten Nutzsteuersignale gleichgerichet und dem ersten Speicherkondensator 12 des Kurzzeitintegrators 11 zugeführt, dessen Ladespannung UCL1 bei genügender Amplitude und Dauer des Störimpulses den zur Öffnung der Torschaltung 20 notwendigen Wert annehmen kann.
Zur Aufladung des Ladekondensators 28 des Langzeitintegrators auf die zur Auslösung der Kipp- schaltung 41 notwendige Spannung ist hingegen die Dauer des Störimpulses zu gering, und es tritt keine Auslösung des Relais 48 ein. Anderseits wird durch eine Schwellwertvorrichtung - bestehend im wesentlichen aus der zur Ladekondensatorspannung UCL1 in Serie geschalteten Gegenspannung Ug - vermieden, dass schwache, aber dauernd vorhandene Störsignale der Sollfrequenz das Gleichstromtor 20 überhaupt öffnen können. Es sind somit nur Steuerimpulse hinreichender Länge und Amplitude in der Lage, das Relais 48 zu betätigen.
Von wesentlicher Bedeutung für die Unempfindlichkeit gegen Störimpulse einer solchen Empfangseinrichtung ist ferner die Verhinderung einer Aufspeicherung aufeinanderfolgender kurzer, aber starker Störimpulse. Durch die Wahl einer sehr kurzen Entladezeitkonstanten des Kurzzeitintegrators 11, bestimmt durch den Entladewiderstand 13 (Fig. 2) und den ersten Speicherkondensator 12, wird das Gleichstromtor 20 kurz nach Aufhören des Störimpulses wieder geschlossen. Eine bis dahin allfällig erfolgte Teilaufladung des zweiten Ladekondensators 28 des Langzeitintegrators kann sich über die Schnellentladevorrichtung, bestehend aus dem Ventil 26 und dem Entladewiderstand 27, sofort wieder entladen.
Durch diese Schnellentladung der zweiten Speicherschaltung wird erreicht, dass die Empfangsvorrichtung nicht durch Störimpulse irgendwelcher Art vorzeitig sensibilisiert wird, sondern dass sie stets im ursprünglichen entladenen Zustand zum Empfang der erwünschten Steuerimpulse bereitsteht.
Fig. 2 zeigt ein detailliertes Schaltungsschema einer beispielsweisen Empfangsvorrichtung, mit welcher das erfindungsgemässe Verfahren durchgeführt werden kann. Der Empfänger wird mit den Klemmen 3, 4 an das Netz 1 angeschlossen. Die vom elektromechanischen Bandfilter 2 bekannter Ausführung durchgelassene Wechselspannung - das sind im wesentlichen die Impulse P der Steuerspannung Ust - gelangt an eine Gleichrichteranordnung 15, 16, welche die genannte Wechselspannung gleichrichtet und an einen Kurzzeitintegrator 11 mit einem ersten Speicherkondensator 12 und einem Entladewiderstand 13 abgibt. Die Elemente dieses Kurzzeitinte- grators sind so bemessen, dass der erste Speicherkondensator 12 bereits nach 5-20 Perioden eines Impulses P der Steuerspannung Ust den zeitlichen Endwert der Ladespannung UCL1 erreicht hat.
Die von der Amplitude der Steuerwechselspannung Ust abhängige Ladespannung UCL1 wird hierauf um den Wert einer entgegengesetzten konstanten Gleichspannung Ug, welche mit einem Spannungsteiler, bestehend aus einem Widerstand 23, einer Diode 24 und einem Widerstand 27, über der genannten Diode 24 erzeugt wird, erniedrigt.
Fig. 3 zeigt das Verhalten der Ladespannung UCL1 und der Emitter-Basisspannung UEE des Transistors 22 als Summe aus UCL1 und Ug in Funktion der Steuerwechselspannung Ust.
In Fig. 4 stellt 70 die Strom-Spannungscharakte- ristik der Diode 24 dar, während 71 als Widerstandskennlinie die Summe der Widerstände 23 und 27 darstellt. Der Schnittpunkt zwischen der Widerstandskennlinie 71 und der Diodenkennlinie 70 ergibt die für eine bestimmte angelegte Hilfsspannung U" resultierende Diodenspannung UI). Aus dem Diagramm der Fig. 4 ist weiter ersichtlich, dass die Diodenspannung UD bei wachsendem Diodenstrom 1D,
das heisst bei kleiner werdendem Widerstand infolge Überbrückung des hohen Vorwiderstandes 23 durch das geöffnete Gleichstromtor, entsprechend der Widerstandskennlinie 71', nur noch unwesentlich um den Betrag AUD ansteigt. Die hierdurch gebildete Gleichspannung U,. = UD als Schwellwert für die Ladespannung UCLi ist somit praktisch unabhängig von dem durch die Diode 24 fliessenden Gleichstrom 1D.
Fig. 5 stellt eine normale Transistor-Kennlinien- schar mit dem Kollektorstom -IC in Abhängigkeit der Kollektor-Emittergleichspannung -UCE und verschie-
<Desc/Clms Page number 4>
denen Basisströmen -IB als Parameter dar. Die eingezeichnete Gerade 81, ausgehend von der maximalen Betriebsspannung -UCE = Uo max, stellt die Kennlinie eines Widerstandes, welcher beispielsweise aus der Parallelschaltung der Widerstände 25 und 27 in Fig. 2 besteht, dar.
Aus dem Diagramm geht deutlich hervor, dass bei grösser werdenden Basisströmen -IB nach Erreichung eines bestimmten Grenzwertes -IB li,n der ausgesteuerte Kollektorstrom -IC nicht mehr weiter anwachsen kann, sondern, wie Fig. 6 zeigt, in seiner Amplitude begrenzt wird.
In Fig. 7 ist der Basisstrom -IB eines Transistors in Funktion der Emitter-Basisspannung UEB gezeichnet. Der Basisstrom -IE beginnt erst zu fliessen, nachdem die Emitter-Basisspannung UEB einen Minimalwert Ur EB nin überschritten hat.
In Fig. 8 sind die aus den Fig. 5 bis 7 resultierenden Eigenschaften eines Transistors, nämlich der Kollektorstrom -IC in Funktion der Emitter-Basisspannung UEB, gezeigt. Es geht hieraus hervor, dass der Kollektorstrom -IC bei kleinen Werten von UEB Null beträgt, beim Überschreiten von UBP min rasch ansteigt und einen Sättigungswert -ICmax erreicht, welcher nicht weiter überschritten wird.
Die entsprechende Schaltung in Fig. 2 umfasst das Gleichstromtor 20 einen Transistor 22. Dessen Emitter-Basisstrecke liegt an der Ladepannung UCL1 des Kurzzeitintegrators 11 mit dem ersten Speicherkondensator 12, vermindert um die an der Diode 24 erzeugte konstante Gleichspannung Ug. Das Verhalten dieses Gleichstromtors ist nun dieses, dass die parallel zum Widerstand 23 liegende Emitter-Kollektorstrecke des Transistors 22 für den Stromdurchgang so lange gesperrt ist, als die Emitter-Basisspannung UEB kleiner als der Wert UEB ,min in Fig. 8 bleibt. Übersteigt die Emitter-Basisspannung UEB diesen Minimalwert wesentlich, so fliesst ein konstanter Gleichstrom -IC max durch die Emitter-Kollektorstrecke.
Dieser Gleichstrom -IC max teilt sich auf in einen konstanten, durch die Grösse des Entladewiderstandes 27 bestimmten Teilstrom IR und den zeitlich abnehmenden, durch den Ladewiderstand 25 in seinem Anfangswert festgelegten Ladestrom ICL2 des zweiten Ladekondensators 28 des Langzeitintegrators. Das Ventil 26 ist während der Ladung des zweiten Lade- kondensators 28 gesperrt. Der Ladekondensator 28 behält seine Ladespannung UCL2 so lange, als der Kollektorstrom -IC den vollen Wert aufweist. Sobald aber die Steuerspannung Ust aufhört, entlädt sich der erste Speicherkondensator 12 über den Entladewiderstand 13 rasch, das heisst in 10 bis 30 Perioden der Steuerfrequenz, wodurch die Spannung UCL1 auf den Wert 0 absinkt.
Beim Unterschreiten des Wertes der Emitter-Basisspannung UE B min wird der Kollektorstrom -IC des Transistors 22 unterbrochen.
Die bei leitendem Transistor 22 am Widerstand 27 durch den Teilstrom IR erzeugte Spannung UR vermindert sich durch den Wegfall des Stroms IR auf den relativ kleinen, durch den Spannungsteiler - ge- bildet aus dem Widerstand 23, der Diode 24 und dem Entladewiderstand 27 - gegebenen Ruhewert. Das Ventil 26 liegt in diesem Moment mit seiner Anode an einem gegenüber seiner Kathode positiveren Potential und wird damit leitend. Der zweite Ladekondensator 28 entlädt sich in der Folge über den gegenüber dem Ladewiderstand 25 kleineren Entladewiderstand 27 in einer wesentlich kürzeren Zeit, als für die Ladung benötigt wurde.
Damit erreicht man, im Gegensatz zu bekannten Rundsteue- rungsempfängern mit einfachen Speicherschaltungen mit - im Vergleich zu den Ladezeiten - grossen Ent- ladezeiten, eine wesentlich höhere Störfestigkeit gegen rasch aufeinanderfolgende Störspannungsspitzen.
Fig. 9 zeigt die Charakteristik der Ladespannung UCL2 in Funktion der Steuerwechselspannung U, Ausserdem sind die Kippspannungen U1, ei" und Ux """ durch welche das Arbeiten der vom Lang- zeitintegrator 21 gesteuerten elektronischen Kipp- schaltung 41 charakterisiert wid, eingezeichnet.
Die Steuercharakteristik einer an sich bekannten elektronischen Kippschaltung 41, eines sogenannten Schmitt-Triggers, zeigt Fig. 10. Die Basisspannung UB verursacht - vom Wert 0 ansteigend - vorerst kein Fliessen eines wesentlichen Basisstromes 1B. Beim Erreichen des Spannungswertes U" ei" kippt die Kippschaltung 41 in den andern stabilen Betriebszustand um und verharrt so lange in demselben, als die Kippschaltung U1, a", nicht unterschritten wird. In diesem Betriebszustand wird das Relais 48 aufgezogen.
Sinkt die angelegte Basisspannung UB unter den Wert U" ""S, so kehrt die Kippschaltung 41 wieder in den ursprünglichen Betriebszustand zurück, wodurch das Relais 48 stromlos wird und abfällt.
Die Funktionsweise dieser Kippchaltung gemäss Fig. 2 ist die folgende: Im Ruhezustand - das heisst Eingangsspannung UB - 0 - fliesst über den gemeinsamen Emitterwiderstand 44, Transistor 43 und Widerstand 46 ein Ruhestrom, dessen Grösse durch die Speisespannung und die beiden Widerstände 44 und 46 bestimmt wird. Die Basis des Transistors 43 liegt über einen Spannungsteiler, bestehend aus den Widerständen der Relaisspule 48, den Widerständen 47 und 45 an einem solchen Teil der Kollektorspan- nung Ue des Transistors 42, dass die an der Kollek- tor-Emitterstrecke des Transistors 43 auftretende Spannung praktisch gleich Null ist.
Hierbei ist der Kollektor des Transistors 42 im Ruhezustand infolge des Spannungsabfalls UE über dem gemeinsamen Emitterwiderstand 44 stromlos, und er weist die volle negative Hilfsspannung gegenüber dem Pluspol auf.
Bei wachsender Eingangsspannung UB - was mit zunehmender Ladespannung UCL2 des Ladekonden- sators 28 identisch ist - beginnt bei ungefähr UB - UE ein Basisstrom -1Ä im Transistor 42 zu fliessen. Dies hat einen dem Verstärkungsfaktor des Transistors 42 entsprechenden Koll'ektorstrom durch die Relaisspule und damit ein Absinken der Kollek- torspannung des Transistors 42 zur Folge.
Dies bewirkt anderseits über den Spannungsteiler mit den
<Desc/Clms Page number 5>
Widerständen 47 und 45 eine Reduktion der Basisspannung des Transistors 43 und damit eine Reduktion des Kollektorstroms durch den Transistor 43 und den gemeinsamen, als Rückkopplungsglied wirkenden Emitterwiderstand 44. Die dadurch reduzierte Gegenspannung UE bewirkt nun ihrerseits ein weiteres Überwiegen der Eingangsspannung UB und damit eine verstärkte Aussteuerung des Transistors 42. Der Vorgang steigert sich lawinenartig ohne weitere Erhöhung der Eingangsspannung UB zu einem plötzlichen Umkippen des Kollektorsstroms vom Kollektor des Transistors 43 auf denjenigen des Transistors 42 und führt damit zum Aufziehen des Relais 48. Im Ein-Zustand ist der Transistor 43 völlig stromlos.
Bei absinkender Eingangsspannung UB unter den nach Fig. 10 kritischen Wert Uk aus wiederholt sich der Vorgang in ähnlicher, aber umgekehrter Weise.
Fig. 11 zeigt als Diagramm die mit der beschriebenen Vorrichtung erzielte Unempfindlichkeit der Schaltvorgänge gegen unerwünschte Störeinflüsse. In Funktion der Zeit t ist die für die Betätigung des Relais 48 erforderliche Steuerspannung Ust aufgezeichnet. Ein starker, kurzer Störimpuls (Ust gross, t klein) vermag den senkrechten Ast der hyperbel- ähnlichen Kurve nicht zu erreichen (Fall A). Wirkt hingegen ein schwacher, aber lang anhaltender Störimpuls auf die Empfangseinrichtung (Fall B), so bleibt dieselbe in Ruhe, da die Amplitude der Störspannung stets unter dem Schwellwert Ust min bleibt. Der Idealfall des Diagramms der Fig. 11 ist eine Ecke im Schnittpunkt der Koordinaten U, min und tmin.
In den Fig. 12 bis 15 sind in Funktion der Zeit t der Ablauf eines Steuerimpulses P, der Verlauf der Ladespannung UCL1 am ersten Speicherkondensator 12 des Kurzzeitintegrators 11, der Verlauf der Ladespannung UCL2 am zweiten Ladekondensator 28 des Langzeitintegrators 21 sowie der Verlauf des Relaisstroms IRei gezeigt. Im Zeitpunkt t1 setzt der Steuerimpuls P mit der Steuerspannung Ust und der Steuerfrequenz fst ein und dauert bis zur Zeit t2 (Fig. 12). Zur Zeit t1 beginnt die Ladespannung UCL1 anzusteigen (Fig. 13) und hat nach wenigen Perioden, beispielsweise 5-20, der Steuerspannung Ust ihren Endwert erreicht. Zur Zeit t11 wird die Spannung UEB min erreicht, das heisst bis t11 ist das Gleichstromtor 20 geschlossen, und die Ladespannung UCL2 verharrt aus ihrem Minimalwert.
Vom Zeitpunkt t11 ab wird nun auch der zweite Ladekondensator 28 des Langzeitintegrators 21 aufgeladen (Fig. 14). Die Ladespannung UCL2 steigt vorerst ungefähr linear mit der Zeit an. Im Zeitpunkt t12 hat sie die Kippspan- nung Uk ,in der elektronischen Kippschaltung 41 erreicht, wodurch dieselbe das Relais 48 - wie oben beschrieben - zum Anziehen veranlasst. Die Anzugsverzögerung entspricht somit der Strecke t12-t1=At1 in Fig. 15. Der Anstieg der Ladespannung UCL2 m Funktion der Zeit ist so gewählt, dass die Kippspannung Uk ein innerhalb · bis 3/4 der Steuerimpuls- Bauer T (jedoch sicher noch vor Beendigung des Steuerimpulses P) erreicht wird.
Ist der Steuerimpuls P zur Zeit t2 beendet, so entlädt sich zuerst der erste Speicherkondensator 12 des Kurzzeitintegrators 11 über den Entladewiderstand 13. Beim Unterschreiten des Wertes UEB min zur Zeit t21 entlädt sich der zweite Ladekondensator 28 über das Ventil 26. Dessen Spannung UCL2 passiert dabei die Kippspannungs- gerade Uk aus im Zeitpunkt t22, bei welchem die elektronische Kippschaltung 41 wieder in ihren Betriebszustand der Ausgangslage zurückkehrt und das Relais 48 zum Abfallen bringt. Die Abfallverzögerung At2 entspricht somit der Zeitdifferenz t22 - t2 und ist erheblich kürzer als die Zeitdifferenz #t1.
Die Hilfsstromquelle 51 (Fig.2) versieht das Gleichstromtor 20, einen allfälligen Impedanzwand- ler 31 und die Kippschaltung 41 mit den erforderlichen Gleichströmen. Sie ist an die Eingangsklemmen 3, 4 des Empfängers angeschlossen und durch einen VDR-Widerstand 54 in Verbindung mit einem Serie-Widerstand 52 gegen Schwankungen der Netzspannung stabilisiert. Das von der elektronischen Kippschaltung 41 gesteuerte Relais 48 wirkt auf ein erstes Kontaktpaar 62, welches einen an der Netzspannung liegenden Synchronmotor 61 ein- und ausschaltet. Dieser Synchronmotor 61 setzt auf bekannte Art den Empfängermechanismus in Bewegung.
Ein zweites Kontaktpaar 63 wird vom Synchronmotor 61 selbst gesteuert, sobald dieser durch einen ersten eintreffenden Steuerimpuls, den sogenannten Startimpuls, und den dadurch ausgelösten Anzug des Relais 48 in Gang gesetzt worden ist, so dass nachfolgende weitere Steuerimpulse über die Anker- bewegungen des Relais zur Ausführung der Schaltbefehle ausgewertet werden können.
Das erfindungsgemässe Verfahren und die entsprechende Einrichtung können als Variante auch so ausgebildet werden, dass als Gleichstromtor 20 ein weiterer sogenannter Schmitt-Trigger vorgesehen wird. Der Empfänger verhält sich in diesem Falle derart, dass von dem Augenblick an, in welchem der als Gleichstromtor 20 eingesetzte Schmitt-Trigger infolge wachsender Ladespannung UCLl vom einen in den andern Betriebszustand umkippt, sofort der volle Ladestrom für die Aufladung des zweiten Lade- kandensators 28 zur Verfügung steht.
Hierdurch wird der in Fig. 14 gezeigte Verlauf der Ladespannung UCL2 = f(t) im Gebiet zwischen den Zeitpunkten tll und t12 für jeden Steuerimpuls genau gleich. Damit ist der Anteil t12 - t11 des Langzeitintegrators 21 an der genannten Anzugsverzögerung Atl voll- kommen unabhängig von der Amplitude der Steuerspannung U". Die Folge ist eine weitere Verminderung des übergangsgebietes zwischen dem horizontalen und vertikalen Ast der Kurve in Fig. 11.
Ferner kann das erfindungsgemässe Verfahren und die zugehörige Vorrichtung derart abgeändert werden, dass bei Gleich- oder Wechselspannungsaussteue- rung die Torschaltung 20, entweder gemäss Fig. 2 oder als Kippschalter (Schmitt-Trigger) mit pulsie-
<Desc/Clms Page number 6>
Tender Speisegleichspannung anstatt mit einer konstanten gefilterten Speisegleichspannung betrieben werden.
<Desc / Clms Page number 1>
Method and device for receiving remote control commands, especially in ripple control systems in networks for the distribution of electrical energy with control pulses superimposed on the high-voltage current The joint use of existing line networks for the simultaneous distribution of 50 Hz energy and for the transmission of the audio-frequency control pulses for round-controlled receiving devices requires two essential properties of such Receiver.
First, a suitable filter device, for example a resonance circuit, has to ensure sufficient selectivity for separating the audio-frequency control pulses from the comparatively large 50 Hz mains voltage. Increased demands are placed on the resonance circuits, especially at relatively low control frequencies (below 500 Hz), since here the amplitudes of any network harmonics that are adjacent to the control frequency can already assume considerable values.
The second essential, indispensable property of such receiving devices is their insensitivity to short-term, one-time or repetitive interference pulses, such as those caused by connecting or disconnecting large network loads or entire network parts, or from loose contacts before network loads.
Already known methods and corresponding devices use partly mechanical, partly electrical filters to filter out the control-frequency signal voltages. Electrical or mechanical integration elements are used to achieve interference voltage immunity against short-term interference pulses, which only allow a further circuit to be closed and thus an effective switching operation to be carried out after a predetermined minimum duration of a control pulse. The use of these known methods in ripple control systems with low control frequencies and short pulse times for fast program execution encounters some difficulties.
For example, in the case of a two-circuit electrical filter of the usual size, there may be insufficient selectivity with respect to the neighboring network harmonics. If single-circuit mechanical filters are used, the selectivity for the network harmonics is probably sufficient, but the selectivity curve in the pass-through area is so sharp that the control frequency must be adhered to very precisely on the transmission side. This requires expensive, complicated and fault-prone devices for regulating the control frequency on the transmission side.
With a short duration of the individual control pulses, the susceptibility of the receiver to periodically recurring or one-off short-term interference voltages of high amplitude is also very high.
A known method in which, in order to avoid false starts due to large interference voltage peaks, the first control pulse must last a predetermined minimum time before a synchronous motor required to drive the receiver is continuously switched on via a holding contact, probably has good interference immunity for the start release, on the other hand, it has no protection whatsoever against short-term interference voltages during the actual program sequence (i.e. for the period of time during which the reception selector is in motion).
The present invention overcomes these disadvantages and relates to a method for receiving remote control commands, in particular in ripple control systems in networks for distributing electrical energy with the superimposed heavy current
<Desc / Clms Page number 2>
Control pulses, in which method the alternating voltages of the control pulses filtered out in a band filter are first rectified and then used to charge a first storage capacitor of a short-term integrator to a final value given by the amplitude of the control voltage, whereupon the control pulses converted into direct voltage pulses in series with one acting as a threshold,
opposing constant DC voltage can be switched and fed to a DC gate, which DC gate limited via a series resistor, independent of the amplitude of the control voltage, supplies direct current pulses from an auxiliary power source to a second charging capacitor of a long-term integrator and thereby charges the said charging capacitor in such a way that, on the one hand, the one to tilt a subsequent one electronic toggle switch, the minimum required breakover voltage is only reached after part of the control pulse duration has elapsed, and that on the other hand, after the control pulse has ceased, the second charging capacitor mentioned is discharged again via a valve and a discharge resistor in a fraction of the charging time,
whereby said electronic toggle switch causes an electromechanical relay to respond with a delay, based on the duration of each control pulse, but allows it to drop out with a smaller delay.
The invention also relates to a device for carrying out the method and comprises at least one rectifier for rectifying the sinusoidal alternating voltage of the control pulses filtered out in a band filter, and also a short-term integrator with a first storage capacitor for storing the rectified current surges caused by the sinusoidal alternating voltage of the control pulses , furthermore a diode for generating a constant direct voltage serving as a threshold value, furthermore a direct current gate for controlling a direct current supplied by an auxiliary power source in accordance with the direct voltage pulses generated in the short-term integrator,
Furthermore, a long-term integrator with a second charging capacitor for storing the DC pulses limited by a series resistor and controlled by the said DC gate, and a valve for the immediate discharge of the charge stored in the second charging capacitor during the duration of a control pulse as soon as the said control pulse has ended.
In the following, examples of the method according to the invention and a device for carrying out the method are described with reference to figures. 1 shows an electrical block diagram of a receiving device, FIG. 2 shows a detailed electrical diagram of a receiving device, FIG. 3 shows as a diagram the charging voltage UCL1 and the emitter base voltage UEB of a transistor used as a direct current gate as a function of the control voltage Ust, 4 shows the characteristic of a diode, FIG. 5 shows the current-voltage diagram of the collector side of any transistor and the effect of a resistor in the collector circuit, FIG.
6 shows the course of the collector current -lC as a function of the base current -IB for any transistor when there is a resistor in the collector circuit, FIG. 7 shows the dependence of the base current -IB on the emitter base voltage Ur EB of any transistor, FIG of the collector current -Ic from the emitter base voltage UEB, Fig.
9 shows the course of the charging voltage UCL2 as a function of the AC control voltage Ut, FIG. 10 shows the characteristics of a known voltage-controlled electronic flip-flop circuit, FIG. 11 shows the control voltage amplitude U ", which is required to trigger a switching function of the receiver, as a function of the pulse duration t FIG. 12 shows the profile of a control pulse P as a function of time t, FIG. 13 shows the profile of the voltage UCLl on the first storage capacitor as a function of time t, FIG. 14 shows the profile of the voltage UIL., On the second charging capacitor as a function of time t ,
15 shows the course of the relay current Ir, el as a function of time t.
In the arrangement according to FIG. 1, the mains voltage U with the superimposed pulses of the audio-frequency control voltage U, with the control frequency f, t, reaches the input terminals 3, 4 of a receiving device. The audio frequency control voltage U, is separated in a band filter 2 known per se from both the mains voltage U and any mains harmonics present and the filtered out alternating voltage U_ with the control frequency f is fed to a rectifier and storage arrangement. This storage arrangement forms a short-term integrator 11 with a charging resistor 14 and a first storage capacitor 12.
The charging current surges stored in the storage capacitor 12 arrive in the form of a single DC voltage pulse and in series with an oppositely directed bias voltage U, to a direct current gate 20, which, if the charging voltage UeLl on the storage capacitor 12 is sufficient, becomes conductive for the duration of a pulse of the control voltage U "and another storage circuit 21 connected to an auxiliary current source 51 begins to charge. This storage circuit 21 represents a long-term integrator with a current limiting resistor 25 and a second charging capacitor 28.
The call charging of the second charging capacitor 28 takes place so slowly that the charging voltage U, L ″ on the charging capacitor does not reach the voltage necessary to flip a subsequent flip-flop circuit until after one
<Desc / Clms Page number 3>
large part of the control pulse duration T reached. This portion of the control pulse duration T is based on the one hand at least on the immunity to be achieved by the receiving device against short-term, strong interfering pulses, on the other hand at the maximum according to the functional reliability and the requirements of the synchronism between the transmitter and the receiving device and is accordingly about · -1 of the control pulse duration . The charging voltage UCL2 is applied to an electronic multivibrator 41, which may be preceded by an impedance converter 31.
When a certain charging voltage UCL2 = Uk is reached, this electronic flip-flop 41, a so-called Schmitt trigger, switches one of them from one stable operating state to another in such a way that a relay 48 picks up. As soon as the control pulse has ended, the long-term integrator discharges very quickly via the valve 26, as a result of which the electronic trigger circuit 41 is reset to its starting position and the relay 48 drops out. The storage circuit 21 is discharged in a significantly shorter time than the charging, so that the relay 48 picks up with a great delay compared to the duration of each control pulse and drops out again practically without delay.
This schematic arrangement results in the essential and indispensable properties for ripple control receivers - insensitivity to short, strong interference pulses on the one hand and non-response to weak continuous signals of the control frequency on the other. Short, strong interfering impulses, such as those that can occur due to mains load connection or disconnection, are rectified, as are the screened-out useful control signals, and fed to the first storage capacitor 12 of the short-term integrator 11, whose charging voltage UCL1, with sufficient amplitude and duration of the interfering pulse, is required to open the gate circuit 20 can assume the necessary value.
To charge the charging capacitor 28 of the long-term integrator to the voltage required to trigger the flip-flop circuit 41, however, the duration of the interference pulse is too short, and the relay 48 is not triggered. On the other hand, a threshold device - consisting essentially of the counter voltage Ug connected in series with the charging capacitor voltage UCL1 - prevents weak, but continuously present interference signals of the setpoint frequency from being able to open the direct current gate 20 at all. Only control pulses of sufficient length and amplitude are therefore able to operate the relay 48.
Of essential importance for the insensitivity to interference pulses of such a receiving device is also the prevention of storage of successive short but strong interference pulses. By choosing a very short discharge time constant of the short-term integrator 11, determined by the discharge resistor 13 (FIG. 2) and the first storage capacitor 12, the direct current gate 20 is closed again shortly after the interference pulse has ceased. Any partial charging of the second charging capacitor 28 of the long-term integrator that has taken place up to that point can be immediately discharged again via the quick discharge device consisting of the valve 26 and the discharge resistor 27.
This rapid discharge of the second memory circuit ensures that the receiving device is not sensitized prematurely by interference pulses of any kind, but that it is always ready in the originally discharged state to receive the desired control pulses.
Fig. 2 shows a detailed circuit diagram of an exemplary receiving device with which the inventive method can be carried out. The receiver is connected to network 1 with terminals 3, 4. The alternating voltage let through by the electromechanical band filter 2 of known design - that is essentially the pulses P of the control voltage Ust - reaches a rectifier arrangement 15, 16, which rectifies the said alternating voltage and delivers it to a short-term integrator 11 with a first storage capacitor 12 and a discharge resistor 13. The elements of this short-term integrator are dimensioned such that the first storage capacitor 12 has already reached the end value of the charging voltage UCL1 in terms of time after 5-20 periods of a pulse P of the control voltage Ust.
The charging voltage UCL1, which is dependent on the amplitude of the AC control voltage Ust, is then reduced by the value of an opposite constant DC voltage Ug, which is generated across the said diode 24 with a voltage divider consisting of a resistor 23, a diode 24 and a resistor 27.
3 shows the behavior of the charging voltage UCL1 and the emitter base voltage UEE of the transistor 22 as the sum of UCL1 and Ug as a function of the AC control voltage Ust.
In FIG. 4, 70 represents the current-voltage characteristics of the diode 24, while 71 represents the sum of the resistances 23 and 27 as the resistance characteristic. The point of intersection between the resistance characteristic 71 and the diode characteristic 70 gives the diode voltage UI) resulting for a specific applied auxiliary voltage U ". The diagram in FIG. 4 also shows that the diode voltage UD with increasing diode current 1D,
that is to say, when the resistance becomes smaller, due to the bridging of the high series resistor 23 by the open direct current gate, corresponding to the resistance characteristic 71 ', it only rises insignificantly by the amount AUD. The direct voltage U, formed in this way. = UD as the threshold value for the charging voltage UCLi is thus practically independent of the direct current 1D flowing through the diode 24.
5 shows a normal set of transistor characteristics with the collector current -IC as a function of the collector-emitter direct voltage -UCE and various
<Desc / Clms Page number 4>
those base currents -IB as parameters. The straight line 81 drawn, based on the maximum operating voltage -UCE = Uo max, represents the characteristic curve of a resistor which, for example, consists of the parallel connection of resistors 25 and 27 in FIG.
The diagram clearly shows that with increasing base currents -IB, after a certain limit value -IB li, n has been reached, the output collector current -IC can no longer increase, but is limited in its amplitude, as FIG. 6 shows.
7 shows the base current -IB of a transistor as a function of the emitter base voltage UEB. The base current -IE only begins to flow after the emitter base voltage UEB has exceeded a minimum value Ur EB nin.
8 shows the properties of a transistor resulting from FIGS. 5 to 7, namely the collector current -IC as a function of the emitter base voltage UEB. It can be seen from this that the collector current -IC is zero at low values of UEB, rises rapidly when UBP min is exceeded and reaches a saturation value -ICmax which is not exceeded any further.
The corresponding circuit in FIG. 2 comprises the direct current gate 20 a transistor 22, the emitter-base path of which is connected to the charging voltage UCL1 of the short-term integrator 11 with the first storage capacitor 12, reduced by the constant direct voltage Ug generated at the diode 24. The behavior of this direct current gate is that the emitter-collector path of the transistor 22 lying parallel to the resistor 23 is blocked for the passage of current as long as the emitter base voltage UEB remains lower than the value UEB, min in FIG. 8. If the emitter base voltage UEB significantly exceeds this minimum value, a constant direct current -IC max flows through the emitter-collector path.
This direct current -IC max is divided into a constant partial current IR, determined by the size of the discharge resistor 27, and the charging current ICL2 of the second charging capacitor 28 of the long-term integrator, which decreases over time and is set in its initial value by the charging resistor 25. The valve 26 is blocked while the second charging capacitor 28 is being charged. The charging capacitor 28 retains its charging voltage UCL2 as long as the collector current -IC has the full value. As soon as the control voltage Ust ceases, however, the first storage capacitor 12 discharges quickly via the discharge resistor 13, that is to say in 10 to 30 periods of the control frequency, as a result of which the voltage UCL1 drops to the value 0.
When the value of the emitter base voltage UE B min is undershot, the collector current -IC of the transistor 22 is interrupted.
The voltage UR generated at the resistor 27 by the partial current IR when the transistor 22 is conducting is reduced by the elimination of the current IR to the relatively small quiescent value given by the voltage divider - formed from the resistor 23, the diode 24 and the discharge resistor 27 . At this moment, the anode of the valve 26 is at a potential that is more positive than its cathode and thus becomes conductive. The second charging capacitor 28 is subsequently discharged via the discharging resistor 27, which is smaller than the charging resistor 25, in a significantly shorter time than was required for charging.
In contrast to known broadcast control receivers with simple memory circuits with long discharge times compared to the charging times, this achieves a significantly higher immunity to interference voltage peaks in rapid succession.
9 shows the characteristic of the charging voltage UCL2 as a function of the alternating control voltage U. In addition, the breakover voltages U1, ei "and Ux" "" are shown, which characterize the operation of the electronic breakover circuit 41 controlled by the long-term integrator 21.
The control characteristic of an electronic multivibrator 41 known per se, a so-called Schmitt trigger, is shown in FIG. 10. The base voltage UB - rising from the value 0 - initially does not cause a substantial base current 1B to flow. When the voltage value U "ei" is reached, the flip-flop circuit 41 switches to the other stable operating state and remains in the same state as long as it does not fall below the flip-flop circuit U1, a ". In this operating state, the relay 48 is pulled up.
If the applied base voltage UB falls below the value U "" "S, the flip-flop circuit 41 returns to the original operating state, as a result of which the relay 48 is de-energized and drops out.
The functioning of this flip-flop circuit according to FIG. 2 is as follows: In the idle state - i.e. input voltage UB - 0 - a quiescent current flows through the common emitter resistor 44, transistor 43 and resistor 46, the magnitude of which is determined by the supply voltage and the two resistors 44 and 46 becomes. The base of the transistor 43 is connected via a voltage divider, consisting of the resistors of the relay coil 48, the resistors 47 and 45, to such a part of the collector voltage Ue of the transistor 42 that the voltage occurring at the collector-emitter path of the transistor 43 is practically zero.
In this case, the collector of the transistor 42 is de-energized in the idle state due to the voltage drop UE across the common emitter resistor 44, and it has the full negative auxiliary voltage with respect to the positive pole.
With increasing input voltage UB - which is identical with increasing charging voltage UCL2 of charging capacitor 28 - a base current −1 Å begins to flow in transistor 42 at approximately UB - UE. This results in a collector current through the relay coil corresponding to the gain factor of transistor 42 and thus a decrease in the collector voltage of transistor 42.
On the other hand, this is achieved via the voltage divider with the
<Desc / Clms Page number 5>
Resistors 47 and 45 a reduction in the base voltage of transistor 43 and thus a reduction in the collector current through transistor 43 and the common emitter resistor 44 acting as a feedback element. The counter voltage UE, which is reduced as a result, now causes the input voltage UB to further predominate and thus increased modulation of transistor 42. The process increases like an avalanche without any further increase in input voltage UB to a sudden reversal of the collector current from the collector of transistor 43 to that of transistor 42 and thus leads to the pulling of relay 48. In the on state, transistor 43 is completely de-energized .
When the input voltage UB falls below the critical value Uk from FIG. 10, the process is repeated in a similar but reverse manner.
11 shows, as a diagram, the insensitivity of the switching operations to undesired interference, achieved with the device described. The control voltage Ust required for actuating the relay 48 is recorded as a function of the time t. A strong, short interference pulse (Ust large, t small) cannot reach the vertical branch of the hyperbola-like curve (case A). If, on the other hand, a weak, but long-lasting interference pulse acts on the receiving device (case B), it remains at rest, since the amplitude of the interference voltage always remains below the threshold value Ust min. The ideal case of the diagram in FIG. 11 is a corner at the intersection of the coordinates U, min and tmin.
12 to 15 show, as a function of time t, the course of a control pulse P, the course of the charging voltage UCL1 on the first storage capacitor 12 of the short-term integrator 11, the course of the charging voltage UCL2 on the second charging capacitor 28 of the long-term integrator 21 and the course of the relay current IRei shown. At time t1, the control pulse P begins with the control voltage Ust and the control frequency fst and lasts until time t2 (FIG. 12). At time t1, the charging voltage UCL1 begins to rise (FIG. 13) and after a few periods, for example 5-20, the control voltage Ust has reached its final value. At time t11 the voltage UEB min is reached, that is to say the direct current gate 20 is closed until t11, and the charging voltage UCL2 remains at its minimum value.
From time t11 onwards, the second charging capacitor 28 of the long-term integrator 21 is also charged (FIG. 14). The charging voltage UCL2 initially rises approximately linearly over time. At the time t12 it has reached the breakover voltage Uk in the electronic breakover circuit 41, as a result of which the same causes the relay 48 to pick up - as described above. The pull-in delay thus corresponds to the distance t12-t1 = At1 in FIG. 15. The rise in the charging voltage UCL2 m as a function of time is selected so that the breakover voltage Uk is within 3/4 of the control pulse generator T (but certainly before Termination of the control pulse P) is achieved.
If the control pulse P ends at time t2, the first storage capacitor 12 of the short-term integrator 11 discharges via the discharge resistor 13. When the value UEB min is undershot at time t21, the second charging capacitor 28 discharges via the valve 26. Its voltage UCL2 occurs the breakover voltage straight Uk off at time t22, at which the electronic breakover circuit 41 returns to its operating state of the starting position and causes the relay 48 to drop out. The drop-out delay At2 thus corresponds to the time difference t22-t2 and is considerably shorter than the time difference # t1.
The auxiliary power source 51 (FIG. 2) provides the direct current gate 20, any impedance converter 31 and the flip-flop circuit 41 with the required direct currents. It is connected to the input terminals 3, 4 of the receiver and is stabilized against fluctuations in the mains voltage by a VDR resistor 54 in conjunction with a series resistor 52. The relay 48 controlled by the electronic flip-flop circuit 41 acts on a first pair of contacts 62 which switch a synchronous motor 61 connected to the mains voltage on and off. This synchronous motor 61 sets the receiver mechanism in motion in a known manner.
A second pair of contacts 63 is controlled by the synchronous motor 61 itself as soon as it has been set in motion by a first incoming control pulse, the so-called start pulse, and the resulting pick-up of the relay 48, so that subsequent further control pulses via the armature movements of the relay Execution of the switching commands can be evaluated.
As a variant, the method according to the invention and the corresponding device can also be designed in such a way that a further so-called Schmitt trigger is provided as the direct current gate 20. In this case, the receiver behaves in such a way that from the moment the Schmitt trigger used as DC gate 20 switches from one to the other operating state as a result of the increasing charging voltage UCL1, the full charging current for charging the second charging capacitor 28 immediately is available.
As a result, the curve of the charging voltage UCL2 = f (t) shown in FIG. 14 in the area between the times t11 and t12 is exactly the same for each control pulse. The portion t12-t11 of the long-term integrator 21 in the said pickup delay Atl is therefore completely independent of the amplitude of the control voltage U ". The result is a further reduction in the transition area between the horizontal and vertical branches of the curve in FIG.
Furthermore, the method according to the invention and the associated device can be modified in such a way that, with DC or AC voltage control, the gate circuit 20, either according to FIG. 2 or as a toggle switch (Schmitt trigger) with pulsating
<Desc / Clms Page number 6>
Tender DC supply voltage can be operated instead of a constant filtered DC supply voltage.