BR9307709A - Processo e aparelho para minimizar distorção em sistemas digitais sìncronos - Google Patents
Processo e aparelho para minimizar distorção em sistemas digitais sìncronosInfo
- Publication number
- BR9307709A BR9307709A BR9307709-2A BR9307709A BR9307709A BR 9307709 A BR9307709 A BR 9307709A BR 9307709 A BR9307709 A BR 9307709A BR 9307709 A BR9307709 A BR 9307709A
- Authority
- BR
- Brazil
- Prior art keywords
- buffer units
- exciter
- delayed
- once
- minimize distortion
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Logic Circuits (AREA)
- Communication Control (AREA)
- Manipulation Of Pulses (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Automobile Manufacture Line, Endless Track Vehicle, Trailer (AREA)
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Abstract
Patente de Invenção "PROCESSO E APARELHO PARA MINIMIZAR DISTORçãO EM SISTEMAS DIGITAIS SìNCRONOS". Um processo e um conjunto para minimizar a distorção em sistema síncronos digitais. O conjunto inclui N número de circuitos excitadores, cada um dos quais tem um número P de unidades buffer, das quais cada tem um entrada e uma saída. Cada circuito excitador tem um retardo de <30>~ 1~, <30>~ 2~, <30>~ 3~, <30>~ 4~, ..., <30>~ N~. Destas unidades buffer, N-1 unidades buffer são reservadas ao passo que as entradas das unidades buffer remanescentes P- (N-1) são ligadas mutuamente em paralela. As unidades buffer reservadas são usadas como segue: um sinal derivado de uma fonte de sinais é aplicado a uma entrada de uma primeira unidade buffer em cada um do N-número de circuitos excitadores, onde o sinal é submetido a um retardo. O sinal uma vez retardato proveniente de um circuito excitador é então retardado uma vez, e somente uma vez, nas unidades buffer reservadas de cada um dos circuitos excitadores remanescentes. Este procedimento é repetido para cada um dos sinais uma vez retardados nas saídas da primeira unidade buffer em cada um dos N-1 circuitos excitadores remanescentes. Os sinais de saída que são mutuamente retardados por um retardo de <30>~ 1~+<30>~ 2~+<30)~ 3~+<30>~ 4~ ... + <30>~ N~ apresentam-se nas saídas das unidades buffer em cada um dos circuitos excitadores, as entradas destas unidades buffer sendo ligadas em paralelo.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9203882A SE9203882L (sv) | 1992-12-22 | 1992-12-22 | Sätt och anordning för minimering av scew |
PCT/SE1993/001088 WO1994015398A1 (en) | 1992-12-22 | 1993-12-17 | Method and device for minimizing skew |
Publications (1)
Publication Number | Publication Date |
---|---|
BR9307709A true BR9307709A (pt) | 1999-08-31 |
Family
ID=20388227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
BR9307709-2A BR9307709A (pt) | 1992-12-22 | 1993-12-17 | Processo e aparelho para minimizar distorção em sistemas digitais sìncronos |
Country Status (11)
Country | Link |
---|---|
US (1) | US5469477A (pt) |
EP (1) | EP0676101A1 (pt) |
JP (1) | JPH08504986A (pt) |
CN (1) | CN1040585C (pt) |
AU (1) | AU693774B2 (pt) |
BR (1) | BR9307709A (pt) |
FI (1) | FI953102A0 (pt) |
MX (1) | MX9307973A (pt) |
NO (1) | NO952481L (pt) |
SE (1) | SE9203882L (pt) |
WO (1) | WO1994015398A1 (pt) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5727021A (en) * | 1996-04-03 | 1998-03-10 | Teradyne, Inc. | Apparatus and method for providing a programmable delay with low fixed delay |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0036291A3 (en) * | 1980-03-17 | 1981-12-09 | Ainsworth Nominees Proprietary Limited | Improvements in or relating to gaming or amusement machines |
US4782253A (en) * | 1984-02-15 | 1988-11-01 | American Telephone & Telegraph Company, At&T Bell Laboratories | High speed MOS circuits |
US4833695A (en) * | 1987-09-08 | 1989-05-23 | Tektronix, Inc. | Apparatus for skew compensating signals |
US4860322A (en) * | 1988-10-05 | 1989-08-22 | Intel Corporation | Anti-clock skew distribution apparatus |
US5163068A (en) * | 1991-02-22 | 1992-11-10 | El Amawy Ahmed | Arbitrarily large clock networks with constant skew bound |
GB2478126A (en) * | 2010-02-25 | 2011-08-31 | Vodafone Intellectual Property Licensing Ltd | Analysing missed call events based on called mobile terminal status |
-
1992
- 1992-12-22 SE SE9203882A patent/SE9203882L/ not_active Application Discontinuation
-
1993
- 1993-12-15 MX MX9307973A patent/MX9307973A/es not_active IP Right Cessation
- 1993-12-17 JP JP6515082A patent/JPH08504986A/ja not_active Ceased
- 1993-12-17 EP EP94903213A patent/EP0676101A1/en not_active Ceased
- 1993-12-17 AU AU57239/94A patent/AU693774B2/en not_active Ceased
- 1993-12-17 BR BR9307709-2A patent/BR9307709A/pt not_active IP Right Cessation
- 1993-12-17 WO PCT/SE1993/001088 patent/WO1994015398A1/en not_active Application Discontinuation
- 1993-12-21 US US08/170,879 patent/US5469477A/en not_active Expired - Lifetime
- 1993-12-22 CN CN93119962A patent/CN1040585C/zh not_active Expired - Lifetime
-
1995
- 1995-06-21 FI FI953102A patent/FI953102A0/fi unknown
- 1995-06-21 NO NO952481A patent/NO952481L/no not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US5469477A (en) | 1995-11-21 |
FI953102A (fi) | 1995-06-21 |
NO952481D0 (no) | 1995-06-21 |
AU693774B2 (en) | 1998-07-09 |
AU5723994A (en) | 1994-07-19 |
MX9307973A (es) | 1994-08-31 |
SE9203882L (sv) | 1994-06-23 |
EP0676101A1 (en) | 1995-10-11 |
NO952481L (no) | 1995-08-11 |
WO1994015398A1 (en) | 1994-07-07 |
FI953102A0 (fi) | 1995-06-21 |
SE9203882D0 (sv) | 1992-12-22 |
CN1093180A (zh) | 1994-10-05 |
JPH08504986A (ja) | 1996-05-28 |
CN1040585C (zh) | 1998-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970076288A (ko) | 핫 플러거블 모듈식 베이를 갖는 휴대용 컴퓨터를 제공하는 방법 및 장치 | |
BR9307709A (pt) | Processo e aparelho para minimizar distorção em sistemas digitais sìncronos | |
YU45696B (sh) | Uređaj komunikacionog multipleksera sa programom promenljivog prioriteta | |
JPS5455132A (en) | Input-output control system | |
KR900017374A (ko) | 디지탈 신호 클램프 회로 | |
KR830008221A (ko) | 수치제어장치 | |
BR0105061A (pt) | Circuitos de processamento de dados de entrada | |
KR950010618A (ko) | 샘플링 비율 변환 시스템 | |
JPS57191753A (en) | Register controlling system | |
JPS57117035A (en) | Data transfer device of asynchronous device | |
ATE59241T1 (de) | Einrichtung zur potentialgetrennten signalausgabe bei einem steuerwerk. | |
KR920014324A (ko) | 데이타 입출력 분배 장치 | |
JPS5275944A (en) | Register system of interruption address | |
JPS54136149A (en) | Interruption input system | |
SU733963A1 (ru) | Устройство дл сопр жени эвм с управл емыми объектами | |
JPS51117845A (en) | Electronic computer fault diagnostic equipment | |
KR940015859A (ko) | 타이콤 시스템의 인터럽트 중재장치 | |
RU95107565A (ru) | Цифровой модулятор для преобразователя частоты асинхронного двигателя | |
Muroya | A maximum principle for difference equations approximating a class of nonlinear hyperbolic equations | |
JPS63205754A (ja) | デイジタル処理装置の内部バス拡張方式 | |
JPS5389640A (en) | Linkage system between computers | |
KR960035560A (ko) | 실시간 오디오 신호 압축 장치 | |
JPS5391642A (en) | Test system for micro computer unit | |
KR980004068A (ko) | 데이터 입출력 장치 | |
KR910012919A (ko) | 주(main) CPU 감시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EG | Technical examination (opinion): publication of technical examination (opinion) | ||
FF | Decision: intention to grant | ||
FG9A | Patent or certificate of addition granted | ||
B24C | Patent annual fee: request for for restoration |
Free format text: REFERENTE A 16A ANUIDADE(S). |
|
B24H | Lapse because of non-payment of annual fees (definitively: art 78 iv lpi) |
Free format text: EXTINCAO DEFINITIVA - ART. 78 INCISO IV DA LPI |
|
B24F | Patent annual fee: publication cancelled |
Free format text: ANULADA A PUBLICACAO CODIGO 24.8 NA RPI NO 2238 DE 26/11/2013 POR TER SIDO INDEVIDA. |
|
B21F | Lapse acc. art. 78, item iv - on non-payment of the annual fees in time |
Free format text: REFERENTE A 16A ANUIDADE. |
|
B24J | Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12) |
Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2605 DE 08-12-2020 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |