CONTINU UITBREIDBAAR SCHRKELNETWERK
De uitvinding heeft in het algemeen betrekking op digitale comrnunicatie-computerstelsels met verdeelde besturing, op digitale schakelnetwerken en op telefooncentrales voor het verschdffen van uitbreidbare abonneelijn/trunk verkeerscapaciteit voor interlocale centrales, tandemcentrales, plattelandscentrales, locale centrales en concentratieen expansietoepassingen. De uitvinding heeft tevens betrekking op multiprocessor-communicatiestelsels waarin bepaalde der dataverwerkingsfuncties welke behoren bij groepen van telefoon- of andere aansluitingen verschaft worden door een groep van processors, terwijl andere verwerkingsfuncties welke behoren bij verschillende en grotere groepen
van de telefoon- of andere aansluitingen onafhankelijk verschaft worden door een tweede groep van processors, terwijl communicatie- en datauitwisseling tussen de twee groepen van processors verschaft wordt
over gemeenschappelijke transmissiewegen via een digitaal schakelnetwerk. De uitvinding heeft tevens betrekking op meer-poorts schakelelementen welke gekenmerkt zijn doordat de poorten daarvan werken ofwel als ingangen' ofwel als uitgangen en dat alleen afhankelijk van de toepassingseisen van het netwerk, om éénzijdige, tweezijdige of meerzijdige schakelaars in het netwerk te verschaffen.
In moderne telefonieschakelstelsels is het tegenwoordig vereist dat data welke representatief zijn voor de toestand van de abonneelijnen en de trunklijnen, welke door een dergelijk schakelstelsel bediend worden, tezamen met vereiste acties door de schakelaar als reactie op verschillende lijn- en trunklijn-statustoestanden opgeslagen worden. Representatieve data hebben betrekking op het opbouwen van de weg via het netwerk, de dienstklasse van de abonnee, de trunklijnklasse van de verbinding, omzetting van abonneenummer naar apparaatnummer, omzetting van apparaatnummer naar abonneenummer, enz.
In bekende stelsels met gecentraliseerde besturing zijn deze data beschikbaar in een gemeenschappelijk geheugen, dat voor de veiligheid en de betrouwbaarheid dubbel uitgevoerd wordt en toegankelijk is voor computers met gemeenschappelijk bestuur voor seriematige verwerking van de onttrokken data. Bij bekende meervoudig verwerkende stelsels met gemeenschappelijke besturing vragen op hetzelfde moment meer dan één processor om toegang te krijgen tot het gemeenschappelijke geheugen om data te verkrijgen, hetgeen resulteert in problemen wat betreft onge-
<EMI ID=1.1>
capaciteit, welk effect toeneemt naarmate het aantal processors toeneemt.
Decentralisatie van besturing en verdeelde dataverwerking hebben zich ontwikkeld in het licht van de aan een centraal bestuurd stelsel inherente problemen. Een reeds bekend schakelstelsel, waarin
<EMI ID=2.1>
<EMI ID=3.1>
ander bekend schakelstelsel, dat progressief bestuurd wordt met verdeelde besturing, is beschreven in het Amerikaanse octrooischrift
3.860.761.
Tot nu toe bekende stelsels hebben zich geconcentreerd op het verkrijgen van een hoge efficiency voor de verwerkingsfunctie, waarbij meervoudige verwerking verhoogde verwerkingsmogelijkheden oplevert; echter wel met daaruit voortkomende ongewenste wisselwerking tussen software pakketten waarin het wijzigen of toevoegen van kenmerken op niet-voorspelbare wijze nadelige invloed kan uitoefenen op het lopende functioneren van andere kenmerken. Een voorname reden voor de problemen van bekende architecturen met gemeenschappelijke besturing of deze nu al cf niet meervoudige processors toepassen, is dat de verwerkingsfuncties met besturing met opgeslagen programma in tijd geschaard worden tussen een aantal taken welke willekeurig optreden op bevel van het uitgaande en inkomende verkeer, hetgeen geen efficiente werking van de opgeslagen software pakketten oplevert.
Volgens de uitvinding is'er geen afzonderlijke te idientifi-
<EMI ID=4.1>
groepen van noodzakelijke verwerkingsfuncties verschaffen voor de substelsels welke bediend worden. Zodoende worden groepen van besturingsfuncties voor bepaalde substelsels uitgevoerd door processors welke aan die substelsels toegewezen zijn; echter worden andere verwerkingsfuncties van dezelfde substelsels, welke efficienter uitgevoerd kunnen worden door andere processors, door die andere processors uitgevoerd.
Voorts wordt volgens de uitvinding een schakelnetwerkarchitectuur verschaft, waarin niet slechts multikanaal gedigitaliseerde
<EMI ID=5.1>
het netwerk gevoerd worden, doch dezelfde kanalen bevatten tevens de wegkeuze en andere besturingssignalen voor de verdeelde besturing welke op dezelfde transmissiewegen door het stelsel gevoerd worden.
<EMI ID=6.1>
andere databron, wordt bediend door een aansluitingseenheid welke alle faciliteiten en logische besturing bevat om te communiceren met
<EMI ID=7.1>
schakelstelsel naar andere aansluitingseenheden tot stand te brengen, vast te houden en te verbreken. Alle communicatie tussen processors onderling wordt via het schakelnetwerk gevoerd. Een groepschakelaar
<EMI ID=8.1>
<EMI ID=9.1>
<EMI ID=10.1>
opvangen, waarbij het functioneert als een daadwerkelijk niet-blokke-
<EMI ID=11.1>
geidentificeerd, geïsoleerd en door het verkeer omgaan.
Volgens de uitvinding wordt een groepschakelaar verschaft, waarin meer-poorts enkelzijdige schakelelementen gerangschikt kunnen worden in elke willekeurige ingangs/uitgangsconfiguratie, bijvoorbeeld als 8 x 8 schakelaars welke ruimte- en tijdschakeling bevatten in een ST configuratie. Het wegkiezen door het netwerk van schakelelementen
<EMI ID=12.1>
gen worden. Voorts zijn reflectieschakelfaciliteiten aanwezig, zodat een weg welke bijvoorbeeld in een trap twee schakelaar is opgebouwd via de spreekweg terugwaarts gereflecteerd wordt wanneer nog geen trap drie
<EMI ID=13.1>
de trap twee schakelaar beschikbaar blijven voor toekomstige verbinding voor netwerkexpansie. De expansie naar een derde trap zou dan verbinding van de beschikbare uitgangen van de trap twee naar de ingangen van de toekomstige trap drie schakelaar vereisen.
Een digitaal schakelnetwerk met verdeelde besturing is uitgevoerd als een groepschakelaar met een aantal trappen van neer-poorts enkelzijdige schakelelementen voor het selectief onderling verbinden
<EMI ID=14.1>
het netwerk tot stand gebracht zijn door wegkiesbesturingssignalen welke gemultiplext worden op gemeenschappelijke transmissielinks naar en door het netwerk tezamen met digitaal gecodeerde data vanaf de aansluitingen op gemeenschappelijke transmissiewegen zodanig dat data fase-asynchroon ontvangen worden bij elke trap van het netwerk en ofwel gekoppeld worden op een trap van hogere rangorde van het net-
<EMI ID=15.1>
het netwerk geschakelde aansluitingen onderling te verbinden.
De enkelzijdige schakelelementen zijn selectief bedienbaar als enkelzijdig of meerzijdig in overeenstemming met hun positie in het netwerk.
De uitvinding zal nu aan de hand van de tekening nader toegelicht worden. Daarin toont:
fig. 1 een blokschema van een schakelstelsel met verdeelde besturing volgens de uitvinding; fig. 2 de modulaire uitbreidbaarheid van het schakelnetwerk volgens de uitvinding; fig. 3 een vereenvoudigd blokschema van een meer-poorts schakelelement volgens de uitvinding; fig. 4 één vlak van een schakelnetwerk volgens de uitvinding: <EMI ID=16.1>
volgens de uitvinding:
fig. 6 een blokschema van een lijnaansluitingssubeenheid; fig. 7 een blokschema van een trunkaansluitingssubeenheid; <EMI ID=17.1> meer-poorts schakelelement volgens de uitvinding; fig. 9 een blokschema van de logica van een poort van het meer-poorts schakelelement volgens de uitvinding; <EMI ID=18.1> vinding gebruikte kanaalwoordformaten; <EMI ID=19.1> vinding gebruikte aanvullende kanaalwoordformaten; fig. 12 een typische verbinding tussen aansluitingen door het <EMI ID=20.1> <EMI ID=21.1> men ter illustratie van de werking van de schakelelementen volgens de uitvinding; fig. 14a, 14b, 14c, 14d en 14e meer gedetailleerde tempeerdiagrammen ter illustratie van de werking van de schakelelementen volgens de uitvinding, en <EMI ID=22.1> uitvinding.
Beschrijving van de te verkiezen uitvoeringsvorm.
Fig. 1 toont een blokschema van een digitaal schakelstelsel met verdeelde besturing, dat een groepschakelaar 10 bevat via welke <EMI ID=23.1>
om transmissiewegen te verschaffen voor het koppelen van data tussen aansluitingen welke door de aansluitingseenheden bediend worden.
In het volgende is een aansluitingseenheid een substelsel voor het bedienen van een groep van aansluitingen, welke eindigen op één eerste trapschakelaar in elk vlak. van de groepschakelaar. Elke aansluitingseenheid bevat 8 toegangsschakelaars, via welke data vanaf de aansluitingen gekoppeld worcien naar en van de groepschakelaar 10.
In het volgens is een aansluitingssubeenheid een substelsel van een aansluitingseenheid voor het bedienen van een groep van aan-
<EMI ID=24.1>
<EMI ID=25.1>
beschreven in de Nederlandse octrooiaanvrage 7802234 ingediend 1 maart
1978.
De aansluitingseenheden 12, 14 en 16 zijn representatief aangegeven; door de groepschakelaar 10 kunnen echter maximaal 128 aansluitingseenheden of meer geschakeld worden; derhalve zijn de aansluitingseenheden 12, 14 en 16 slechts ter illustratie weergegeven. Elke aansluitingseenheid kan als grensvlak dienen tussen bijvoorbeeld 1920 abonnee-
<EMI ID=26.1>
de aansluitingssubeenheden 18, 20, 22 en 24 zijn getekend voor de aansluitingseenheid 12.
Met de aansluitingseenheden zijn 32 kanaals PCM gemultiplexte digitale lijnen gekoppeld waarop 30 tweerichtingsabonneelijnen gemultiplext zijn.
Elke aansluitingseenheid zoals aansluitingseenheid 12 is gekoppeld met groepschakelaar 10 door een aantal gemultiplexte transmissie-links, waarbij elk van deze transmissie-links twee eenrichtingstransmissiewegen bevat. Elke aansluitingssubeenheid 18, 20, 22 en 24 van de aansluitingseenheid 12 is gekoppeld met elk vlak van de groep-
<EMI ID=27.1>
als koppeling tussen de aansluitingseenheid 18 en het vlak 0 van de groepschakelaar 10 en de transmissie-links 30 en 32 als koppeling tussen de aansluitingssubeenheid 18 en vlak 3 van de groepschakelaar 10.
<EMI ID=28.1> vlakken 1 en 2 van de groepschakelaar 10 door soortgelijke transmissielinks. De subeenheden 20, 22 en 24 zijn eveneens gekoppeld met elk vlak van de groepschakelaar op soortgelijke wijze als aansluitingssubeenheid 18 gekoppeld is. Elke voor de aansluitingssubeenheid 18 getekende transmissie-link 26, 28, 30 en 32 is voor twee richtingen want hij bevat een paar éénrichtingstransmissiewegen waarbij elke weg toegewezen is aan één richting van de datastrocm. Elke éénrichtingstransmissieweg draagt 32 kanalen van digitale informatie in tijdverdeling daarop gemultiplext (TDM) in seriebitformaat.
Elk freem van het TDM formaat bevat de 32 kanalen waarbij elk kanaal 16 bits van informatie bevat en bij een bitoverdrachtsnelheid van 4,096 Megabits per seconde Door het hele stelsel heen wordt deze transmissiesnelheid geklokt en derhalve kan dit stelsel synchroon in snelheid genoemd worden.
Daar, zoals in het volgende uiteengezet zal worden, het stelsel tevens fase-asynchroon is, wordt er geen faseverband vereist met betrekking tot databits in een freem ontvangen door verschillende schakelelementen of door de verschillende poorten in een enkel schakelelement. Dit voor snelheid synchrone en voor fase asynchrone schakelstelsel wordt toegepast in de groepschakelaar en in de toegangsschakelaars door een aantal meer-poorts schakelelementen. Wanneer digitale spraakmonsters ergens in het stelsel naar of van een bepaalde aansluiting gezonden worden, moeten de digitale spraakmonsters in tijd gemultiplext worden in de juiste kanalen op de transmissie-links tussen schakelelementen welke gebruikt worden om de aansluitingen te ver-
<EMI ID=29.1>
daar de voor de onderlinge verbinding van de aansluitingen gebruikte kanalen zich kunnen wijzigen.
Een tijdsleufuitwisseling, dat wil zeggen het overzetten van data van een kanaal naar een ander kanaal, is bekend en is bijvoorbeeld beschreven in de Nederlandse octrooiaanvrage 7801311 ingediend 6 februari 1978. Zoals hieronder beschreven zal worden, wordt een uniek meer-poorts schakelmechanisme verschaft, dat een 16 poorts schakelelement kan bevatten dat kan werken als een 32 kanaals tijdschakelaar en een 16 poorts ruimteschakelaar en in een typisch geval in minder dan een enkele freemtijd alle daaraan toegevoerde ingangssignalen kan afhandelen. De digitale spraakmonsters mogen tot 14 bits van het 16 bits kanaalwoord bevatten, waarbij de twee resterende bits gebruikt worden als protocolbits (om de datasoort in de andere 14 bits
<EMI ID=30.1>
element gebruikt worden cm bijvoorbeeld 14 bits lineaire PCM monsters,
<EMI ID=31.1>
bits databytes enz. te schakelen.
In elke aansluitingssubeenheid zijn twee groepen van processors vervat, zoals de aansluitingssubeenheid 18 waarbij de eerste
<EMI ID=32.1>
toegewezen zijn aan een afzonderlijke groep van aansluitingen genaamd een aansluitcombinatie en voeren een speciale groep van verwerkingsfuncties uit zoals het opbouwen van de weg door de groepschakelaar 10 en het verschaffen van een grensvlak aan aansluitingen binnen de aansluitcombinatie. Aansluitcombinaties met hoge verkeersdichtheid zoals telefoonverbindingslijnen kunnen wel 30 aansluitingen bevatten, terwijl aansluitcombinaties met lage verkeersdichtheid, zoals telefoonabonneelijnen wel 60 aansluitingen kunnen bevatten. Elke aansluitingssubeenheid kan een grensvlak vormen met tot vier aansluitcombinaties van hoge verkeersdichtheid en bevat derhalve vier A-soort processors, terwijl een subeenheid met lage verkeersdichtheid een grensvlak kan vormen voor acht aansluitcombinaties met lage verkeersdichtheid en derhalve achte A-soort processors bevat.
Elke A-processor kan bijvoorbeeld een type 8085 microprocessor van Intel Corporation en bijbehorend RAM en ROM geheugen bevatten. Zodoende kan elke aansluitingseenheid
<EMI ID=33.1>
abonneelijnen) of 480 trunkaansluitingen voor hoge verkeersdichtheid bevatten. Elke aansluitcombinatie zoals 36 in de subeenheid 18 bevat één A-processor en zijn bijbehorend aansluitcombinatie -grensvlak. Dit aansluitcombinatie-grensvlak is door een paar bilaterale verbindingen
38 en 40 respectievelijk gekoppeld met elk van twee toegangsschakelaars
42 en 44 binnen de aansluitingssuheenheid 18. De toegangsschakelelementen, zoals de toegangsschakelelementen 42 en 44 van de subeenheid
18 zijn van dezelfde schakelelementconfiguratie als de schakelelementen van de groepschakelaar 10. De toegangsschakelelementen 42 en 44 verschaffen elk toegang voor de subeenheid 18 tot één van een paar van
<EMI ID=34.1> aansluitingssubeenheid 18. Andere paren van B-scort processors zijn aanwezig binnen de aansluitingssubeenheden 20, 22 en 24 doch ten dienste van de beschrijving zijn slechts de B-processors van de subeenheid 18 aangegeven. Deze tweede groep van processors, de B-processors zijn toegewezen aan een tweede groep van verwerkingsfuncties zoals verbinding-besturing (het verwerken van op een verbinding betrekking hebbende data, zoals signaleringsanalyse, omzettingen enz.) voor de aansluitingen waarvoor de aansluitingssubeenheid 18 als grensvlak dient en kunnen tevens verwezenlijkt zijn door een 8085 microprocessor of zijn equivalent. Een veiligheidspaar van processors wordt gevormd door het. opnemen van identieke verwerkingsfuncties in B-processors 46 en
48 en de toegangsschakelaars 42 en 44 voor de aansluitingssubeenheid
<EMI ID=35.1>
<EMI ID=36.1>
ofwel de B-processor 46 kan kiezen via de toegangsschakelaar 42 danwel
<EMI ID=37.1>
defect van een nelft van het veiligheidspaar, waarmee dan een andere weg verschaft wordt.
In fig. 2 is de groepschakelmatrix 10 aangegeven welke vier
<EMI ID=38.1>
0 bij 100, het vlak 1 bij 102, het vlak 2 bij 104 en het vlak 3 bij
106.
Voor de bepaalde toepassing van het stelsel zijn een aantal
<EMI ID=39.1>
van het verkeer en de dienst. In te verkiezen uitvoeringsvormen kunnen twee, drie of vier schakelvlakken aanwezig zijn welke 120.000 of meer aansluitingen kunnen bedienen, dat wil zeggen abonneelijnen welke eindigen in de bovengenoemde lijnketens zoals beschreven in de Nederlandse octrooiaanvrage 7802234.
Elk schakelvlak kan tot drie schakelelementtrappen in een te
<EMI ID=40.1>
bepaald vlak voor een verbinding kiest, kan ondergebracht zijn binnen de individuele aansluitingseenheid 12 in plaats van in de groepschakelaar 10. Het bepaalde vlak van schakelelementen wordt gekozen voor een verbinding door de toegangsschakeltrap in de aansluitingseenheid. Zo kan het toegangsschakelelement 42 in de subeenheid 18 bijvoorbeeld vlak 0,100 via de verbinding 26 en vlak 3,106 via de verbinding 30 kiezen.
De groepschakelaar 10 kan modulair uitgebreid worden ofwel door verhoging van het aantal vlakken om de mogelijkheid van data-
<EMI ID=41.1>
pen te verhogen of het aantal schakelelementen per trap te verhogen teneinde het aantal aansluitingen dat door de groepschakelaar bediend wordt, te verhogen. Voor typische toepassingseisen kan het aantal trappen per vlak van de groepschakelaar 10 als volgt modulair uitgebreid worden :
<EMI ID=42.1>
Fig. 3 toont een fundamenteel schakelelement volgens de uitvinding waaruit alle schakeltrappen gevormd zijn en dat een meer-poorts enkelzijdige schakelaar 300 kan omvatten welke ter illustratie beschre- <EMI ID=43.1>
poorten groter of kleiner dan 16 kan zij n en dat dit slechts als voorbeeld bedoeld is. Een enkelzijdige schakelaar kan gedefinieerd worden als een schakelelement met een aantal poorten met tweerichtingstransmissie mogelijkheid waarin de aan een willekeurige poort ontvangen
<EMI ID=44.1>
willekeurige poort (ofwel dezelfde ofwel een andere poort van het schakelelement). Tijdens de werking wordt alle datacverdracht van poort naar poort binnen het schakelelement 300 verkregen via een bit-parallelle tijdverdelingsmultiplex (TDM) bus 304 welke ruimteschakeling mogelijk maakt, hetgeen gedefinieerd kan worden als het verschaffen van een transmissieweg tussen elk tweetal poorten binnen het schakelelement.
Elke poort 0 tot en met 15 van het schakelelement 300 bevat
<EMI ID=45.1>
logica Tx 306 welke als voorbeeld voor poort 7 zijn aangegeven. Data worden overgebracht naar en van elke willekeurige poort zoals <EMI ID=46.1>
lijke configuratie waarmee het schakelelement 300 respectievelijk verbonden is in bitserie-formaat via de ontvangbesturingsingangslijn 308 en de zendbesturingsuitgangslijn 310 bij de systeemklokfrequentie van 4,096 Mb/s waarbij 512 seriebits een freem vormen dat onderverdeeld is in 32 kanalen van 16 bits elk.
In serie overgezonden data vanaf de 16 poorten zijn synchroon zowel wat betreft snelheid als fase, dat wil zeggen de zendbesturingslogica 306 en de equivalente zendbesturingslogica voor de andere 15 poorten van het schakelelement 300 zenden alle in hetzelfde kloktempo van 4,096 Mb/s uit en op elk willekeurig moment wordt dezelfde bit-
<EMI ID=47.1>
bitseriedata bij de ontvangbesturingslogica 304 van poort 7 en alle andere poorten van het schakelelement 300 slechts snelheidssynchroon. dat wil zeggen er is geen noodzakelijk verband wat betreft welk bit
in een freem op elk willekeurig moment twee poorten kunnen ontvangen. Derhalve is de ontvangst fase-asynchroon. De ontvangbesturingslogica 304 en de zendbesturinqslogica 306 bevatten elk een besturingslogicagedeelte en een universeel toegankelijk geheugen dat aan de hand van fig. 9 beschreven zal worden.
<EMI ID=48.1>
<EMI ID=49.1>
is slechts per definitie dat wil zeggen plaats in het schakelnetwerk dat schakelpoorten aangegeven zijn als ingangen of uitgangen. In het 3-traps groepschakelvlak 100 toont een illustratieve uitvoeringsvorm de poorten 0-7 van de schakelelementen 108 en 110 in de trappen 1 en 2 als ingangen, terwijl de poorten 8-15 als uitgangen aangegeven zijn
<EMI ID=50.1>
<EMI ID=51.1>
zeggen alle poorten zijn aangegeven als ingangen.
In het algemeen is bij beschouwing van een willekeuriqe groep-
<EMI ID=52.1>
groei modulair uit te voeren, de trap uitgevoerd als een tweezijdige trap met voor groei gereserveerde uitgangen. Indien echter in enige <EMI ID=53.1>
dan de helft van het maximaal vereiste aantal aansluitingen dan wordt de trap uitgevoerd als een enkelzijdige trap. Hierdoor wordt de continue modulaire uitbreiding tot de maximaal vereiste netwerkafmeting mogelijk zonder dat een herrangschikking van de verbindingen tussen trappen vereist is.
De modulaire expansie van het schakelelement 300 naar een schakelvlak 100 is aangegeven door de fig. 5a-5b.
<EMI ID=54.1> <EMI ID=55.1>
eenheid met bijvoorbeeld 1000 abonneelijnen. Derhalve kan de poort 0 gekoppeld worden met de lijn 26 van aansluitingssubeenheid 18 terwijl de poorten 1-7 gekoppeld worden met andere toegangsschakelaars in de aansluitingseenheid 12. De poorten 8-15 zijn gereserveerd voor netwerkgroei.
In fig. 5b is een voorbeeld aangegeven van de volgende trap van groei van het groepschakelvlak 100 voor twee aansluitingseenheden zoals de aansluitingseenheden 12 en 14. Zodoende zijn twee eerste trapschakelelementen per vlak van de groepschakelaar aanwezig, waarbij elk vlak tweede trapschakelelementen bezit bijvoorbeeld 0, 1, 2 en 3 om de twee eerste trapschakelelementen onderling te verbinden. De uitgangen op de tweede trap zijn gereserveerd voor latere netwerkgroei en dit
<EMI ID=56.1>
Deaienen .
Fig. 5c toont een voorbeeld van de groei van een schakelvlak
100 om acht aansluitingseenheden onder te brengen. De schakelelementen van trap 1 en trap 2 zijn nu getekend als volledig onderling verbonden en slechts de uitgangen van trap 2 zijn beschikbaar voor verdere groei, <EMI ID=57.1>
onderling te verbinden terwijl een derde trap van schakel ing per vlak
<EMI ID=58.1>
eenheden toont die gekoppeld zijn met het geëxpandeerde groepschakel-
<EMI ID=59.1>
<EMI ID=60.1>
kende niet-verbonden poorten zijn beschikbaar voor expansie en elk <EMI ID=61.1>
binding van deze poorten tot maximaal bijvoorbeeld het netwerk van fig. 4, dat een capaciteit heeft om meer dan 100.000 abonneelijnen te schakelen. Fig. 6 toont een lijnaansluitingssubeenheid 18 welke maximaal 8 aansluitcombinaties 36 bevat waarbij elk van deze 60 abonneelijnen bevat, een aansluitingsgrensvlak en een A-microprocessor waarbij drie van deze aansluitcombinaties bij 36, 37 en 39 getekend zijn.
<EMI ID=62.1>
drie getekend zijn. Elk aansluitingsgrensvlak, zoals grensvlak 190 behoort bij bijvoorbeeld 60 abonneelijnen van 60 lijnketens en een Amicroprocessor 198 is toegewezen aan bepaalde verwerkingsfuncties, zoals het opbouwen van een weg door het schakelnetwerk of aansluitings-
<EMI ID=63.1>
190. Elk aansluitingsgrensvlak 190 heeft één tweerichtingstransmissieverbinding zoals verbinding 199 naar een poort van elk der toegangsschakelaars zoals de toegangsschakelaars 180 en 181. Elke toegangsschakelaar zoals toegangsschakelaar 180 welke het aan de hand van fig. 3 beschreven 16-poorts schakelelement bevat, verschaft geschakelde toegang ofwel naar de vlakken van de groepschakelaar 10 bijvoorbeeld via de uitgangspoorten 8, 10, 12, 14 of naar een B-processor 183 via bij-
<EMI ID=64.1>
sor andere verwerkingsfuncties uitvoert zoals gesprekbesturing. Ongebruikt� uitgangspoorten van de toegangsschakelaar zoals de poorten 11,
13 en 15 zijn aangegeven als SPARE en zijn beschikbaar voor het uitrusten van andere inrichtingen zoals alarmen, monitors, diagnostische controllers, enz.
Fig. 7 toont een trunkaansluitir.gssubeenheid zoals subeenheid <EMI ID=65.1>
<EMI ID=66.1>
ingangen met hoge verkeersdichtheid bedient. Teneinde rekening te
<EMI ID=67.1>
aansluitingsgrensvlakken, elk waarvan behoort bij bijvoorbeeld 30 trunkaansluitingen. Derhalve zijn in deze configuratie de ingangen 4-7 op elke toegangsschakelaar 180 en 181 ongebruikt. Zo zijn de trunkaansluitcombinaties 60 en 61 van vier trunkaansluitcombinaties weergegeven die elk respectievelijk een aansluitingsgrensvlak 62 en 63 respectievelijk A-processor en geheugen 64 en 65 bevatten.
De B-processor en bijbehorend geheugen 66 en 67 die gekoppeld
<EMI ID=68.1>
geheugen 68 en 69 die gekoppeld zijn met de toegangsschakelaar 181
<EMI ID=69.1>
kunnen bijvoorbeeld type 8085 microprocessors zijn.
<EMI ID=70.1>
poort zoals de poort 15 van het schakelelement 300 bestaat uit een ontvangbesturingslogica 304 en zendbesturingslogica 306 respectievelijk de ingangs- en uitgangs-eenrichtingstransmissiewegen 308 en 310 en toegang tot een parallelle tijdverdelings gemuitiplexte bus 302 binnen het schakelelement 300.
In een te verkiezen uitvoeringsvorm van de uitvinding worden verbindingen opgezet via het schakelelement 300 op een eenrichtings-
(simplex) basis. Een simplexverbinding tussen een ingangskanaal van een poort (1 van 32 kanalen) naar een uitgangskanaal van een willekeurige poort (1 van 512 kanalen) wordt tot stand gebracht door een in-kanaal bevel dat SELECT bevel genoemd wordt. Dit SELECT bevel is
<EMI ID=71.1>
<EMI ID=72.1>
een schakelelement zijn mogelijk en deze worden onderscheiden door informatie in het SELECT bevel. Typische SELECT bevelen zijn "elke willekeurige poort, elk willekeurig kanaal" dat een bevel is dat
<EMI ID=73.1>
verbinding opzet naar een willekeurig vrij kanaal in een willekeurige uitgang van een willekeurige poort. "Port N, Any channel" is een
<EMI ID=74.1>
vrij kanaal in een bepaalde poort N, dat wil zeggen poort 8. "Port N, Channel M" is nog een SELECT bevel dat een verbinding opbouwt naar een bepaald kanaal M zoals kanaal 5 in een bepaalde poort N zoals
<EMI ID=75.1>
één van elke willekeurige even (of oneven) genummerde poorten" en ge- <EMI ID=76.1>
zijn in de capaciteit van de schakelmodule vervat (waarvan één poort bestaat uit één module), zoals meer in detail beschreven is aan de hand van fig. 9.
De ontvangbesturingslogica 304 voor elke poort synchroniseert op de inkomende data van andere schakelelementen. Het kanaalnummer
(0-13) van het inkomende kanaal wordt gebruikt om bestemmingspoort- en
<EMI ID=77.1>
schijn te halen. Gedurende de gemultiplexte moduletoegang tot de bus
302 in het kanaal zendt de ontvanglogica 308 het ontvanger. kanaalwoord tezamen met zijn bestemmingspoort- en kanaaladressen naar de TDM bus
302 van het schakelelement 300. Gedurende elke busperiode (de tijd gedurende welke data worden overgedragen van de ontvangbesturingslogica 308 naar de zendbesturingslogica 306) ziet elke zendlogica bij elke poort uit naar zijn poortadres op de TDM bus 302. Indien het poortnummer op de bus 302 overeenkomt met het unieke adres van de bepaalde poort, worden de data (kanaalwoorden) op de bus 302 ingeschreven in de data RAM van de herkennende poort op een adres dat overeenkomt met het adres dat uitgelezen is van de kanaal RAM naar de ontvangbesturingslogicapoort.
Dit bewerkt een eenwoorddataoverdracht van een ontvangbesturingslogica via de TDM bus 302 naar de zendbesturingslogica van een poort.
De poortzend- en ontvangbesturingslogica voor een bepaalde
<EMI ID=78.1>
<EMI ID=79.1>
synchronisatie levert aan de informatie op de lijn 308. Het uitgangssignaal van de synchronisatieketen 400 is een 16-bits kanaalwoord en zijn kanaalnummer (dat de kanaalpositie binnen het freem voorstelt) wordt gekoppeld op een first-in-first-out bufferregister 402 dat data op lijn 403 synchroniseert naar de bus 302 tempering hetgeen vereist is daar data op de lijn 308 asynchroon zijn ten opzichte van de bus
<EMI ID=80.1>
kanaalwoord en zijn 5-bits kanaalnummer. De in het 16-bits kanaalwoord vervatte informatie geeft de aard van de door het woord vervatte informatie aan. Deze informatie is vervat binnen protocolbits van het
<EMI ID=81.1> RAM 304 de actie aan, welke genomen moet worden door de ontvangbe-
<EMI ID=82.1>
Vijf soorten van acties, SFATA, SELECT, INTERROGATE, ESCAPE of IDLE/CLEAR zijn mogelijk. Indien het protocol SPATA (spraak er. datawoorden) is, wordt het kanaalwoord ongewijzigd naar de bus 302 gezonden en haalt het kanaaladres bestemmingspoort- en kanaaladres
<EMI ID=83.1>
302 gedurende de ontvanglogica bus toegangstijdsleuf van de poort. Indien een SELECT bevel is "Any Port, Any Channel" kiest de eerste vrije poort kiesketen 412 een zenlogica met een vrij kanaal teneinde daarin een "eerste vrij kanaal kiezen" uit te voeren. Gedurende de ontvanglogica TDM bus 302 toegangstijd wordt een "kies eerste vrije kanaal" gedaan in de uitgekozen poort in de uitgekozen zendlogica welke een "vrij kanaal" nummer vanaf zijn eerste vrij kanaal zoekketen 414 teruggeef t. Een NACK (not acknowledged) ontvangketen 416 onderzoekt
<EMI ID=84.1>
volgende trappen van het schakelnetwerk welke opgezet zijn via de zendlogica 306 van de module. NACK zoeklogica 408 onderzoekt het ontvangbesturings RAM 404 op kanalen welke niet teruggemeld (NACK) zijn en bewerkt dat de kanaalnummers van niet teruggemelde kanalen uit de zendlogica 306 in kanaal 16 uitgepulst worden. De zendlogica 306 onderzoekt de toestand van de poortadreslijnen van de bus 302 met zijn module-identificatiecode aan de decoder poortlogica, Indien aan de decoder 420 het juiste poortadres gedecodeerd wordt en de kieslijn van da bus 302 niet-actief is, dan wordt de inhoud van de SPATA lijnen van
<EMI ID=85.1>
door de toestand van de kanaaladreslijnen van de bus 302.
Indien de kieslijn van de bus 302 actief is en een eerste vrij kanaal zoekwerking gevraagd wordt door de ontvangbesturing zoals
406 (voor een willekeurige kanaaluitkiezing) dan vindt geen data
RAM 422 schrijfwerking plaats, doch wordt een vrij kanaalnummer teruggegeven naar de verzoekende ontvanglogica zoals 304 vanaf de eerste vrij kanaal zoekketen 414.
De data RAM 422 is een tijdsleufuitwisselaar en wordt sequentieel uitgelezen onder het bestuur van een teller welke vervat is in de zend/bus tempeerketen 428. Uit de data RAM 422 uitgelezen woorden worden in een parallel-ingangsserie-uitgang register 430 geladen dat
<EMI ID=86.1>
het uitgangsregister 430 geladen woord kan gewijzigd worden in kanaal 0 of 16. In kanaal 0 worden alarmen op de lijn 432 ingevoegd (voor foutcontrole) en desgewenst wordt door de logica 434 de NACK kanaalinformatie ingevoegd in kanaal 16. De zendbesturings RAM 426 bevat de status van elk uitgaand kanaal. De zendbesturingslogica 424 coordineert de lees- en schrijfwerkingen naar de data RAM 422 en zendbe-
<EMI ID=87.1>
lading.
Het opzetten van verbindingen door het netwerk tussen aansluitingen zal nu beschreven worden.
Zoals reeds opgemerkt is, verschaffen de 16-poorts schakelelementen zowel tijd- als ruimteschakelingsfuncties voor alle transmissiewegen. Op de inkomende weg bij elke willekeurige poort voor elk kanaal inkomende informatie kan overgebracht worden door het 16-poorts schakelelement naar de uitgaande weg van elke willekeurige poort, hetgeen ruimteschakeling oplevert en elk willekeurig kanaal op die weg, hetgeen tij dschakeling oplevert. Alle spraak en data (SPATA) overdracht via het netwerk is het resultaat van individuele poorten in de meerpoorts schakelelementen welke transformatie bewerken van een ingangskanaal (een van 512) naar een uitgangskanaal (een van 512) zoals tevorenbepaald is door weg-opzetprocedures met 32 kanaalwoorden per freem op elke gegeven transmissieweg.
Fig. 10 toont een voorbeeld van een kanaalwoordformaat dat toepasbaar is op alle kanalen 1 tot en met
15 en 17 tot en met 32, waarbij al deze kanalen SPATA kanalen zijn.
De kanaalwoordformaten voor kanaal 0 (onderhoud en synchronisatie) en
<EMI ID=88.1> fig. 11.
De SPATA kanalen kunnen gebruikt worden voor zowel digitale spraak als dataoverdracht tussen processors. Wanneer spraak overgedragen wordt, zijn 14-bits per kanaal woorden beschikbaar voor het
<EMI ID=89.1>
tocol-keuze. Wanneer gebruikt voor wegopbouwbesturing, zijn 13 bits/ kanaalwoorden beschikbaar voor de data en 3-bits voor protocolkeuze. Het kanaalwoordformaat maakt schakeling door het gehele netwerk mogelijk, hetgeen verbinding inhoudt via een aantal 16-poorts schakel-
<EMI ID=90.1>
verbindingen zijn twee éénrichtingsverbindingen vereist.
In fig. 10 zijn als voorbeeld kanaalwoordformaten voor alle kanalen behoudens de kanalen 0 en 16 aangegeven. Fig. 11 toont als voorbeeld kanaalwoordformaten voor kanaal 16. Fig. 10a-l0d geven data-
<EMI ID=91.1>
<EMI ID=92.1>
voor kanaal 16 en het alarmformaat voor kanaal 0. De kanaalwoorden in kanaal 0 bevatte tevens het kanaalsynchronisatiebitpatroon (6-bits) tussen aangrenzend 16-poorts schakelelementen.
SELECT bevel bouwt een verbinding on via een schakelelement.
INTERROGATE bevel wordt gebruikt nadat de weg is opgebouwd om te bepalen welke poort in het schakelalement voor die weg gekozen was.
ESCAPE bevel wordt gebruikt zodra een weg opgebouwd is om informatie over te brengen tussen twee aansluitcombinaties en om dergelijke informatie te onderscheiden van gedigitaliseerde spraakmonsters.
SPATA formaat wordt gebruikt om spraak- of datainformatie tussen twee willekeurige aansluitingen over te brengen.
IDLE/CLEAR bevelformaat geeft aan dat het kanaal vrij is.
Voor kanaal 16 zijn de SELECT, ESCAPE en IDLE/CLEAR bevelen soortgelijk aan die beschreven zijn aan de hand van fig. 10 behoudens dat er geen SPATA mode is, het INTERROGATE bevel niet vereist is en daar kanaal 16 het NACK kanaal draagt, de soorten van SELECTS beperkt zijn. Het HOLD bevel bevat een kanaal 16 verbinding zodra dit opgebcuwd is door de SELECT bevelen. Kanaal 0 is gereserveerd voor onderhoud en diagnostiek van het netwerk.
Fig. 12 toont een aansluitingssubeenheid 18 welke zijn gedeelte bevat van de toegangsschakeltrap, de toegangsschakelaars 42 en
44 als beschreven is aan de hand van fig. 1 en de groepschakelaar 10 <EMI ID=93.1> duele vlakken in de groepschakelaar en de individuele schakelelementen binnen elke trap niet aangegeven.
Door het schakelnetwerk wordt een verbinding opgebouwd vanaf één aansluitingsgrensvlak zoals 690 naar een ander aansluitingsgrensvlak zoals 190; of van een B-processor zoals 183 naar een andere pro- <EMI ID=94.1>
vlak 190 door een reeks van SELECT bevelen, dat wil zeggen kanaalwoordformaten welke ingevoegd worden in de PCM gefreemde bitstrocm tussen het aansluitingsgrensvlak (of processor) van oorsprong en de toegangsschakelaar in. opeenvolgende freems in het aan de verbinding toegewezen kanaal. Voor elke wegverbinding via elke schakeltra� is één SELECT bevel vereist. Een verbinding via het schakelnetwerk wordt uitgevoerd door een opeenvolgende reeks van verbindingen via individuele schakel- <EMI ID=95.1>
<EMI ID=96.1>
lager genummerde trappen naar hoger genummerde trappen door "ingang naar uitgang" verbindingen over schakelelementen tot een tevorenbepaalde "reflectietrap" bereikt is. Reflectie is de verbinding tussen inlaatpoorten in het schakelelement en maakt verbinding mogelijk zonder
<EMI ID=97.1>
om de gewenste verbinding te voltooien. Voor een gedetailleerde beschrijving van reflectie in een schakelnetwexk zij verwezen naar de Nederlandse octrooiaanvrage 7801311 ingediend 6 februari 1978.
<EMI ID=98.1>
naar ingang" verbinding gemaakt, gevolgd door een normale progressie vanaf hoger genummerde trappen naar lager genummerde trappen door "uitgang naar ingang" verbindingen over schakelelementen.
<EMI ID=99.1>
ten opzichte van een uniek netwerkadres van het gevraagde aansluitingsgrensvlak zoals 190. Deze regels zijn in grote trekken als volgt:
indien het eindpunt zijnde aansluitingsgrensvlak zich in dezelfde aansluitingssubeenheid bevindt, vindt reflectie plaats in
<EMI ID=100.1>
in trap 2.
Voor alle andere gevallen vindt reflectie plaats in de trap 3.
Wederom verwijzend naar fig. 1 en 4 tonen deze een uniek ken-
<EMI ID=101.1> <EMI ID=102.1>
naar elk groepschakelaarvlak zoals het getekende vlak 0 van fig. 4, waarbij deze transmissielinks eindigen op één schakelelement in elk vlak. Dit schakelelement blijkt een uniek adres te hebben gezien
vanaf het centrum (dat wil zeggen de derde trap) van de groepschakelaar
10. Aldus is bijvoorbeeld onder verwijzing naar fig. 4, het schakel-
<EMI ID=103.1>
trap, toegankelijk via de ingang 0 vanaf trap 3 gevolgd door ingang 0 vanaf trap 2. Hieruit volgt het adres van de aansluitingseenheid, dat
<EMI ID=104.1>
eenheid uniek geadresseerd binnen aansluitingseenheid ten opzichte van de tweede trap ingangen, dat wil zeggen, onder verwijzing naar fig. 1, kan een aansluitingssubeenheid 18 gezien worden als TSU (0) van TU (0,0) daar deze uniek geadresseerd is vanaf de ingangen O en 4 van de eerste
<EMI ID=105.1>
vlak in elke aansluitcombinatie uniek geadresseerd via zijn ingangsadres op de toegangsschakelaar. Aldus is het adres van een aansluitings-
<EMI ID=106.1>
bijvoorbeeld, onafhankelijk van het feit welk schakelelement in trap 3 het "reflectiepunt" is.
Dit maakt het de wegopbouw besturende A-processor 698 mogelijk de volgende reeks van SELECT bevelen in het netwerk te geven teneinde een verbinding op te bouwen naar het aansluitingsgrensvlak 190 waarvan het netwerkadres bijvoorbeeld (a,b,c,d) is.
<EMI ID=107.1>
Dit stelt een SPATA verbinding op via de toegangsschakelaar naar een groepschakelvlak.
FREEM 2. SELECT, ANY PORT, ANY CHANNEL:
Dit stelt een verbinding op via trap 1 van het gekozen vlak.
FREEM 3. SELECT, ANY PORT, ANY CHANNEL:
<EMI ID=108.1>
FREEM 4. SELECT PORT (a) ANY CHANNEL:
Dit reflecteert de verbinding via trap 3 naar trap 2.
FREEM 5. SELECT PORT (b) ANY CHANNEL:
<EMI ID=109.1>
<EMI ID=110.1>
<EMI ID=111.1>
trap 1.
<EMI ID=112.1>
Dit stelt een verbinding op in terugwaartse richting door de toegangsschakelaar naar het aansluitingsgrensvlak (a,b,c,d).
Dit netwerk laat schakelen toe in voorwaartse richting naar elk willekeurig reflectiepunt in de trap die bepaald is als de reflectietrap en vervolgens in terugwaartse richting via het netwerk met een constant adres dat onafhankelijk is van het reflectieschakelelement in die trap.
De reeks van SELECT's kan door elk willekeurig aansluitingsgrensvlak gebruikt worden om een verbinding naar TI (a,b,c,d) op te bouwen en het boven beschreven "eerste vrij kanaal" kiesmechanisme verzekert een minimale transmissievertraging op de gekozen weg. Waar reflectie zoals beslist wordt uit de hierboven gegeven regels mogelijk
<EMI ID=113.1>
reeks gebruikt worden. Zo behoeft slechts als weergegeven in fig. 12 de B-processor 183 welke zich in dezelfde aansluitingssubeenheid 18 bevindt als het aansluitingsgrensvlak 190, de volgende afgeleide reeks af te geven.
<EMI ID=114.1>
<EMI ID=115.1>
zijn afhankelijk van de bepaalde gebruikte computerprogramma's. Als voorbeeld dienende verwerkingsfuncties zijn echter: aansluitingsbesturing, welke de kenmerken verschaft voor elke dienstklasse voor abonneeof trunklijnen; signaleringsbesturing, welke signalen voortbrengt om aansluitingen onder bestuur van de aansluitingsbesturingsverwerking op te roepen en decodeert en interpreteert reeksen van signalen en cijfers welke als telefoongebeurtenissen gekoppeld worden op de aansluitings-
<EMI ID=116.1>
door het netwerk opbouwt, vasthoudt en afbreekt, zoals die gericht worden door de functies van de aansluitingsbesturing en signalerings-
<EMI ID=117.1>
basis uitvoert en toelaat dat alle andere processen onafhankelijk werken van een bepaalde organisatie van de databasis; en hardware be-sturing, welke processen omvat voor de besturing van de hardware welke
<EMI ID=118.1>
sluitingseenheden en schakelelementen. Een tot voorbeeld dienende verdeling van verwerkingsfuncties is de toewijzing van hardware besturing voor tot 60 lijnaansluitingen of 30 trunkaansluitingen bij elke Amicroprocessor en waarbij de andere functies uitgevoerd worden door de B-microprocessor voor een andere aantal aansluitingen. Uiteraard kan schakelbesturing alternatief uitgevoerd worden door de A-microprocessor.
Fig. 13 toont temperingsschema's ter illustratie van de werking van het schakelelement 300. <EMI ID=119.1> <EMI ID=120.1>
de tijdsleufnummers geschreven in hexadecimale notatie en zijn de kanalen 0 en 1 en acht tijdsleuven van kanaal 2 aangegeven.
Fig. 13b is de 4,096 Mb/s bus klok.
<EMI ID=121.1>
nisatiebevel is, dat optreedt op de bus 302 gedurende kanaal 31 en tijdsleuf E.
Fig. 13d 13h illustreren voor de poorten 0,1, 2, 14 en 15 van <EMI ID=122.1>
acties van hun respectievelijke poorten. Poorten 3-13 zijn niet aangegeven, doch ze zijn in werking identiek. Elk der busoverdraaganhullenden 501, 502, 503, 504 en 505 voor de poorten 0, 1, 2, 14 en 15
<EMI ID=123.1>
paalde lijnen van de TDM bus 302 gedurende bepaalde tijden zodat slechts één poort informatie uitzendt op één willekeurige lijn van de TDM bus 302 op enig tijdstip. De nauwkeurige tijd van het starten van een overdraagomhullende is bepaald door een unieke poortadrescode.
Fig. 14, 14a toont het klokstelsel dat aangegeven is door fig. 13b. De fig. 14b-14e zijn uitbreidingen van de tijdsleuven P, D,
<EMI ID=124.1> DESTINATION PORT ADDRESS (4-bits elk op een afzonderlijke lijn), DESTINATION CHANNEL ADDRESS (5-bits elk op een afzonderlijke lijn),
<EMI ID=125.1>
ontvangen worden van de bus 302 zijn SELECTED CHANNEL (5-bits elk op een afzonderlijke lijn), ACKNOWLEDGE (1-bit), en MODULE BUSY (1-bit). Afhankelijk van het FIFO DATA woord van de FIFO buffer 402 en de inhoud van de RECEIVE CONTROL RAM 404 die geadresseerd is door het kanaalnummeruitgangssignctal van FIFO 402 worden diverse signalen aan
<EMI ID=126.1>
in de PORT, CHANNEL en RECEIVE CONTROL RAMS van de ontvanglogica 304 voor de inwerking gestelde poort ingeschreven. De SET WRITE ACTIVITY LINE van bus 302 is een speciale functielijn om het optreden van tevorenbepaalde functie te niet te doen.
Gedurende de in fig. 14b als (1) getekende tijdsleuf P zendt de doorgaans actief zijnde ontvanglogica 304 naar bus 302 het nummer van de logische zendpoort van de bestemming en zet de juiste signalen op
<EMI ID=127.1>
van de in fig. 14a als (2) getekende klokpuls zetten alle zendlogica's
306 van alle 16 poorten de toestand van de bovengenoemde buslijnen
in registers welke behoren bij de decodeerpoortnummerketen 420 en de zendbesturing 424. Gedurende de tijdsleuf D als getekend in fig. 14c bij (3) zet de ontvanglogica van de in werking gestelde poort informatie op de DATA LINES en DESTINATION CHANNEL ADDRESS LINES. Bij de volgende stijgende flank van de klok als aangegeven in fig. 14a bij (4) wordt deze informatie overgebracht in bufferregisters welke behoren bij de data RAM 422. Gedurende de tijdsleuf W als getekend in fig. 14d
bij (5) , indien het poortnummer voorgesteld door de 4-bits op de DESTINATION PORT ADDRESS LINES dat optrad gedurende tijdsleuf P past bij de poortidentificatiecode van een bepaalde poort, welke code uniek voor elke poort is, treedt een werking op aan de zendlogica van de poort. Deze werking kar. zijn een inschrijven in de data RAM 422 van die poort of een antwoord op een SELECT bevel. Tevens wordt gedurende tijdsleuf W een eigen waarde voor het gekozen kanaalnummer gekoppeld vanaf eerste vrij kanaal zoekketen 414 op de SELECTED CHANNEL NUMBER LINES, indien dit geschikt is en wordt een waarde (ofwel logisch 1 of 0) voor een acknowledge signaal geévalueerd. Een NAKC is eenvoudigweg het uitblijven van een terugmeld signaal. Gedurende de tijdsleuf R,
<EMI ID=128.1>
een antwoord op de SELECTED CHANNEL nummer- en terugmeldlijnen. De inwerking gestelde ontvanglogica draagt de toestand van deze lijnen over in een register dat behoort bij de ontvangbesturing 406 op de volgende CLOCK voorflank als getekend bij (7) in fig. 14a en enige tijd later als getekend bij (8) in fig. 14e, brengt deze zijn eigen
<EMI ID=129.1>
op de laatste stand.
<EMI ID=130.1>
bepaalde poort ontvangen NACK kanaalnummers bewerken dat een terugwijsbit gezonden wordt in de zendlogica van dezelfde poort op het adres
<EMI ID=131.1>
een NACK in kanaal 16 kan gedecodeerd worden als "NACK kanaal 7" als voorbeeld. De volgende keer dat de ontvanglogica welke een weg in kanaal 7 heeft opgebouwd in kanaal 7 tracht te schrijven, zal het geen terugmeldsignaal krijgen en zal de logica het kanaal met de weg naar kanaal 7 als "niet teruggemeld" aanduiden. De NACK zoekketen 418 zal dan het nummer van het niet teruggemelde kanaal vanuit zijn zendlogica uitpulsen in kanaal 16.
Vertraging via het netwerk wordt automatisch tot een minimum teruggebracht door het gebruik van de eerste vrij-kanaal zoektechniek. De eerste vrij-kanaal zoekketen 414 kijkt doorlopend naar de "busy bit" van de zendbesturings RAM 424 voor vrije kanalen met het laagste kanaalnummer hoger dan het lopende uitgangskanaalnummer gekoppeld op de seriedata op de PCM lijn 310.
De uitvinding is beschreven voor uitvoeringsvormen die slechts als voorbeeld bedoeld zijn en geen beperking van de omvang van de uitvindingsgedachte inhouden.
CONTINUOUSLY EXPANDABLE LOW NETWORK
The invention generally relates to distributed control digital communications computing systems, to digital switching networks and to telephone exchanges for providing expandable subscriber line / trunk traffic capacity for long-distance exchanges, tandem exchanges, rural exchanges, local exchanges, and concentration and expansion applications. The invention also relates to multiprocessor communication systems in which some of the data processing functions associated with groups of telephone or other terminals are provided by a group of processors, while other processing functions associated with different and larger groups.
of the telephone or other connections are provided independently by a second group of processors, while providing communication and data exchange between the two groups of processors
over common transmission paths through a digital switching network. The invention also relates to multi-port switching elements which are characterized in that the ports thereof act either as inputs or as outputs, depending only on the application requirements of the network, to provide one-way, two-way or multi-way switches in the network.
Today, in modern telephone switching systems, it is required that data representative of the state of the subscriber lines and trunk lines served by such a switching system be stored along with required actions by the switch in response to different line and trunk line states. Representative data refers to the set-up of the road over the network, the subscriber's class of service, the trunk line class of the connection, subscriber number to device number conversion, device number to subscriber number conversion, etc.
In known systems with centralized control, this data is available in a common memory, which is duplicated for security and reliability and is accessible to computers with common control for serial processing of the extracted data. In known multi-processing systems with common control, more than one processor at the same time requests to access the common memory to obtain data, resulting in undesirable problems.
<EMI ID = 1.1>
capacity, which effect increases as the number of processors increases.
Decentralization of control and distributed data processing have evolved in the light of the problems inherent in a centrally managed system. An already known switching system, in which
<EMI ID = 2.1>
<EMI ID = 3.1>
Another known switching system, which is progressively controlled with distributed control, is described in the U.S. patent
3,860,761.
Heretofore known systems have concentrated on achieving high efficiency for the processing function, with multiple processing yielding increased processing capabilities; however, with consequent undesirable interaction between software packages in which changing or adding features in an unpredictable way can adversely affect the ongoing functioning of other features. A major reason for the problems of known architectures with shared control, whether or not they already employ multiple processors, is that the processing functions with stored program control are time-spaced between a number of tasks that occur randomly at the command of the outgoing and incoming traffic. , which does not provide efficient operation of the stored software packages.
According to the invention there is no separate identifiable
<EMI ID = 4.1>
provide groups of necessary processing functions for the sub-systems being served. Thus, groups of control functions for particular sub-systems are performed by processors assigned to those sub-systems; however, other processing functions of the same subsystems, which can be performed more efficiently by other processors, are performed by those other processors.
Furthermore, according to the invention, a switching network architecture is provided in which not only multi-channel digitized
<EMI ID = 5.1>
the network, but the same channels also contain the path selection and other control signals for the distributed control carried on the same transmission paths through the system.
<EMI ID = 6.1>
other data source, is served by a terminal unit which contains all the facilities and logic control to communicate with
<EMI ID = 7.1>
establish, hold and break switching system to other terminal units. All communication between processors is conducted through the switching network. A group switch
<EMI ID = 8.1>
<EMI ID = 9.1>
<EMI ID = 10.1>
catch, where it functions as an actual non-blocking
<EMI ID = 11.1>
identified, isolated and through traffic.
According to the invention, there is provided a group switch in which multi-port single-sided switching elements can be arranged in any input / output configuration, for example, as 8 x 8 switches containing space and time switching in an ST configuration. Selecting a path through the network of switching elements
<EMI ID = 12.1>
gene. Furthermore, reflection switching facilities are present, so that a path which, for example, is built up in a stage two switch, is reflected backwards via the speaking path when no stage three has yet
<EMI ID = 13.1>
the stage two switch will remain available for future connection for network expansion. The expansion to a third stage would then require connection from the available outputs of stage two to the inputs of the future stage three switch.
A digital switching network with distributed control is implemented as a group switch with a number of stages of down-port single-sided switching elements for selective interconnection
<EMI ID = 14.1>
network established by way-select control signals which are multiplexed on common transmission links to and through the network together with digitally encoded data from the terminals on common transmission paths such that data is received phase-asynchronously at each stage of the network and either coupled on a level of higher order of the net-
<EMI ID = 15.1>
interconnect network switched connections.
The single-sided switching elements are selectively operable as single-sided or multi-sided according to their position in the network.
The invention will now be explained in more detail with reference to the drawing. In it shows:
Fig. 1 shows a block diagram of a switching system with distributed control according to the invention; Fig. 2 shows the modular extensibility of the switching network according to the invention; Fig. 3 is a simplified block diagram of a multi-port switching element according to the invention; Fig. 4 one plane of a switching network according to the invention: <EMI ID = 16.1>
according to the invention:
Fig. 6 is a block diagram of a line terminal subunit; FIG. 7 is a block diagram of a trunk terminal subunit; <EMI ID = 17.1> multi-port switching element according to the invention; Fig. 9 is a block diagram of the logic of one gate of the multi-port switching element according to the invention; <EMI ID = 18.1> finding of used channel word formats; <EMI ID = 19.1> finding of additional channel word formats used; Fig. 12 shows a typical connection between terminals by the <EMI ID = 20.1> <EMI ID = 21.1> to illustrate the operation of the switching elements according to the invention; Figures 14a, 14b, 14c, 14d and 14e show more detailed timing diagrams illustrating the operation of the switching elements according to the invention, and <EMI ID = 22.1> invention.
Description of the preferred embodiment.
FIG. 1 shows a block diagram of a digital distributed control switching system that includes a group switch 10 through which <EMI ID = 23.1>
to provide transmission paths for linking data between terminals served by the terminal units.
In the following, a terminal unit is a subsystem for operating a group of terminals terminating with one first stage switch in each plane. of the group switch. Each terminal unit contains 8 access switches, through which data is linked from the terminals to and from the group switch 10.
In the following, a terminal sub-unit is a sub-system of a terminal unit for operating a group of terminals.
<EMI ID = 24.1>
<EMI ID = 25.1>
described in Dutch patent application 7802234 filed March 1
1978.
The terminal units 12, 14 and 16 are representatively indicated; however, a maximum of 128 terminal units or more can be switched by the group switch 10; therefore, the terminal units 12, 14 and 16 are shown for illustrative purposes only. Each terminal unit can serve as an interface between, for example, 1920 subscriber
<EMI ID = 26.1>
the terminal subunits 18, 20, 22 and 24 are drawn for the terminal unit 12.
Coupled to the terminals are 32 channel PCM multiplexed digital lines onto which 30 bidirectional subscriber lines are multiplexed.
Each terminal unit such as terminal unit 12 is coupled to group switch 10 by a plurality of multiplexed transmission links, each of these transmission links containing two unidirectional transmission paths. Each terminal subunit 18, 20, 22 and 24 of the terminal unit 12 is coupled to each face of the group
<EMI ID = 27.1>
as a coupling between the terminal unit 18 and the plane 0 of the group switch 10 and the transmission links 30 and 32 as a coupling between the terminal subunit 18 and plane 3 of the group switch 10.
<EMI ID = 28.1> planes 1 and 2 of the group switch 10 through similar transmission links. Subunits 20, 22, and 24 are also coupled to each face of the group switch in a similar manner as terminal subunit 18 is coupled. Each transmission link 26, 28, 30 and 32 drawn for the terminal subunit 18 is bi-directional because it includes a pair of one-way transmission paths with each path assigned to one direction of the data flow. Each one-way transmission path carries 32 channels of digital information time division multiplexed thereon (TDM) in serial bit format.
Each frame of the TDM format contains the 32 channels with each channel containing 16 bits of information and at a bit transfer rate of 4.096 Megabits per second This transmission rate is clocked throughout the system and therefore this system can be called synchronous in speed.
Since, as will be explained below, the system is also phase asynchronous, no phase relationship is required with respect to data bits in a frame received by different switching elements or by the different ports in a single switching element. This speed synchronous and phase asynchronous switching system is employed in the group switch and in the access switches by a number of multi-port switching elements. When digital speech samples are sent to or from a particular terminal anywhere in the system, the digital speech samples must be time multiplexed into the appropriate channels on the transmission links between switching elements used to make the terminals.
<EMI ID = 29.1>
as the channels used for interconnecting the connections can change.
A time slot interchange, i.e. the transfer of data from one channel to another channel, is known and is described, for example, in Dutch patent application 7801311 filed February 6, 1978. As will be described below, a unique multi-port switching mechanism is provided, which may include a 16 port switching element that can act as a 32 channel timer and a 16 port space switch and typically handle all input signals applied thereto in less than a single frame time. The digital speech samples may contain up to 14 bits of the 16 bit channel word, with the two remaining bits used as protocol bits (to change the data type in the other 14 bits
<EMI ID = 30.1>
element can be used for example 14 bit linear PCM samples,
<EMI ID = 31.1>
bits, data bytes, etc.
Each terminal subunit includes two groups of processors, such as terminal subunit 18 where the first
<EMI ID = 32.1>
are assigned to a separate group of terminals called a terminal assembly and perform a special group of processing functions such as building the path through the group switch 10 and providing an interface to terminals within the terminal assembly. High traffic connection combinations such as telephone connection lines can contain as many as 30 connections, while connection combinations with low traffic density such as telephone subscriber lines can contain as many as 60 connections. Each terminal subunit can interface with up to four high traffic terminal combinations and thus contain four A-type processors, while a low traffic density subunit can interface for eight low traffic terminal combinations and thus contain eight A-type processors.
For example, each A processor may contain a Type 8085 microprocessor from Intel Corporation and associated RAM and ROM memory. Thus, any connection unit can
<EMI ID = 33.1>
subscriber's lines) or 480 trunk connections for high traffic density. Each terminal assembly such as 36 in the subunit 18 includes one A processor and its associated terminal assembly interface. This terminal junction interface is through a pair of bilateral connections
38 and 40 respectively coupled to each of two access switches
42 and 44 within the terminal unit 18. The access switching elements, such as the access switching elements 42 and 44 of the subunit
18 are of the same switching element configuration as the switching elements of the group switch 10. The access switching elements 42 and 44 each provide access for the subunit 18 to one of a pair of
<EMI ID = 34.1> terminal subunit 18. Other pairs of B-scort processors are provided within terminal subunits 20, 22, and 24, but for purposes of description, only the B processors of subunit 18 are indicated. This second group of processors, the B processors, are assigned to a second group of processing functions such as link control (processing link-related data such as signaling analysis, conversions, etc.) for the terminals for which the terminal subunit 18 serves as interface and can also be implemented by an 8085 microprocessor or its equivalent. A security pair of processors is formed by it. incorporating identical processing functions into B processors 46 and
48 and the access switches 42 and 44 for the terminal subunit
<EMI ID = 35.1>
<EMI ID = 36.1>
either the B processor 46 can select via the access switch 42 or
<EMI ID = 37.1>
failure of half of the safety pair, thus providing another path.
In Fig. 2 the group switching matrix 10 is indicated which four
<EMI ID = 38.1>
0 at 100, the plane 1 at 102, the plane 2 at 104 and the plane 3 at
106.
There are a number of them for the particular application of the system
<EMI ID = 39.1>
of traffic and service. In preferred embodiments, two, three or four switching surfaces can be present which can serve 120,000 or more connections, that is, subscriber lines terminating in the above-mentioned line chains as described in Dutch patent application 7802234.
Each button can have up to three switching element stages in one
<EMI ID = 40.1>
particular plane for a connection may be housed within the individual terminal unit 12 instead of in the group switch 10. The particular plane of switching elements is selected for connection by the access switching stage in the terminal unit. For example, the access switching element 42 in the subunit 18 may select plane 0.100 via the link 26 and plane 3.106 via the link 30, for example.
The group switch 10 can be expanded modularly or by increasing the number of surfaces to increase the possibility of data
<EMI ID = 41.1>
pin or increase the number of switching elements per stage to increase the number of terminals served by the group switch. For typical application requirements, the number of stages per plane of the group switch 10 can be modularly expanded as follows:
<EMI ID = 42.1>
FIG. 3 shows a basic switching element according to the invention from which all switching stages are formed and which may include a multi-port single-sided switch 300 which is described by way of illustration. <EMI ID = 43.1>
ports greater or less than 16 may be, and this is only an example. A one-way switch can be defined as a switching element with a number of ports with bidirectional transmission capability in which the signals received at any port
<EMI ID = 44.1>
arbitrary port (either the same or a different port of the switching element). In operation, all port-to-port data transfer within the switching element 300 is obtained through a bit parallel time division multiplex (TDM) bus 304 which enables space switching, which can be defined as providing a transmission path between each pair of ports within the switching element.
Each port contains 0 through 15 of the switching element 300
<EMI ID = 45.1>
logic Tx 306 which is given as an example for gate 7. Data is transferred to and from any port such as <EMI ID = 46.1>
The same configuration to which the switching element 300 is connected in bit-series format through the receive control input line 308 and the transmit control output line 310 respectively at the system clock frequency of 4.096 Mb / s with 512 serial bits forming a frame divided into 32 channels of 16 bits each.
Serial transmission data from the 16 ports is synchronous in both speed and phase, i.e. the transmit control logic 306 and the equivalent transmit control logic for the other 15 ports of the switching element 300 all transmit at the same clock rate of 4.096 Mb / s and at each any moment the same bit-
<EMI ID = 47.1>
bit series data at the receive control logic 304 of port 7 and all other ports of the switching element 300 is only rate synchronous. that is, there is no necessary relationship as to which bit
can receive two ports in a frame at any time. Therefore the reception is phase asynchronous. Receive control logic 304 and transmit control logic 306 each include a control logic portion and a universally accessible memory, which will be described with reference to FIG.
<EMI ID = 48.1>
<EMI ID = 49.1>
is only by definition, i.e., place in the switching network that switching ports are designated as inputs or outputs. In the 3-stage group switch plane 100, an illustrative embodiment shows the gates 0-7 of the switching elements 108 and 110 in stages 1 and 2 as inputs, while the gates 8-15 are indicated as outputs.
<EMI ID = 50.1>
<EMI ID = 51.1>
say all ports are indicated as inputs.
In general, when considering an arbitrary group
<EMI ID = 52.1>
To be modular in growth, the stairs are constructed as a two-sided staircase with outlets reserved for growth. However, if in any <EMI ID = 53.1>
than half of the maximum required number of connections, the staircase is designed as a single-sided staircase. This allows for continuous modular expansion up to the maximum required network size without requiring rearrangement of the connections between stages.
The modular expansion of the switching element 300 to a switching plane 100 is indicated by Figs. 5a-5b.
<EMI ID = 54.1> <EMI ID = 55.1>
unit with for example 1000 subscriber lines. Thus, port 0 can be coupled to line 26 of terminal subunit 18 while ports 1-7 are coupled to other access switches in terminal unit 12. Ports 8-15 are reserved for network growth.
In Fig. 5b, there is shown an example of the next stage of growth of the group switching plane 100 for two terminal units such as terminal units 12 and 14. Thus, two first stage switching elements are provided per plane of the group switch, each plane having second stage switching elements, for example 0, 1 , 2 and 3 to interconnect the two first stage switching elements. The outputs on the second stage are reserved for later network growth and this
<EMI ID = 56.1>
Serve.
FIG. 5c shows an example of the growth of a button
100 to accommodate eight connection units. The switching elements of stage 1 and stage 2 are now drawn as fully interconnected and only the outputs of stage 2 are available for further growth, <EMI ID = 57.1>
to be interconnected while a third stage of switching per plane
<EMI ID = 58.1>
displays units associated with the expanded group switching
<EMI ID = 59.1>
<EMI ID = 60.1>
Unconnected ports are available for expansion and each <EMI ID = 61.1>
binding of these ports up to, for example, the network of Fig. 4, which has a capacity to switch more than 100,000 subscriber lines. FIG. 6 shows a line terminal subunit 18 containing up to 8 terminal combinations 36, each of which contains 60 subscriber lines, a terminal interface and an A microprocessor, with three of these terminal combinations shown at 36, 37 and 39.
<EMI ID = 62.1>
three are drawn. Each terminal interface, such as interface 190, is associated with, for example, 60 subscriber lines of 60 line chains, and an Amicroprocessor 198 is assigned to certain processing functions, such as building a path through the switching network or terminal
<EMI ID = 63.1>
190. Each terminal interface 190 has one bidirectional transmission link such as connection 199 to a port of each of the access switches such as access switches 180 and 181. Each access switch such as access switch 180 which includes the 16-port switching element described with reference to FIG. 3 provides either switched access. to the faces of the group switch 10, for example, via the output ports 8, 10, 12, 14 or to a B processor 183 via additional
<EMI ID = 64.1>
s perform other processing functions such as call control. Unused � output ports of the access switch such as gates 11,
13 and 15 are marked as SPARE and are available for equipping other devices such as alarms, monitors, diagnostic controllers, etc.
FIG. 7 shows a trunk terminal subunit such as subunit <EMI ID = 65.1>
<EMI ID = 66.1>
serves entrances with high traffic density. In order to take
<EMI ID = 67.1>
terminal interfaces, each of which belongs to, for example, 30 trunk terminals. Therefore, in this configuration, inputs 4-7 on each access switch 180 and 181 are unused. For example, the trunk terminal combinations 60 and 61 of four trunk terminal combinations are shown, each of which contains a terminal interface 62 and 63, respectively, A processor and memory 64 and 65, respectively.
The B processor and associated memory 66 and 67 are linked
<EMI ID = 68.1>
memories 68 and 69 associated with the access switch 181
<EMI ID = 69.1>
can be, for example, Type 8085 microprocessors.
<EMI ID = 70.1>
gate like the gate 15 of the switching element 300 consists of a receive control logic 304 and transmit control logic 306, the input and output unidirectional transmission paths 308 and 310, respectively, and access to a parallel time division multiplexed bus 302 within the switching element 300.
In a preferred embodiment of the invention, connections are established through the switching element 300 on a unidirectional
(simplex) base. A simplex connection between an input channel of a port (1 of 32 channels) to an output channel of any port (1 of 512 channels) is established by an in-channel command called a SELECT command. This SELECT command is
<EMI ID = 71.1>
<EMI ID = 72.1>
a switching element are possible and these are distinguished by information in the SELECT command. Typical SELECT commands are "any port, any channel" which is a command
<EMI ID = 73.1>
connect to any free channel in any output of any port. "Port N, Any channel" is one
<EMI ID = 74.1>
free channel in a particular port N, i.e. port 8. "Port N, Channel M" is another SELECT command that establishes a connection to a particular channel M such as channel 5 in a particular port N such as
<EMI ID = 75.1>
one of any even (or odd) numbered ports "and ge <EMI ID = 76.1>
are contained in the capability of the switch module (one port of which is one module), as described in more detail with reference to Fig. 9.
The receive control logic 304 for each port synchronizes on the incoming data from other switching elements. The channel number
(0-13) of the incoming channel is used to port destination ports
<EMI ID = 77.1>
seem to get it. During the multiplexed module access to the bus
302 in the channel, the receive logic 308 sends the receiver. channel word along with its destination port and channel addresses to the TDM bus
302 of the switching element 300. During each bus period (the time during which data is transferred from the receive control logic 308 to the send control logic 306), each transmit logic at each port looks for its port address on the TDM bus 302. If the port number on the bus 302 matches with the unique address of the particular port, the data (channel words) on the bus 302 are written into the data RAM of the recognizing port at an address corresponding to the address read from the channel RAM to the receive control logic port.
This effects a one-word data transfer from a receive control logic over the TDM bus 302 to the send control logic of a gate.
The port send and receive control logic for a particular
<EMI ID = 78.1>
<EMI ID = 79.1>
synchronization provides the information on the line 308. The output of the synchronization circuit 400 is a 16-bit channel word and its channel number (representing the channel position within the frame) is coupled to a first-in-first-out buffer register 402 that stores data on it. line 403 synchronizes to bus 302 timing which is required as data on line 308 is asynchronous to the bus
<EMI ID = 80.1>
channel word and its 5-bit channel number. The information contained in the 16-bit channel word indicates the nature of the information contained in the word. This information is contained within protocol bits of the
<EMI ID = 81.1> RAM 304 indicates the action to be taken by the receive command
<EMI ID = 82.1>
Five types of actions, SFATA, SELECT, INTERROGATE, ESCAPE or IDLE / CLEAR are possible. If the protocol is SPATA (speech and data words), the channel word is sent unaltered to the bus 302 and the channel address gets destination port and channel address
<EMI ID = 83.1>
302 during the receive logic bus access time slot of the gate. If a SELECT command is "Any Port, Any Channel", the first free port selector circuit 412 selects a zen logic with a free channel to perform "select first free channel" therein. During the receive logic TDM bus 302 access time, a "select first free channel" is done in the selected port in the selected transmit logic which returns a "free channel" number from its first free channel search chain 414. Investigating a NACK (not acknowledged) receive chain 416
<EMI ID = 84.1>
subsequent stages of the switching network set up via the module's transmit logic 306. NACK search logic 408 examines the receive control RAM 404 for channels that have not been reported back (NACK) and causes the channel numbers of channels not reported back to be pulsed out of the transmit logic 306 into channel 16. The transmit logic 306 examines the state of the gate address lines of the bus 302 with its module identification code at the decoder gate logic. If at the decoder 420 the correct gate address is decoded and the dial of the bus 302 is inactive, the content of the bus 302 becomes inactive. the SPATA lines of
<EMI ID = 85.1>
by the state of the channel address lines of bus 302.
If the dial of bus 302 is active and a first free channel search is requested by the receive control as shown
406 (for any channel selection) then no data is found
RAM 422 writes, but a free channel number is returned to the requesting receive logic such as 304 from the first free channel search chain 414.
The data RAM 422 is a time slot interchanger and is read sequentially under the control of a counter contained in the transmit / bus timing circuit 428. Words read from the data RAM 422 are loaded into a parallel input serial output register 430 which
<EMI ID = 86.1>
the output register 430 loaded word can be changed to channel 0 or 16. In channel 0 alarms are inserted on line 432 (for error checking) and if desired by logic 434 the NACK channel information is inserted in channel 16. The transmit control RAM 426 contains the status from any outgoing channel. The send control logic 424 coordinates the reads and writes to the data RAM 422 and send commands.
<EMI ID = 87.1>
charge.
The setting up of connections by the network between terminals will now be described.
As already noted, the 16-port switching elements provide both time and space switching functions for all transmission paths. Information incoming on the incoming path at any port for any channel can be transferred by the 16-port switching element to the outgoing path of any port, yielding space switching and any channel on that path, yielding timing. All speech and data (SPATA) transmission over the network is the result of individual ports in the multi-port switching elements which process transformation from an input channel (one of 512) to an output channel (one of 512) as predetermined by road set-up procedures with 32 channel words per frame on any given transmission path.
FIG. 10 shows an example of a channel word format applicable to all channels 1 through
15 and 17 through 32, all of these channels being SPATA channels.
The channel word formats for channel 0 (maintenance and synchronization) and
<EMI ID = 88.1> fig. 11.
The SPATA channels can be used for both digital speech and data transfer between processors. When speech is transferred, 14-bit per channel words are available for it
<EMI ID = 89.1>
tocol choice. When used for road building control, 13 bits / channel words are available for the data and 3 bits for protocol selection. The channel word format allows switching throughout the network, which involves connection through a number of 16-port switching devices.
<EMI ID = 90.1>
connections, two unidirectional connections are required.
10 exemplary channel word formats for all channels except channels 0 and 16 are shown. FIG. 11 shows as an example channel word formats for channel 16. FIG. 10a-l0d indicate data
<EMI ID = 91.1>
<EMI ID = 92.1>
for channel 16 and the alarm format for channel 0. The channel words in channel 0 also included the channel sync bit pattern (6 bits) between adjacent 16-port switching elements.
SELECT command establishes a connection via a switching element.
INTERROGATE command is used after the road has been built to determine which port in the switching element was selected for that road.
ESCAPE command is used once a path has been built to transfer information between two terminal combinations and to distinguish such information from digitized speech samples.
SPATA format is used to transfer voice or data information between any two connections.
IDLE / CLEAR command format indicates the channel is free.
For channel 16, the SELECT, ESCAPE and IDLE / CLEAR commands are similar to those described with reference to Fig. 10 except that there is no SPATA mode, the INTERROGATE command is not required, and since channel 16 carries the NACK channel, the types of SELECTS are limited. The HOLD command contains a channel 16 link once it has been stored by the SELECT commands. Channel 0 is reserved for network maintenance and diagnostics.
FIG. 12 shows a terminal subunit 18 containing its portion of the access switching stage, the access switches 42 and
44 as described with reference to FIG. 1 and the group switch 10 <EMI ID = 93.1>, the individual planes in the group switch and the individual switching elements within each stage are not shown.
The switching network establishes a connection from one terminal interface such as 690 to another terminal interface such as 190; or from a B processor such as 183 to another pro <EMI ID = 94.1>
plane 190 through a series of SELECT commands, that is, channel word formats, which are inserted into the PCM frequency bitstream between the originating interface (or processor) and the access switch. consecutive frames in the channel assigned to the link. For any road connection via any switch rail � one SELECT command is required. A connection via the switching network is carried out by a consecutive series of connections via individual switching <EMI ID = 95.1>
<EMI ID = 96.1>
lower numbered stages to higher numbered stages through "input to output" connections across switching elements until a predetermined "reflection stage" is reached. Reflection is the connection between inlet ports in the switching element and allows connection without
<EMI ID = 97.1>
to complete the desired connection. For a detailed description of reflection in a switching network, reference is made to Dutch patent application 7801311 filed February 6, 1978.
<EMI ID = 98.1>
to input "connection made, followed by normal progression from higher numbered stages to lower numbered stages through" output to input "connections across switching elements.
<EMI ID = 99.1>
with respect to a unique network address of the requested terminal interface such as 190. These rules are broadly as follows:
if the terminal interface being a terminal interface is in the same terminal subunit, reflection takes place in
<EMI ID = 100.1>
in stage 2.
For all other cases, reflection takes place in stage 3.
Referring again to Figures 1 and 4, these show a unique feature
<EMI ID = 101.1> <EMI ID = 102.1>
to each group switch plane such as the shown plane 0 of Fig. 4, these transmission links terminating at one switching element in each plane. This switching element appears to have seen a unique address
from the center (i.e., the third stage) of the group switch
10. Thus, for example with reference to FIG. 4, the switching
<EMI ID = 103.1>
staircase, accessible via input 0 from stage 3 followed by entrance 0 from stage 2. This gives the address of the connection unit, which
<EMI ID = 104.1>
unit uniquely addressed within terminal unit with respect to the second stage inputs, i.e., referring to Fig. 1, a terminal subunit 18 can be thought of as TSU (0) of TU (0,0) as it is uniquely addressed from the inputs O and 4 of the first
<EMI ID = 105.1>
flat in each connection combination, uniquely addressed via its input address on the access switch. Thus, the address of a terminal
<EMI ID = 106.1>
for example, regardless of which switching element in stage 3 is the "reflection point".
This allows the path setup control A processor 698 to issue the following sequence of SELECT commands in the network to establish a connection to the terminal interface 190 whose network address is (a, b, c, d), for example.
<EMI ID = 107.1>
This establishes a SPATA connection through the access switch to a group switching plane.
FREEM 2. SELECT, ANY PORT, ANY CHANNEL:
This sets up a connection via stage 1 of the selected plane.
FREEM 3. SELECT, ANY PORT, ANY CHANNEL:
<EMI ID = 108.1>
FREEM 4. SELECT PORT (a) ANY CHANNEL:
This reflects the connection via stage 3 to stage 2.
FREEM 5. SELECT PORT (b) ANY CHANNEL:
<EMI ID = 109.1>
<EMI ID = 110.1>
<EMI ID = 111.1>
stage 1.
<EMI ID = 112.1>
This establishes a link backward through the access switch to the terminal interface (a, b, c, d).
This network permits switching forward to any reflection point in the stage defined as the reflection stage and then backward through the network with a constant address independent of the reflection switching element in that stage.
The set of SELECTs can be used by any terminal interface to establish a connection to TI (a, b, c, d) and the above described "first free channel" selection mechanism ensures minimal transmission delay on the selected path. Where reflection as decided from the rules given above is possible
<EMI ID = 113.1>
series can be used. Thus, only as shown in Fig. 12, the B processor 183 located in the same terminal subunit 18 as the terminal interface 190 needs to output the following derivative sequence.
<EMI ID = 114.1>
<EMI ID = 115.1>
depend on the particular computer programs used. However, exemplary processing functions include: connection control, which provides the features for each subscriber or trunk line service class; signaling control, which generates signals to call terminals under the control of the terminal control processing and decodes and interprets sequences of signals and digits which are associated as telephone events on the terminal
<EMI ID = 116.1>
builds up, retains and breaks down through the network, as directed by the functions of the connection control and signaling
<EMI ID = 117.1>
base and allows all other processes to operate independently of a particular organization of the database; and hardware control, which includes processes for controlling the hardware which
<EMI ID = 118.1>
closing units and switching elements. An exemplary distribution of processing functions is the allocation of hardware control for up to 60 line connections or 30 trunk connections at each Amicroprocessor with the other functions performed by the B microprocessor for a different number of connections. Of course, switch control can alternatively be performed by the A microprocessor.
FIG. 13 shows tempering schemes illustrating the operation of the switching element 300. <EMI ID = 119.1> <EMI ID = 120.1>
the time slot numbers are written in hexadecimal notation and the channels 0 and 1 and eight time slots of channel 2 are indicated.
FIG. 13b is the 4.096 Mb / s bus clock.
<EMI ID = 121.1>
nization command that occurs on bus 302 during channel 31 and time slot E.
FIG. 13d 13h for the gates 0, 1, 2, 14 and 15 of <EMI ID = 122.1>
actions of their respective ports. Ports 3-13 are not indicated, but they are identical in operation. Each of the bus transfer points 501, 502, 503, 504 and 505 for ports 0, 1, 2, 14 and 15
<EMI ID = 123.1>
certain lines of the TDM bus 302 at certain times so that only one port transmits information on any one line of the TDM bus 302 at any time. The precise time to start a transfer envelope is determined by a unique port address code.
FIG. 14, 14a shows the clock system indicated by FIG. 13b. Figs. 14b-14e are extensions of the time slots P, D,
<EMI ID = 124.1> DESTINATION PORT ADDRESS (4 bits each on a separate line), DESTINATION CHANNEL ADDRESS (5 bits each on a separate line),
<EMI ID = 125.1>
received from bus 302 are SELECTED CHANNEL (5 bits each on a separate line), ACKNOWLEDGE (1-bit), and MODULE BUSY (1-bit). Depending on the FIFO DATA word of the FIFO buffer 402 and the contents of the RECEIVE CONTROL RAM 404 addressed by the channel number output signal of FIFO 402, various signals are output.
<EMI ID = 126.1>
written into the PORT, CHANNEL, and RECEIVE CONTROL RAMS of the receive logic 304 for the triggered gate. The SET WRITE ACTIVITY LINE of bus 302 is a special function line to override the occurrence of predetermined function.
During the time slot P shown as (1) in Fig. 14b, the generally active receive logic 304 sends to bus 302 the number of the send logic port of the destination and sets up the appropriate signals.
<EMI ID = 127.1>
of the clock pulse shown as (2) in Fig. 14a, all transmit logics convert
306 of all 16 ports shows the state of the above bus lines
in registers associated with the decode gate number circuit 420 and the transmit control 424. During the time slot D, as shown in Fig. 14c at (3), the receive logic of the enabled gate sets information on the DATA LINES and DESTINATION CHANNEL ADDRESS LINES. At the next rising edge of the clock as indicated in Fig. 14a at (4), this information is transferred into buffer registers associated with the data RAM 422. During the time slot W as shown in Fig. 14d
at (5), if the port number represented by the 4 bits on the DESTINATION PORT ADDRESS LINES that occurred during time slot P matches the port identification code of a particular port, which code is unique to each port, an action occurs on the transmission logic of the gate. This operation cart. are a write into the data RAM 422 of that port or a response to a SELECT command. Also, during time slot W, an own value for the selected channel number is coupled from first free channel search chain 414 on the SELECTED CHANNEL NUMBER LINES, if appropriate, and a value (either logic 1 or 0) for an acknowledge signal is evaluated. A NAKC is simply the absence of a feedback signal. During the time slot R,
<EMI ID = 128.1>
a response to the SELECTED CHANNEL number and feedback lines. The enabled receive logic transfers the state of these lines into a register associated with the receive control 406 on the next CLOCK leading edge as shown at (7) in Fig. 14a and some time later as shown at (8) in Fig. 14e, brings it its own
<EMI ID = 129.1>
on the last stand.
<EMI ID = 130.1>
particular port received NACK channel numbers edit that a backward bit is sent in the send logic of the same port at the address
<EMI ID = 131.1>
a NACK in channel 16 can be decoded as "NACK channel 7" as an example. The next time the receive logic that has built a path in channel 7 tries to write to channel 7, it will not receive a feedback signal and the logic will indicate the channel with the path to channel 7 as "not reported back". The NACK search chain 418 will then pulse the number of the unreported channel from its transmit logic into channel 16.
Delay over the network is automatically reduced to a minimum using the first free channel search technique. The first free channel search chain 414 continuously looks for the "busy bit" of the transmit control RAM 424 for free channels with the lowest channel number higher than the current output channel number associated with the serial data on PCM line 310.
The invention has been described for embodiments which are intended only by way of example and do not imply any limitation on the scope of the inventive idea.