Unité de traitement de données numériques actionnée par des données.
<EMI ID=1.1>
<EMI ID=2.1>
<EMI ID=3.1>
<EMI ID=4.1>
La présenta invention concerne d'une manière générale des perfectionnements apportés aux unités de traitement de données numériques, et elle concerne plus particulièrement des système nouveaux et perfectionné* d'unité" de traitement de
<EMI ID=5.1>
<EMI ID=6.1> unités centrales de traitement et les unités principales de
<EMI ID=7.1> <EMI ID=8.1>
sont en série et sont de nature à produire une liaison, ce qui est en opposition directe avec les demandes de la technologie
ISI pour la régularité, et ne août pas liants des fonctions complexes,
L'un des objets de la présents Invention est de prévoir
une unité centrale de traitement numérique qui pourra être
utilisée comme bloc fonctionnel de base dune un ordinateur, tel qu'un ordinateur à multitraitements qui *la pas besoin d'utiliser
un progresse pilote de contrôle ou qui demande un système extensif
<EMI ID=9.1>
binaire de données dans lequel la mémorisation contient des fichiers de données composés de zones de données et de caractères de données, et le oirouitage du système possède un oirouit pour les recevoir. Une zone de données contient l'adresse du fichier de données en mémorisation. Le système pourra être décrit d'une manière générale et il sera dénommé système actionne par des données.
Le but général de la présente invention est réalisé plus
<EMI ID=10.1>
lequel deux des caractères sont utilisée pour définir le commencement et la fin d'une zone particulière de données. Chaque caractère est représenté par une pluralité de bits binaires, Les structures
<EMI ID=11.1>
données d'une Manière permettant l'extension et la contraction de ces zones. Chaque zone de données se termine de préférence par une extrémité de code de zone qui déclenche une comparaison entre le comptage des caractères de la zone de départ et des caractère* de la fin dans une structure de données et un couplage de référence. La structure et l'organisation d'un fichier sont décrites par le contenu de la première zone
dans oe fichier, Un programme ou procédé est exécuté en réponse à la réunion ensemble de paires de fichier* de données, chaque paire ayant un fichier de données contenant uns partie
<EMI ID=12.1>
opérandes pour cette partie du programme. Chaque type de fichier
<EMI ID=13.1>
de l'unité de traitement de données (statique), taudis que l'autre est alimenté à l'unité de traitement depuis la région externe
(dynastique). L'arrivée des fichiers de données dynamiques provoque
<EMI ID=14.1>
duire l'exécution de l'opération dictée par son contenu utilisant les opérandes alimentés par les fichiers d'opérandes qui arrivent.
<EMI ID=15.1>
Présente ou sont arrivée, l'opération désignée par la structure de données du programme est exécutée, le résultat étant transmis
<EMI ID=16.1>
en combinaison, pour produire la résultante dictée par la sono
de données du programme.
Une courte description des dessins sers maintenant données On se rendra facilement compte d'autres objets et de plusieurs des avantages résultant de la présent* invention ..sure que l'invention est mieux comprise an se reportant à la description détaillée qui suit, laquelle est prise en oonjonotion avec
<EMI ID=17.1> <EMI ID=18.1>
dans toutes les figures.
<EMI ID=19.1> <EMI ID=20.1>
<EMI ID=21.1> de sortie de l'unité de traitement selon la figure 1. <EMI ID=22.1> figura 1. La figure 8 est une Illustration en résumé de la struc- <EMI ID=23.1> pouvant être exécuté par l'ordinateur de la figure 1. <EMI ID=24.1> <EMI ID=25.1>
de données ou fichier représentant l'algorithme qui est utilisé par l'unité de traitement de la figure 1 pour réaliser les opérations spécifiées La figure 12 est une illustration en résumé d'un exemple <EMI ID=26.1>
données d'opérande endéans les diverses parties majeures de l'unité de traitement de la figure 1 pour arriver à un résultat désiré.
<EMI ID=27.1>
La figure 1 Montre un système d'unité de traitement action- <EMI ID=28.1>
<EMI ID=29.1>
standard de oireuit de communication tel que celui utilisé dans les centrales téléphonique*, dans lequel n'importe laquelle des
<EMI ID=30.1>
, parallèles eu bien des unités de format en série. Pour adapter <EMI ID=31.1> <EMI ID=32.1>
contrôle 23 par le câble 51 vers la armoire d'ordinateur 25.
<EMI ID=33.1>
actionné par des données pourra être une mémoire à circuit intégré décote au hasard d'une grandeur préférentielle, formée
<EMI ID=34.1> <EMI ID=35.1>
61 ou qui conduisent à cette logique d'interface 61 dans la file d'attente d'entrée 21. Les lignes 85 sont deux lignée de données parallèle$ qui reçoivent deux bits en parallèle de la
<EMI ID=36.1> <EMI ID=37.1>
(lignai binaire qui Instruit la centrale entrée/sortie de retransmettre la structure de données chaque fois qu'une erreur a été détectée dans la structure de données précédemment reçue.
<EMI ID=38.1>
<EMI ID=39.1> signal de demande que le niveau de signal sur- la ligne 81 valide- rait la centrale entrée/sertie, si la file d'attente d'entrée
<EMI ID=40.1>
<EMI ID=41.1>
en plus d'être soumise à la logique d'interface 61 est encore
<EMI ID=42.1>
la facilité logique de reconnaissance "paren", et par un compteur binaire haut/bas 65 répondant au circuit de reconnaissance "paren"
<EMI ID=43.1>
<EMI ID=44.1>
présent que, si le comptage du compteur haut/bas 65 à la fin d'une structure de données particulières n'est pas égal à zéro, <EMI ID=45.1>
ligne 79 parce qu'une erreur s'est produite dans la structure
de données. La logique spécifique du circuit de reconnaissance "paren" 63 et aon interaction aveo le compteur haut/bas 65
et la logique d'interface 61 seront expliquées plus complètement ci-après.
Ainsi qu'il a été noté ci-dessus, la file d'attente d'entrée 21 fonctionne fondamentalement comme un tampon FIFO
et synchronise lea caractères asynchrones des données qui arrivent avec l'horloge du système d'ordinateur (non illustrée) qui fait partie-de la logique d'interface 61, La partie tampon de la file d'attente d'entrée eat la mémoire de file d'attente d'entrée 67 qui peut être une mémoire d'accès au hasard formée de confettis de mémoire d'accès au hasard de circuit intégrée, fabriquée par
<EMI ID=46.1> l'intermédiaire de l'usité de contrôle 23 (figure 1). Le caractère
<EMI ID=47.1>
instant dans le temps, est déterminé par le circuit d'indicateur do lecture 71. Le caractère de données qui est lu de la mémoire de file d'attente d'entrée est transmis depuis la mémoire de <EMI ID=48.1>
face 61 et ensuite 3 l'unité de contrôle 23 (figure 1) sur les
<EMI ID=49.1>
câbla de oontrôle 37 transmettent des signaux de demandes de validation de lecture et des demandes de leoture depuis limité de oontrôle 23 (figure 1). La ligne 123 transmet un signal de validation de lecture. La ligne 121 transmet un signal de demande de lecture. Ainsi, d'une manière générale, l'information est mémorisée dans la mémoire de file d'attente d'entrée 61 aussi rapidement qu'elle est reçue, et qu'elle est lue de la mémoire de file d'attente d'entrée 67 dans un ordre PIPO aussi
<EMI ID=50.1>
Lorsque la logique d'interface 51 reçoit les caractères de données, par les lignes 85, elle génère un signal sur la ligne
97 vers une unité de contrôle de cycle de mémoire 69 indiquant
<EMI ID=51.1>
<EMI ID=52.1>
<EMI ID=53.1>
<EMI ID=54.1>
la ligne 105 choisit le signal de sortie de l'indicateur d'écri-
<EMI ID=55.1> <EMI ID=56.1>
<EMI ID=57.1>
L'indicateur d'écriture 73 et l'indicateur de lecture
<EMI ID=58.1>
Corporation et iaserit dans leur catalogue de parties de 1972
<EMI ID=59.1>
Les sorties des deux indicateurs d'écriture et de lecture, non seulement passent 1 travers le sélecteur pour adresser la
<EMI ID=60.1>
<EMI ID=61.1>
qui Indiquent laquelle des deux outriez est la plus grande et indiquent aussi lorsqu'elles sont égalas. Farce que la file
<EMI ID=62.1>
d'écriture sera toujours Plus grand que le comptage d'indicateur de lecture, chaque tolu que la mémoire de file d'attente d'entrée
67 y possède des données, mais n'est pas rempli. Par conséquent, un signal sur la canalisation 119 du comparateur 77 indiquera
<EMI ID=63.1>
restent encore dans la mémoire de file d'attente d'entrée.
Chaque fois que le comptage de l'indicateur d'écriture
<EMI ID=64.1>
transmis du comparateur sur la ligne 117 vers la logique d'interface 61. Ce signal peut signifier que la mémoire de file
<EMI ID=65.1>
te'tent pleine, selon que la dernière demande de mémoire générée par la logique d'interface 61 était uns demande de leoture ou une demande d'écriture. La logique d'interface 61 interprète le signal sur la ligne 117 comme signifiant que la mémoire de file d'attente d'entrée 67 est pleine si la dernière opération de mémoire était une opération d'écriture. Si la dernière opération de mémoire était une opération de lecture, un signal sur la ligne
<EMI ID=66.1>
ou une opération de lecture, puisqu'elle transmettait soit une demande d'écriture, soit une demande de lecture, sur les lignes
<EMI ID=67.1>
<EMI ID=68.1>
tous les deux indicateurs, d'écriture et de lecture.
<EMI ID=69.1>
sont des registres standard d'adresse 4' ..trie en parallèle et
<EMI ID=70.1>
<EMI ID=71.1>
que complément, suppression du premier bit, ou premier bit à
<EMI ID=72.1> <EMI ID=73.1>
structure de données qui est "dressé par la atruoture de données dams la file d'attesta d'entrée 29. Cela sort expliqué
<EMI ID=74.1>
cette unité logique de vecteurs pourront être du type fabrique par la Signa tics Corporation et Illustrés dasa leur oatalogue de parties de 1972 aux pages 2-132.
<EMI ID=75.1>
doit être exécutée, un opérande A étant additionné avec un
<EMI ID=76.1>
tien aérait fourni au registre d'adresses 124, soit depuis la mémoire 25, soit depuis la file d'attente d'entrée 21 de
<EMI ID=77.1>
<EMI ID=78.1>
<EMI ID=79.1>
124. Cola a pour résultat que la sortie sur le câble 126 de la mémoire de lecture seule 125 serait les résultats de la série
à caractères de la sommation des deux opérandes. Effectivement,
ce qui arrive est que le cède OP en plus des opérandes agit
comme adresses vers les régions particulières de la mémoire
de lecture seule 125, qui mémorisent les résultats de la sommation de deux caractères particulier? Tenant des deux opérandes qui sont additionnés.
La sortie de la mémoire de lecture seule 125, dans
cet exemple particulier, contiendrait également un signal sur
<EMI ID=80.1>
qu'une somation particulière de caractères a été achevée. Egalement, dans le cas d'une addition, des signaux de report sont propagés de retour à l'entrée de la mémoire de lecture seule
<EMI ID=81.1>
caractères. Dans le cas où des opérations monadiques sont exécutées avec la mémoire de lecture seule 129, les lignes
<EMI ID=82.1>
de compteur pas-à-pas peur modifier les contenus du registre
<EMI ID=83.1>
de mémoire suivant soit adressé.
En bref, l'unité de contrôle 23 introduit des structures de données venant de la mémoire 25 et de la file d'attente d'entrée 21 à l'unité logique de vecteurs 27 qui répond à ces
<EMI ID=84.1> <EMI ID=85.1>
<EMI ID=86.1>
<EMI ID=87.1>
148, 150 et 152.
Par exemple, si la structure de données arrivant sur la
<EMI ID=88.1>
<EMI ID=89.1>
<EMI ID=90.1>
<EMI ID=91.1>
gerait le démultiplexeur 152 sur la ligne 162 pour transférer
<EMI ID=92.1> <EMI ID=93.1>
saut à l'unité logique de veoteura.
Supposons maintenant qu'au lieu d'une struoture de données opérandes reçue sur l'une quelconque des lignée 35
<EMI ID=94.1>
<EMI ID=95.1>
une se" qui indique que oe qui doit suivre est un fichier de
<EMI ID=96.1>
<EMI ID=97.1> <EMI ID=98.1>
<EMI ID=99.1>
(fleure 2), et lorsque cela est avantageux, sur la ligne 144
<EMI ID=100.1>
<EMI ID=101.1>
<EMI ID=102.1> de contrôle de validation de lecture est fourni depuis la logique d'interface de la file d'attente d'entrée (figure 2). Sur la
<EMI ID=103.1>
<EMI ID=104.1>
la file d'attente de sortie (figure 5) fouirait un signal de
<EMI ID=105.1>
<EMI ID=106.1>
Le registre d'adresses 145 est un registre standard
<EMI ID=107.1>
<EMI ID=108.1>
<EMI ID=109.1>
et inscrits dams leur catalogue de parties de 1972 aux pages 2-132. Le démultiplexeur 150 peut consister en une pluralité de démulti-
<EMI ID=110.1>
<EMI ID=111.1> <EMI ID=112.1>
d'entrée 145 reçoit également des données depuis l'unité
<EMI ID=113.1>
analogue, transmet et reçoit le contrôle depuis l'unité logique de vecteurs 27 sur les lignes 57. Les données rogues
<EMI ID=114.1> <EMI ID=115.1>
selon que la structure de données reçue est une adresse de destination, telle que déterminée par les signaux sur la ligne
<EMI ID=116.1>
un opérande tel que déterminé par les signaux sur la ligne de contrôle 41. Les données reçues sur les lignes 59 par le
<EMI ID=117.1>
ou vers la mémoire d'adresse de destination, telle que déterminée par les signaux sur les lignes de contrôle 57.
Aussi bien la mémoire opérande que la mémoire d'adresse
<EMI ID=118.1>
<EMI ID=119.1>
catalogue de parties de 1972 aux pages 4-20. Les deux -_ires
<EMI ID=120.1>
oateur de lecture, la mémoire opérande 155 ayant un indicateur
<EMI ID=121.1>
à l'opération qu'ils exécutent dans la file d'attente d'entrée lorsqu'ils s'adressent à la mémoire de file d'attente d'entrée
<EMI ID=122.1>
<EMI ID=123.1>
la logique d'interface 61 dans la file d'attente d'entrée
(figure 2) en répondant aux signaux venant des comparateurs
<EMI ID=124.1>
<EMI ID=125.1>
i contiennent certaines données. '
Le circuit de contrôle de sortie 159 de la file ci' attente
<EMI ID=126.1>
<EMI ID=127.1>
<EMI ID=128.1>
au signal de données d'écriture sur la ligne 169 vers la. "entrais
<EMI ID=129.1>
a..
(figure 1). On doit sa rappeler que la centrale entrée/sertie 13
<EMI ID=130.1>
<EMI ID=131.1>
<EMI ID=132.1>
<EMI ID=133.1>
conducteur 175 soit 1, ou haut, et que le signal binaire sur
<EMI ID=134.1>
<EMI ID=135.1>
<EMI ID=136.1>
niveau de signal 0 sur la ligne 89. Ce niveau de signal fait que le compteur haut/Bas 65 comptera plus 1, Eu supposant naintenant que le signal binaire sur la ligne 175 soit 0 et que le
<EMI ID=137.1>
tère paren droit, la sortie de la porte OU exclusive 177 sera
<EMI ID=138.1>
sur la ligne 91 sera haute. Le niveau de signal haut sur la
<EMI ID=139.1> <EMI ID=140.1>
<EMI ID=141.1>
<EMI ID=142.1>
sertie n'est généras sur chacune des lignes 89 ou 91 parce que la porte OU exclusive 177 ne génère pas un signal de validation
<EMI ID=143.1>
<EMI ID=144.1>
<EMI ID=145.1>
l'arrangement de zones eu de format général d'un fichier de données qui est l'unité de base d'une structure de données. La première zone d'un fichier eat une sone de description. Les zones qui suivent Immédiatement sont des zones de données. La dernière
zone est une zone de terminaison. Les pare- les plus à gauche et à droite 20 et 219, respectivement définissent un fichier.
<EMI ID=146.1>
une simple structure de données, est transmis de gauohe à droite,
<EMI ID=147.1>
219. La première zone qui suit le paren d'ouverture 201 est une
<EMI ID=148.1>
paire de pare". La zone suivante qui doit suivre la zone de description pourra être une zone opérande tella qu'illustrée par la zene 205, ou une zone d'adresse ou une zone d'opérateur.
Les données dans la zone de description 203 décriront le type et l'ordre de présentation des diverses zones qui les suivent. Les espaces 207, 211 et 215 entre les zones de données
<EMI ID=149.1>
<EMI ID=150.1> <EMI ID=151.1>
<EMI ID=152.1>
<EMI ID=153.1> diminution. Dans chaque cas, un cottage autre que 0 est laissé au moment où le code de combinaison se produit. Cela
<EMI ID=154.1>
<EMI ID=155.1>
<EMI ID=156.1>
<EMI ID=157.1>
<EMI ID=158.1>
<EMI ID=159.1>
(2) La première se" d'un fichier doit être la zone de description 203.
(?) La dernière sono du fichier est toujours la zone de terminaison 207.
<EMI ID=160.1>
de données.
Une se" de de"des telle que la zone de données A 205
<EMI ID=161.1>
<EMI ID=162.1>
<EMI ID=163.1>
de vecteur$. Ces fichiers doivent évidemment suivre les règles générales de syntaxe décrites pour le fichier général selon <EMI ID=164.1> description des zones de données et une zone de terminaison. Ainsi qu'il peut se produire à l'intérieur d'un fichier, les
<EMI ID=165.1>
pourra être comprise plus facilement si on la considère en termes
<EMI ID=166.1>
tent des progresses eu des opérateurs. A titre d'exemple, supposons que l'opération définie suivante doit Être exécutée sur une pluralité de libellée représentés par les lettres capitales de l'alphabet
<EMI ID=167.1>
<EMI ID=168.1> figure 10.
La structure arborescente de la figure 10 reçoit cesse
<EMI ID=169.1>
opérandes, qui doivent 'tore actionnés pour le programme décrit
<EMI ID=170.1>
<EMI ID=171.1>
et G peuvent Stre alimentés à un autre opérateur de programme add au noeud 235, le résultat de cette sommation étant alimenté
<EMI ID=172.1>
<EMI ID=173.1>
239 et le résultat de l'opération au noeud 241 sont alimenté"
<EMI ID=174.1>
Le résultat du noeud d'opérateur de soustraction 231 et
<EMI ID=175.1>
Ainsi qu'il est évident de cotte description de la structure arborescente* le traitement d'opérande dans un
<EMI ID=176.1>
se produisant sur un None niveau tel que des noeuds 227, 229,
<EMI ID=177.1> Cela est vrai pour toutes les opérations sur un autre, ou
<EMI ID=178.1>
d'opérations précédentes sont tous disponibles simultanément..
<EMI ID=179.1>
f
<EMI ID=180.1>
que des opérations dyadiques telles que addition et soustraction.
<EMI ID=181.1>
d'otite* de traitement de données.
<EMI ID=182.1>
<EMI ID=183.1>
<EMI ID=184.1>
rera les opérations dyadiques simples suivantes sur quatre libellés^
<EMI ID=185.1>
structures arborescentes dams la figure 11. Les libellée A, B,
<EMI ID=186.1>
<EMI ID=187.1>
<EMI ID=188.1>
étant un fichier 271 de noeuds de soustraction. Ce fiehier est délimité par des parens droit et gauche, et présente une première <EMI ID=189.1>
de vecteurs add 273 et le fiehier de vecteur" add 275. Ces fichiers
<EMI ID=190.1>
ci-dessus. Il y a des parens de délimitation de fichiers gauche <EMI ID=191.1>
de l'ordinateur 11 @*les la figure 1 sera décrite en relation
de
<EMI ID=192.1>
sont dynamiques et sent roques par la file d'attente d'entrée 21
<EMI ID=193.1>
<EMI ID=194.1>
selon la figure 11, la mémorisation de l'ordinateur contiendra <EMI ID=195.1>
<EMI ID=196.1>
d'addition est définie. Les zones opérandes 309 et 313 de ce
<EMI ID=197.1>
<EMI ID=198.1>
<EMI ID=199.1>
<EMI ID=200.1>
zone de résultats <3>21 sont toutea � l'état contracté, laissant
<EMI ID=201.1>
d'autres mots, ces zones sont simplement définies par un paren <EMI ID=202.1>
Ainsi, les deux fichier* de vecteur* additionnels et le fiehier de programmes de soustraction représentent trois fichiers de
<EMI ID=203.1>
<EMI ID=204.1>
deux fichiers de programme add adresserait le fichier de pro-
<EMI ID=205.1>
<EMI ID=206.1>
le résultat de chaque opération soit dirigé hors de l'ordinateur et de retour à son entrée pour arriver au noeud
<EMI ID=207.1>
résultat d'une opération de fichier de vecteurs hors de l'unité
<EMI ID=208.1>
la file d'attente d'outrée. Supposons que le premier opérande qui arrive dans un fichier de données, soit l'opérande A. Le
<EMI ID=209.1>
<EMI ID=210.1>
<EMI ID=211.1>
<EMI ID=212.1>
<EMI ID=213.1>
mémorisation qui adresse le fichier de vecteurs particulier
<EMI ID=214.1>
<EMI ID=215.1>
commence avec le pares gauche 305 du fichier de vecteurs _ci .. l'intérieur du fichier de programmes de soustraction 301. La se"
qui suit après la se" d'adresse 377 est uns zone d'emplacement
<EMI ID=216.1>
appartient à la zone opérande gauche ou droite 309 ou 313, <EMI ID=217.1>
opérande qui est reçu à la file d'attente d'entrée prisent* aussi
<EMI ID=218.1>
<EMI ID=219.1>
<EMI ID=220.1>
add, après qu'il a été adressé par le fichier opérande à la file d'attente d'entrée pour déterminer si l'opérande B est arrivé
<EMI ID=221.1>
sonos opérandes vides 309, 313, le contrôle mémorise l'opérande
<EMI ID=222.1>
<EMI ID=223.1>
<EMI ID=224.1>
dans la mémoire sont considérés comme étant dans la portée des
<EMI ID=225.1>
Comme résultat, par conséquent, du fichier libellé
<EMI ID=226.1>
le fichier du programme de soustraction dans la mémorisation d'ordinateur aura la libellé A mémorisé dans la sons opérande
<EMI ID=227.1>
<EMI ID=228.1>
libellé A est maintenant mémorisé dans sa zone opérande appro-
<EMI ID=229.1>
<EMI ID=230.1>
complètement utilisé ou fortement diminué.
<EMI ID=231.1> <EMI ID=232.1>
de vecteurs add et un libellé D est Mémorisé dame sa zone opérande
<EMI ID=233.1>
Supposons maintenant que la troisième fichier d'opérandes qui doit arriver dans la file d'attente d'entrée perte un opérande
<EMI ID=234.1>
<EMI ID=235.1>
<EMI ID=236.1>
<EMI ID=237.1> <EMI ID=238.1>
alors ce fiehier de vecteurs et réglera l'unité logique de vecteurs pour effectuer l'opération requise par la zone de
<EMI ID=239.1>
est choisi, lequel conditionne l'unité logique de vecteur <EMI ID=240.1>
<EMI ID=241.1>
résultat de la soustraction des libellés C + D, des libellés <EMI ID=242.1>
<EMI ID=243.1>
<EMI ID=244.1>
<EMI ID=245.1>
<EMI ID=246.1>
rend clair que l'ordinateur selon la figure 1 n'exécute une opération qu'après que deux structures de données ont été <EMI ID=247.1>
<EMI ID=248.1>
tique, la structure de programme nous la fera" de fichiers de
<EMI ID=249.1>
facilite une structure de données d'une longueur de zone variable. Ces structures de données sont facilement vérifiées du point de vue des erreurs par l'utilisation de simples circuits logiques
<EMI ID=250.1>
Il est bien entendu, évidemment, que la description <EMI ID=251.1>
<EMI ID=252.1>
des moyens formant circuit d'entrée (21), des moyens de mémori-
<EMI ID=253.1>
<EMI ID=254.1>
de donnée" (25).
<EMI ID=255.1>
de données contiennent une information binaire intercalée entre les dita fichiers de données et les soues de donnée" pour
<EMI ID=256.1>
Data driven digital data processing unit.
<EMI ID = 1.1>
<EMI ID = 2.1>
<EMI ID = 3.1>
<EMI ID = 4.1>
The present invention relates generally to improvements in digital data processing units, and more particularly relates to new and improved data processing unit systems.
<EMI ID = 5.1>
<EMI ID = 6.1> central processing units and main processing units
<EMI ID = 7.1> <EMI ID = 8.1>
are in series and are such as to produce a bond, which is in direct opposition to the demands of the technology
ISI for regularity, and does not august binders of complex functions,
One of the objects of the present invention is to provide
a digital central processing unit which can be
used as the basic building block of a computer, such as a multiprocessing computer which * does not need to be used
a pilot control progress or one which requires an extensive system
<EMI ID = 9.1>
data binary in which the storage contains data files composed of data fields and data characters, and the system ouput has an ouit to receive them. A data zone contains the address of the data file in storage. The system can be described in a general way and it will be called a data-driven system.
The general object of the present invention is achieved more
<EMI ID = 10.1>
which two of the characters are used to define the beginning and end of a particular data area. Each character is represented by a plurality of binary bits, The structures
<EMI ID = 11.1>
data in a way that allows the expansion and contraction of these areas. Each data area preferably ends with an area code endpoint that triggers a comparison between the count of the characters in the starting area and the ending * characters in a data structure and a reference coupling. The structure and organization of a file are described by the contents of the first zone
in this file, A program or method is executed in response to joining together a set of data file pairs *, each pair having a data file containing a part
<EMI ID = 12.1>
operands for this part of the program. Each file type
<EMI ID = 13.1>
from the data processing unit (static), slums that the other is fed to the processing unit from the external region
(dynastic). The arrival of dynamic data files causes
<EMI ID = 14.1>
reduce the execution of the operation dictated by its content using the operands fed by the arriving operand files.
<EMI ID = 15.1>
Present or have arrived, the operation designated by the data structure of the program is executed, the result being transmitted
<EMI ID = 16.1>
in combination, to produce the resultant dictated by the PA
program data.
A brief description of the drawings now given. Other objects and several of the advantages resulting from the present invention will be readily appreciated. As will be understood that the invention is better understood by reference to the following detailed description, which is taken in conjunction with
<EMI ID = 17.1> <EMI ID = 18.1>
in all figures.
<EMI ID = 19.1> <EMI ID = 20.1>
<EMI ID = 21.1> output of the processing unit according to figure 1. <EMI ID = 22.1> figure 1. Figure 8 is a summary illustration of the structure <EMI ID = 23.1> that can be executed by the computer in figure 1. <EMI ID = 24.1> <EMI ID = 25.1>
of data or file representing the algorithm which is used by the processing unit of figure 1 to perform the specified operations Figure 12 is a summary illustration of an example <EMI ID = 26.1>
operand data within the various major parts of the processing unit of Figure 1 to achieve a desired result.
<EMI ID = 27.1>
Figure 1 shows an action processing unit system- <EMI ID = 28.1>
<EMI ID = 29.1>
communication standard such as that used in telephone exchanges *, in which any of the
<EMI ID = 30.1>
, parallels had many serial format units. To adapt <EMI ID = 31.1> <EMI ID = 32.1>
control 23 via cable 51 to the computer cabinet 25.
<EMI ID = 33.1>
actuated by data may be an integrated circuit memory random discount of a preferred quantity, formed
<EMI ID = 34.1> <EMI ID = 35.1>
61 or which lead to this interface logic 61 in the input queue 21. Lines 85 are two parallel data line $ which receive two bits in parallel from the
<EMI ID = 36.1> <EMI ID = 37.1>
(binary line that Instructs the input / output control panel to retransmit the data structure whenever an error has been detected in the data structure previously received.
<EMI ID = 38.1>
<EMI ID = 39.1> request signal that the signal level on line 81 would enable the central input / crimped, if the input queue
<EMI ID = 40.1>
<EMI ID = 41.1>
in addition to being subject to the interface logic 61 is still
<EMI ID = 42.1>
the logical facility of "paren" recognition, and by an up / down binary counter 65 responding to the "paren" recognition circuit
<EMI ID = 43.1>
<EMI ID = 44.1>
present that, if the count of up / down counter 65 at the end of a particular data structure is not zero, <EMI ID = 45.1>
line 79 because an error occurred in the structure
of data. The specific logic of the "paren" recognition circuit 63 and aon interaction with the up / down counter 65
and interface logic 61 will be explained more fully below.
As noted above, the input queue 21 basically functions as a FIFO buffer.
and synchronizes the asynchronous characters of the incoming data with the computer system clock (not shown) which is part of the interface logic 61. The buffer part of the input queue is the memory of the input queue 67 which may be a random access memory formed from confetti of integrated circuit random access memory, manufactured by
<EMI ID = 46.1> through the control unit 23 (figure 1). The character
<EMI ID = 47.1>
instant in time, is determined by the read indicator circuit 71. The data character which is read from the input queue memory is transmitted from the memory of <EMI ID = 48.1>
face 61 and then 3 the control unit 23 (figure 1) on the
<EMI ID = 49.1>
control cable 37 transmit signals of read validation requests and requests from control limit 23 (FIG. 1). Line 123 transmits a read validation signal. Line 121 transmits a read request signal. Thus, in general, information is stored in the input queue memory 61 as quickly as it is received, and as it is read from the input queue memory. 67 in a PIPO order too
<EMI ID = 50.1>
When the interface logic 51 receives the data characters, through lines 85, it generates a signal on line
97 to a memory cycle control unit 69 indicating
<EMI ID = 51.1>
<EMI ID = 52.1>
<EMI ID = 53.1>
<EMI ID = 54.1>
line 105 chooses the output signal of the write indicator
<EMI ID = 55.1> <EMI ID = 56.1>
<EMI ID = 57.1>
The write indicator 73 and the read indicator
<EMI ID = 58.1>
Corporation and iaserit in their 1972 parts catalog
<EMI ID = 59.1>
The outputs of the two read and write indicators, not only pass 1 through the selector to address the
<EMI ID = 60.1>
<EMI ID = 61.1>
which indicate which of the two outriez is greater and also indicate when they are equal. Stuff that line
<EMI ID = 62.1>
write will always be greater than the read flag count, each tolu as the input queue memory
67 has data there, but is not populated. Therefore, a signal on line 119 of comparator 77 will indicate
<EMI ID = 63.1>
still remain in the input queue memory.
Each time the write indicator count
<EMI ID = 64.1>
transmitted from the comparator on line 117 to the interface logic 61. This signal can mean that the queue memory
<EMI ID = 65.1>
te'tent full, depending on whether the last memory request generated by interface logic 61 was a read request or a write request. Interface logic 61 interprets the signal on line 117 to mean that input queue memory 67 is full if the last memory operation was a write operation. If the last memory operation was a read operation, a signal on the line
<EMI ID = 66.1>
or a read operation, since it transmitted either a write request or a read request, on the lines
<EMI ID = 67.1>
<EMI ID = 68.1>
both indicators, write and read.
<EMI ID = 69.1>
are standard registers with address 4 '... sorted in parallel and
<EMI ID = 70.1>
<EMI ID = 71.1>
as complement, deletion of the first bit, or first bit to
<EMI ID = 72.1> <EMI ID = 73.1>
data structure which is "drawn up by the data processor in the input attestation queue 29. This is explained
<EMI ID = 74.1>
this logical unit of vectors could be of the type manufactured by the Signatures Corporation and illustrated in their 1972 Parts Catalog on pages 2-132.
<EMI ID = 75.1>
must be executed, an operand A being added with a
<EMI ID = 76.1>
yours was supplied to address register 124, either from memory 25 or from input queue 21 of
<EMI ID = 77.1>
<EMI ID = 78.1>
<EMI ID = 79.1>
124. Cola results in the output on cable 126 from read-only memory 125 to be the results of the series
to characters of the summation of the two operands. Effectively,
what happens is that the cede OP in addition to the operands acts
as addresses to particular regions of memory
read-only 125, which stores the results of the summation of two particular characters? Taking of the two operands that are added.
The output of read-only memory 125, in
this particular example, would also contain a signal on
<EMI ID = 80.1>
that a particular sumation of characters has been completed. Also, in the case of an addition, carry signals are propagated back to the input of the read-only memory.
<EMI ID = 81.1>
characters. In the case where monadic operations are performed with read-only memory 129, the lines
<EMI ID = 82.1>
step-by-step counter to modify the contents of the register
<EMI ID = 83.1>
memory is addressed.
Briefly, control unit 23 introduces data structures from memory 25 and input queue 21 to vector logic unit 27 which responds to these.
<EMI ID = 84.1> <EMI ID = 85.1>
<EMI ID = 86.1>
<EMI ID = 87.1>
148, 150 and 152.
For example, if the data structure arriving on the
<EMI ID = 88.1>
<EMI ID = 89.1>
<EMI ID = 90.1>
<EMI ID = 91.1>
would manage demultiplexer 152 on line 162 to transfer
<EMI ID = 92.1> <EMI ID = 93.1>
jump to veoteura logical unit.
Suppose now that instead of an operand data structure received on any one of the lines 35
<EMI ID = 94.1>
<EMI ID = 95.1>
a se "which indicates that the following oe is a file of
<EMI ID = 96.1>
<EMI ID = 97.1> <EMI ID = 98.1>
<EMI ID = 99.1>
(flower 2), and when it is advantageous, on line 144
<EMI ID = 100.1>
<EMI ID = 101.1>
<EMI ID = 102.1> read enable control is provided from the input queue interface logic (Figure 2). On the
<EMI ID = 103.1>
<EMI ID = 104.1>
the egress queue (figure 5) would sniff a signal from
<EMI ID = 105.1>
<EMI ID = 106.1>
Address register 145 is a standard register
<EMI ID = 107.1>
<EMI ID = 108.1>
<EMI ID = 109.1>
and listed in their 1972 game catalog on pages 2-132. Demultiplexer 150 may consist of a plurality of demultiplexer
<EMI ID = 110.1>
<EMI ID = 111.1> <EMI ID = 112.1>
input 145 also receives data from the unit
<EMI ID = 113.1>
analog, transmits and receives control from vector logic unit 27 on lines 57. Rogue data
<EMI ID = 114.1> <EMI ID = 115.1>
depending on whether the received data structure is a destination address, as determined by the signals on the line
<EMI ID = 116.1>
an operand as determined by the signals on the control line 41. The data received on lines 59 by the
<EMI ID = 117.1>
or to the destination address memory, as determined by the signals on control lines 57.
Both operand memory and address memory
<EMI ID = 118.1>
<EMI ID = 119.1>
1972 parts catalog on pages 4-20. The two -_ires
<EMI ID = 120.1>
reading indicator, the operand memory 155 having an indicator
<EMI ID = 121.1>
to the operation they perform in the ingress queue when addressing the ingress queue memory
<EMI ID = 122.1>
<EMI ID = 123.1>
interface logic 61 in the input queue
(figure 2) by responding to the signals coming from the comparators
<EMI ID = 124.1>
<EMI ID = 125.1>
i contain some data. '
The exit control circuit 159 of the waiting queue
<EMI ID = 126.1>
<EMI ID = 127.1>
<EMI ID = 128.1>
to the write data signal on line 169 to 1a. "entered
<EMI ID = 129.1>
at..
(figure 1). It should be remembered that the central input / crimped 13
<EMI ID = 130.1>
<EMI ID = 131.1>
<EMI ID = 132.1>
<EMI ID = 133.1>
conductor 175 is 1, or high, and that the binary signal on
<EMI ID = 134.1>
<EMI ID = 135.1>
<EMI ID = 136.1>
signal level 0 on line 89. This signal level causes the high / low counter 65 to count plus 1, now assuming that the binary signal on line 175 is 0 and the
<EMI ID = 137.1>
ter right, the output of the exclusive OR gate 177 will be
<EMI ID = 138.1>
on line 91 will be high. The high signal level on the
<EMI ID = 139.1> <EMI ID = 140.1>
<EMI ID = 141.1>
<EMI ID = 142.1>
crimped is not generated on each of the lines 89 or 91 because the exclusive OR gate 177 does not generate a validation signal
<EMI ID = 143.1>
<EMI ID = 144.1>
<EMI ID = 145.1>
the arrangement of areas had the general format of a data file which is the basic unit of a data structure. The first field of a file is a description field. The fields that follow Immediately are data fields. The last
zone is a termination zone. The left- and right-most parents 20 and 219 respectively define a file.
<EMI ID = 146.1>
a simple data structure, is transmitted from left to right,
<EMI ID = 147.1>
219. The first zone following the opening paren 201 is a
<EMI ID = 148.1>
pair of pare ". The next zone which must follow the description zone can be an operand zone as illustrated by zone 205, or an address zone or an operator zone.
The data in description area 203 will describe the type and order of presentation of the various areas that follow them. The spaces 207, 211 and 215 between the data fields
<EMI ID = 149.1>
<EMI ID = 150.1> <EMI ID = 151.1>
<EMI ID = 152.1>
<EMI ID = 153.1> decrease. In each case, a cottage other than 0 is left at the time the combination code occurs. This
<EMI ID = 154.1>
<EMI ID = 155.1>
<EMI ID = 156.1>
<EMI ID = 157.1>
<EMI ID = 158.1>
<EMI ID = 159.1>
(2) The first se "of a file must be description field 203.
(?) The last PA in the file is always termination zone 207.
<EMI ID = 160.1>
of data.
A "de" of such as data area A 205
<EMI ID = 161.1>
<EMI ID = 162.1>
<EMI ID = 163.1>
of vector $. These files must obviously follow the general syntax rules described for the general file according to <EMI ID = 164.1> description of data areas and a termination area. As can happen inside a file,
<EMI ID = 165.1>
can be understood more easily if we consider it in terms
<EMI ID = 166.1>
progress has been made by operators. As an example, suppose that the following defined operation must be performed on a plurality of labels represented by the capital letters of the alphabet
<EMI ID = 167.1>
<EMI ID = 168.1> figure 10.
The tree structure of figure 10 receives ceases
<EMI ID = 169.1>
operands, which must be activated for the described program
<EMI ID = 170.1>
<EMI ID = 171.1>
and G can Stre fed to another add program operator at node 235, the result of this summation being fed
<EMI ID = 172.1>
<EMI ID = 173.1>
239 and the result of the operation at node 241 are fed "
<EMI ID = 174.1>
The result of the subtraction operator node 231 and
<EMI ID = 175.1>
As is evident from this description of the tree structure * the operand processing in a
<EMI ID = 176.1>
occurring on a None level such as nodes 227, 229,
<EMI ID = 177.1> This is true for all operations on another, or
<EMI ID = 178.1>
previous operations are all available simultaneously.
<EMI ID = 179.1>
f
<EMI ID = 180.1>
as dyadic operations such as addition and subtraction.
<EMI ID = 181.1>
otitis * data processing.
<EMI ID = 182.1>
<EMI ID = 183.1>
<EMI ID = 184.1>
will perform the following simple dyadic operations on four labels ^
<EMI ID = 185.1>
tree structures in figure 11. The labels A, B,
<EMI ID = 186.1>
<EMI ID = 187.1>
<EMI ID = 188.1>
being a 271 file of subtraction nodes. This fiehier is delimited by right and left parens, and presents a first <EMI ID = 189.1>
of vectors add 273 and the vector fiehier "add 275. These files
<EMI ID = 190.1>
above. There are left file delimitation parents <EMI ID = 191.1>
of the computer 11 @ * the figure 1 will be described in relation
of
<EMI ID = 192.1>
are dynamic and felt roques by the entry queue 21
<EMI ID = 193.1>
<EMI ID = 194.1>
according to figure 11, the computer memory will contain <EMI ID = 195.1>
<EMI ID = 196.1>
addition is defined. Operand zones 309 and 313 of this
<EMI ID = 197.1>
<EMI ID = 198.1>
<EMI ID = 199.1>
<EMI ID = 200.1>
results area <3> 21 are alla � contracted state, leaving
<EMI ID = 201.1>
other words, these zones are simply defined by a paren <EMI ID = 202.1>
Thus, the two additional * vector * files and the subtraction program fiehier represent three files of
<EMI ID = 203.1>
<EMI ID = 204.1>
two add program files would address the pro file
<EMI ID = 205.1>
<EMI ID = 206.1>
the result of each operation is directed out of the computer and back to its input to arrive at the node
<EMI ID = 207.1>
result of a vector file operation out of unity
<EMI ID = 208.1>
the overrun queue. Suppose that the first operand that arrives in a data file, is operand A. The
<EMI ID = 209.1>
<EMI ID = 210.1>
<EMI ID = 211.1>
<EMI ID = 212.1>
<EMI ID = 213.1>
store that addresses the particular vector file
<EMI ID = 214.1>
<EMI ID = 215.1>
begins with the left pares 305 of the _ci vector file .. inside the subtraction program file 301. The se "
following after the se "of address 377 is a location area
<EMI ID = 216.1>
belongs to the left or right operand zone 309 or 313, <EMI ID = 217.1>
operand that is received at the input queue taken * also
<EMI ID = 218.1>
<EMI ID = 219.1>
<EMI ID = 220.1>
add, after it has been sent by the operand file to the input queue to determine if operand B has arrived
<EMI ID = 221.1>
sonos empty operands 309, 313, the control stores the operand
<EMI ID = 222.1>
<EMI ID = 223.1>
<EMI ID = 224.1>
in memory are considered to be within the scope of
<EMI ID = 225.1>
As a result, therefore, of the file labeled
<EMI ID = 226.1>
the file of the subtraction program in the computer storage will have the label A stored in the operand sounds
<EMI ID = 227.1>
<EMI ID = 228.1>
label A is now stored in its appropriate operand zone.
<EMI ID = 229.1>
<EMI ID = 230.1>
completely used or greatly diminished.
<EMI ID = 231.1> <EMI ID = 232.1>
of add vectors and a label D is Memorized in its operand zone
<EMI ID = 233.1>
Now suppose that the third operand file that is to arrive in the input queue loses an operand
<EMI ID = 234.1>
<EMI ID = 235.1>
<EMI ID = 236.1>
<EMI ID = 237.1> <EMI ID = 238.1>
then this fiehier of vectors and will set the logical unit of vectors to perform the operation required by the zone of
<EMI ID = 239.1>
is chosen, which conditions the logical unit of vector <EMI ID = 240.1>
<EMI ID = 241.1>
result of subtraction of labels C + D, labels <EMI ID = 242.1>
<EMI ID = 243.1>
<EMI ID = 244.1>
<EMI ID = 245.1>
<EMI ID = 246.1>
makes it clear that the computer according to figure 1 only performs an operation after two data structures have been <EMI ID = 247.1>
<EMI ID = 248.1>
tick, the program structure will make us "of files from
<EMI ID = 249.1>
facilitates a data structure of variable field length. These data structures are easily checked for errors by the use of simple logic circuits.
<EMI ID = 250.1>
Of course, of course, the description <EMI ID = 251.1>
<EMI ID = 252.1>
input circuit means (21), memory means
<EMI ID = 253.1>
<EMI ID = 254.1>
data "(25).
<EMI ID = 255.1>
of data contain binary information interspersed between the said data files and the data sets "for
<EMI ID = 256.1>