[go: up one dir, main page]

AT409806B - Verfahren zum verbessern der ätzgleichförmigkeit während eines nassätzens - Google Patents

Verfahren zum verbessern der ätzgleichförmigkeit während eines nassätzens Download PDF

Info

Publication number
AT409806B
AT409806B AT0197098A AT197098A AT409806B AT 409806 B AT409806 B AT 409806B AT 0197098 A AT0197098 A AT 0197098A AT 197098 A AT197098 A AT 197098A AT 409806 B AT409806 B AT 409806B
Authority
AT
Austria
Prior art keywords
sep
layer
etching
acid solution
semiconductor wafer
Prior art date
Application number
AT0197098A
Other languages
English (en)
Other versions
ATA197098A (de
Original Assignee
Promos Technologies Inc
Mosel Vitelic Inc
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to TW087115022A priority Critical patent/TW380284B/zh
Priority to DE19850838A priority patent/DE19850838C2/de
Application filed by Promos Technologies Inc, Mosel Vitelic Inc, Siemens Ag filed Critical Promos Technologies Inc
Priority to AT0197098A priority patent/AT409806B/de
Priority to US09/206,642 priority patent/US6123865A/en
Publication of ATA197098A publication Critical patent/ATA197098A/de
Application granted granted Critical
Publication of AT409806B publication Critical patent/AT409806B/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Description


   <Desc/Clms Page number 1> 
 



   Die vorliegende Erfindung betrifft ein Verfahren zur Nassätzung einer vorzugsweise aus Metall, z. B. Kupfer oder Aluminium, oder siliziumhältigem Material bestehenden Schicht eines Halbleiter- wafers mit einer Säurelösung mittels Schleuderatzung, wobei deionisiertes Wasser vor einer Säu- relösung auf den sich drehenden Halbleiterwafer aufgebracht wird. 



   In heutigen Halbleiterproduktionslinien sind Verfahrensabläufe zur Herstellung von integrierten Schaltungen, die reaktive Plasmen benutzen, aufgrund ihres Potentials für eine sehr hochgenaue Übertragung von Mustern, das heisst für anisotropes Ätzen, allgemein üblich. Im Gegensatz dazu resultiert nasses chemisches Ätzen in einem isotropen Ätzen, bei dem sowohl die vertikalen als auch die lateralen Ätzraten vergleichbar sind. Nichtsdestoweniger ist das Nassätzen immer noch die praktische Alternative für einen flexiblen Produktionsprozess mit hohem Durchsatz. Mit korrekt ausgewählten Chemikalien sind die Ätzreaktionen mit einer Primärschicht thermodynamisch ge- genüber Reaktionen mit den anderen Schichten vorzuziehen. Nassätzungen sind insbesondere geeignet für Rohlingsätzungen und Deckätzungen von Polysilizium, Oxid, Nitrid und Metall. 



   Das Nassätzen wird in letzter Zeit für gewisse Verfahrensschritte wieder verbreitet verwendet, da mittels Plasmaätzen die notwendige Ätzselektivität, die erforderlichen beschädigungsfreien Grenz- bzw. Zwischenflächen und die verlangten partikelkontaminationsfreien Halbleiterwafer nicht erhalten werden können. Die Verwendung von Robotern zur Handhabung und von ultrareinen Che- mikalien hat die Partikelsteuerung und die Verfahrensübereinstimmung verbessert. Diese Verbes- serungen haben Nassätzverfahren für die VLSI-Bearbeitung wiederbelebt. 



   Die zwei grundlegenden Nassätztechniken sind das Tauchätzen und das Sprühätzen. Das Tauchätzen ist die einfachste Technik. Der maskierte oder unmaskierte Halbleiterwafer wird in eine Säurelösung eingetaucht, und ein mechanisches Rühren oder eine andere mechanische Agitation wird gewöhnlich benötigt, um die Ätzgleichförmigkeit und eine reproduzierbare Ätzrate sicherzu- stellen. Das Sprühätzen bietet verschiedene Vorteile gegenüber dem Tauchätzen. Das Sprühätzen benötigt eine geringere Chemikalienmenge und ist schneller als das Tauchätzen. Eine gute Pro- zesssteuerung und Ätzgleichförmigkeit werden beim Sprühätzen leichter erhalten, da der Wafero- berfläche konstant frische Säurelösung zugeführt wird, während die Atzprodukte fortlaufend ent- fernt werden.

   Sprühsysteme mit einem Drehteller mit einer Ansaugvorrichtung für einzelne Wafer bieten merkliche Vorteile bezüglich der Verfahrensgleichförmigkeit. 



   In der DE 36 11 387 A1 ist ein Schleuderätzverfahren beschrieben, bei dem vor dem Atzvor- gang auf den zu ätzenden Wafer zu dessen Erwärmung deionisiertes Wasser gesprüht wird, wo- durch jedoch die Gleichförmigkeit des Ätzvorgangs nicht verbessert wird. 



   Die US 3 813 311 A beschreibt die Behandlung eines Wafers mit deionisiertem Wasser bei ei- nem Nassätzvorgang, jedoch ausschliesslich zum Reinigen des Wafers zwischen zwei Ätzvorgän- gen. 



   Aus der EP 0 044 567 A1 ist ein Verfahren zur einseitigen Atzung von Halbleiterscheiben be- kannt, bei dem deionisiertes Wasser nach dem Ätzen zum Spülen der Halbleiterscheiben verwen- det wird. 



   Aufgabe der Erfindung ist es, angesichts der oben erwähnten Nachteile ein Verfahren zum Verbessern der Ätzgleichförmigkeit während einer Nassätzung zu schaffen. 



   Das erfindungsgemässe Verfahren der eingangs angeführten Art ist dadurch gekennzeichnet, dass ein die Waferoberfläche bedeckender Wasserfilm gebildet wird und danach die Säurelösung aufgebracht wird, während sich noch ein Wasserfilm auf der Waferoberfläche befindet und bevor der Wasserfilm getrocknet ist, und die Schicht mit der an sich bekannten Säurelösung geätzt wird. 



  Hiedurch wird ein Nassätzverfahren nach dem Schleuderätz-Prinzip erhalten, das eine gleichförmi- ge Ätzung über die Waferoberfläche selbst dann sicherstellt, wenn eine relativ viskose Säurelö- sung verwendet wird. Der Wasserfilm dient hiebei dazu, dass sich die nachfolgend aufgebrachte Säurelösung gleichförmiger über die Waferoberfläche ausbreitet bzw. verteilt, um so die Ätzgleich- förmigkeit zu verbessern. 



   Um eine besonders gleichförmige Verteilung des deionisierten Wassers bzw. der Säurelösung in einer adäquaten Zeit zu erzielen, ist es günstig, wenn der Halbleiterwafer während des Aufbrin- gens des deionisierten Wassers bzw. der Säurelösung mit unterschiedlichen Geschwindigkeiten gedreht wird. Insbesondere ist es dabei vorteilhaft, wenn während der Zufuhr der Säurelösung, vorzugsweise auch bevor die Säurelösung aufgebracht wird, der Halbleiterwafer mit einer höheren Geschwindigkeit als der Geschwindigkeit während der Zufuhr des deionisierten Wassers gedreht 

 <Desc/Clms Page number 2> 

 wird, um zu verhindern, dass das auf den Halbleiterwafer aufgebrachte Wasser von diesem weg- spritzt, wodurch die Filmgleichförmigkeit zerstört werden würde.

   Nachdem das deionisierte Wasser zugeführt worden ist, ist es günstig, dass der Halbleiterwafer mit einer höheren Geschwindigkeit, beispielsweise 2 s lang gedreht wird, um überschüssiges Wasser vom Halbleiterwafer herunterzu- treiben und mit dem verbleibenden Wasser einen gleichförmigen Film zu erlangen. Sollte das über- schüssige Wasser nicht entfernt werden, wird eine grosse Wärmemenge bei der Zuführung der Säurelösung erzeugt, die zur Beschädigung der Halbleitervorrichtungen führen kann. 



   Für einen möglichst gleichförmigen Wasserfilm ist es von Vorteil, wenn das deionisierte Wasser zur Bildung des Wasserfilms mit einer Fliessgeschwindigkeit von ungefähr 0,2-1   1/min   zugeführt wird. 



   Des Weiteren haben Tests gezeigt, dass sich ein besonders gleichförmiger Wasserfilm bildet, wenn zur Bildung des Wasserfilms das deionisierte Wasser ungefähr 1-6 s lang zugeführt wird. 



   Mit der erfindungsgemässen Technik können besonders gute Ergebnisse erzielt werden, wenn die Schicht in an sich bekannter Weise aus Silizium, Siliziumoxid, Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Siliziumnitrid, Siliziumoxinitrid, oder Spin-on-Glas besteht. Es ist jedoch auch ein Ätzen einer Metallschicht, z. B. aus Kupfer oder Aluminium, möglich. 



   Ein derartiges Ätzverfahren ist insbesondere vorteilhaft, wenn die Säurelösung in an sich be- kannter Weise aus einer Schwefelsäurelösung, Fluorwasserstoffsäurelösung, Salpetersäurelösung, Phosphorsäurelösung, Essigsäurelösung oder Mischungen hievon besteht. 



   Tests haben ergeben, dass eine besonders hohe Ätzgleichförmigkeit erreicht wird, wenn die Schicht in an sich bekannter Weise eine Borsilikatglasschicht und die Säurelösung eine Lösung aus Schwefelsäure und Fluorwasserstoffsäure ist. 



   Die Erfindung wird nachfolgend an Hand von Beispielen unter Bezugnahme auf die Zeichnung noch weiter erläutert. 



   In der Zeichnung zeigt die einzige Figur 1 eine schematische Ansicht, teilweise im Schnitt, einer Schleuderätzvorrichtung. 



   Wie in Fig. 1 gezeigt ist, ist ein Halbleiterwafer 10 horizontal auf einem Drehteller 20 einer Schleuderätzvorrichtung platziert und auf diesem fixiert. Während der Halbleiterwafer 10 gedreht wird, wird eine Säurelösung 40 von einer über dem Halbleiterwafer 10 angeordneten Düse 30 zu- geführt, wobei die Säurelösung im Wesentlichen auf den zentralen Bereich des Halbleiterwafers tropft. Der Halbleiterwafer 10 wird durch die Säurelösung 40 geätzt, so wie sie über den Halblei- terwafer 10 unter der Wirkung der Zentrifugalkräfte verteilt wird. 



   Die Schleuderätzvorrichtung, wie sie in Fig. 1 gezeigt ist, bietet merkliche Vorteile bezüglich der Bearbeitungsgleichförmigkeit. Jedoch war das Schleuderätzen unter Verwendung von Schwe- felsäure und Phosphorsäure im Allgemeinen nicht in der Lage, eine gleichförmige Ätzung zu lie- fern, da sich die relativ viskosen Säurelösungen nicht gleichförmig über die Waferoberfläche aus- breiten konnten. Das Ergebnis ist ein nicht vollständiges Ätzen oder ein Unterätzen der Oberflä- chenschicht, was die Chip-Ausbeute reduziert. Die Ätzgleichförmigkeit über den Halbleiterwafer ge- winnt immer mehr an Bedeutung, da die Schichtdicken reduziert werden, die Vorrichtungsabmes- sungen schrumpfen und die Wafergrössen ansteigen. 



   Bei dem erfindungsgemässen Verfahren wird ein die Waferoberfläche bedeckender Wasserfilm gebildet. Danach wird die Säurelösung zum Schleuderätzen einer auf der Waferoberfläche vorge- sehenen Schicht aufgebracht. Der Wasserfilm dient hierbei dazu, dass sich die aufgebrachte Säurelösung gleichförmiger über die Waferoberfläche ausbreitet bzw. verteilt, um so die Ätzgleich- förmigkeit zu verbessern. 



   Diese Vorgangsweise soll nachfolgend an Hand eines konkreten Ausführungsbeispiels in Ge- genüberstellung zu einem Vergleichsbeispiel gemäss Stand der Technik näher erläutert werden. 



  VERGLEICHSBEISPIEL Bei diesem Vergleichsbeispiel wurde eine Borsilikatglas (BSG)-Schicht von 0,5  m Dicke von der darunterliegenden Siliziumnitridschicht (0,2 - 0,22   um)   durch ein herkömmliches Nassätzverfahren abgelöst bzw. geätzt. Dieses Nassätzen wurde mit einer Schleuderätzmaschine SPIN ETCHER WET MASTER 201 (hergestellt von Semiconductor-Equipment Zubehör A Co.) ausgeführt. Eine Säurelösung aus Schwefelsäure und Fluorwasserstoffsäure (Volumenverhältnis 10:1) wurde für 

 <Desc/Clms Page number 3> 

 eine selektive Ätzung verwendet. Die Verfahrensschritte und die Verfahrens- bzw.

   Bearbeitungsbedingungen sind in der Tabelle 1 aufgelistet:   TABELLE 1   
 EMI3.1 
 
<tb> 1. <SEP> BSG-Ätzen <SEP> Säurelösung: <SEP> H2SO4/HF <SEP> (20:1-3:1)
<tb> 
<tb> 
<tb> Temperatur <SEP> : <SEP> 20-60 C
<tb> 
<tb> 
<tb> 
<tb> Zeit <SEP> : <SEP> 70-180 <SEP> s <SEP> ; <SEP> 1000 <SEP> U/min
<tb> 
<tb> 
<tb> 
<tb> 2. <SEP> N2-Ausblasen <SEP> Gas <SEP> : <SEP> N2
<tb> 
<tb> 
<tb> 
<tb> 
<tb> Zeit: <SEP> 5 <SEP> s <SEP> ; <SEP> 2000 <SEP> U/min
<tb> 
<tb> 
<tb> 
<tb> 3. <SEP> DI-Reinigen <SEP> Reinigungsmittel: <SEP> Deionisiertes <SEP> (DI-)Wasser
<tb> 
<tb> 
<tb> 
<tb> Zeit <SEP> : <SEP> 15 <SEP> s <SEP> ; <SEP> 800 <SEP> U/min
<tb> 
<tb> 
<tb> 
<tb> 4. <SEP> N2-Trocknen <SEP> Trocknungsmittel <SEP> : <SEP> N2
<tb> 
<tb> 
<tb> 
<tb> 
<tb> Zeit: <SEP> 15 <SEP> s <SEP> ;

   <SEP> 2000 <SEP> U/min
<tb> 
 BEISPIEL In diesem Beispiel wurde eine Borsilikatglas (BSG) -Schicht wie in dem Vergleichsbeispiel entspre- chend dem erfindungsgemässen Verfahren unter Verwendung des SPIN ETCHER WET MASTER 201 abgelöst bzw. geätzt. Der Wafer wurde zuerst mit Di-Wasser (deionisiertes Wasser) bei einer relativ niedrigen Geschwindigkeit von 700 U/min gespült. Dieses Vorspülen wurde 2 s lang durch- geführt, während die Zufuhrmenge des Di-Wassers auf ungefähr 0,2 - 1   1/min   gesteuert wurde. 



  Nach dieser Zeit wurde der Wafer weitere 2 s lang gedreht, wobei die Drehzahl von 700 U/min auf 1200 U/min erhöht wurde, um dadurch überschüssiges Wasser vom Wafer zu entfernen und das verbleibende Wasser in einen gleichförmigen Film zu verteilen. 



   Nachfolgend wurde eine Säurelösung aus Schwefelsäure und Fluorwasserstoffsäure (Volu- mensverhältnis 7'1) der Waferoberfläche zum Ausführen der Ätzung zugeführt, während die Dre- hung bei derselben Geschwindigkeit beibehalten wurde. Die Verfahrensschritte und die Prozess- bedingungen sind in der nachfolgenden Tabelle 2 aufgelistet:

   TABELLE 2 
 EMI3.2 
 
<tb> 1. <SEP> DI-Spülen <SEP> Reinigungsmittel: <SEP> Dt-Wasser
<tb> 
<tb> 
<tb> Zeit: <SEP> 2 <SEP> s
<tb> 
<tb> 
<tb> Drehzahl: <SEP> 700 <SEP> U/min
<tb> 
<tb> 
<tb> 
<tb> 2. <SEP> Stabil
<tb> 
<tb> 
<tb> 
<tb> Zeit <SEP> : <SEP> 2 <SEP> s
<tb> 
<tb> 
<tb> 
<tb> Drehzahl: <SEP> 1200 <SEP> U/min
<tb> 
<tb> 
<tb> 
<tb> 
<tb> 3. <SEP> BSG <SEP> Ätzen <SEP> Säurelösung: <SEP> H2S04/HF <SEP> (20: <SEP> 1-3.1)
<tb> 
<tb> 
<tb> 
<tb> Temperatur <SEP> : <SEP> 20-60 C
<tb> 
<tb> 
<tb> 
<tb> Zeit: <SEP> 30-80 <SEP> s
<tb> 
<tb> 
<tb> 
<tb> Drehzahl: <SEP> 1200 <SEP> U/min
<tb> 
<tb> 
<tb> 
<tb> 
<tb> 4. <SEP> N2-Ausblasen <SEP> Gas <SEP> : <SEP> N2
<tb> 
<tb> 
<tb> 
<tb> Zeit <SEP> : <SEP> 5 <SEP> s
<tb> 
<tb> 
<tb> 
<tb> Drehzahl: <SEP> 2000 <SEP> U/min
<tb> 
<tb> 
<tb> 
<tb> 5. <SEP> DI-Reinigen <SEP> Reinigungsmittel:

   <SEP> DI-Wasser
<tb> 
<tb> 
<tb> 
<tb> Zeit <SEP> : <SEP> 15 <SEP> s
<tb> 
<tb> 
<tb> 
<tb> Drehzahl: <SEP> 800 <SEP> U/min
<tb> 
<tb> 
<tb> 
<tb> 6. <SEP> Stabil
<tb> 
<tb> 
<tb> 
<tb> Zeit. <SEP> 5 <SEP> s
<tb> 
<tb> 
<tb> 
<tb> Drehzahl: <SEP> 2500 <SEP> U/min
<tb> 
 

 <Desc/Clms Page number 4> 

 
 EMI4.1 
 
<tb> 7. <SEP> N2-Trocknen <SEP> Trocknungsmittel: <SEP> N2
<tb> 
<tb> 
<tb> Zeit <SEP> : <SEP> 10 <SEP> s
<tb> 
<tb> 
<tb> 
<tb> Drehzahl: <SEP> 2000 <SEP> U/min
<tb> 
 
Die nachfolgende Tabelle 3 zeigt die Ergebnisse für die Ätzrate und die Ätzgleichförmigkeit, die beim obigen Vergleichsbeispiel und beim erfindungsgemässen Beispiel gemessen wurden. 



  TABELLE 3 
 EMI4.2 
 
<tb> Vergleichsbeispiel <SEP> Beispiel
<tb> 
<tb> Atzrate <SEP> Standardabweichung <SEP> der <SEP> Ätzrate <SEP> Standardabweichung <SEP> der
<tb> 
 
 EMI4.3 
 
 EMI4.4 
 
<tb> 2529,6 <SEP> 17,3 <SEP> 2011. <SEP> 2 <SEP> 
<tb> 
 
 EMI4.5 
 Wie aus Tabelle 3 zu ersehen ist, wurde die Ätzgleichförmigkeit verglichen mit dem herkömmlichen Verfahren um 5-10% durch Hinzufügen eines Vor-Spülschrittes, der nur 2 s benötigt, verbessert. 



  Die Ergebnisse in Tabelle 3 zeigen ausserdem, dass der Wasserfilm wenig Auswirkung auf die Ätzrate hatte. Demgemäss zeigt die Erfindung einen einfachen aber sehr praktischen Weg auf, die Ätzgleichförmigkeit bei einem Nassätzverfahren zu verbessern, ohne den Durchsatz signifikant zu beeinflussen. 



   PATENTANSPRÜCHE : 
1. Verfahren zur Nassätzung einer vorzugsweise aus Metall, z. B. Kupfer oder Aluminium, oder siliziumhältigem Material bestehenden Schicht eines Halbleiterwafers mit einer Säu- relösung mittels Schleuderätzung, wobei deionisiertes Wasser vor einer Säurelösung auf den sich drehenden Halbleiterwafer aufgebracht wird, dadurch gekennzeichnet, dass ein die Waferoberfläche bedeckender Wasserfilm gebildet wird und danach die Säurelösung aufgebracht wird, während sich noch ein Wasserfilm auf der Waferoberfläche befindet und bevor der Wasserfilm getrocknet ist, und die Schicht mit der an sich bekannten Säurelö- sung geätzt wird.

Claims (1)

  1. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterwafer während des Aufbringens des deionisierten Wassers bzw. der Säurelösung mit unterschiedlichen Geschwindigkeiten gedreht wird.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass während der Zufuhr der Säu- relösung, vorzugsweise auch bevor die Säurelösung aufgebracht wird, der Halbleiterwafer mit einer höheren Geschwindigkeit als der Geschwindigkeit während der Zufuhr des de- ionisierten Wassers gedreht wird.
    4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das deioni- sierte Wasser zur Bildung des Wasserfilms mit einer Fliessgeschwindigkeit von ungefähr 0,2-1 1/min zugeführt wird.
    5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zur Bildung des Wasserfilms das deionisierte Wasser ungefähr 1-6 s lang zugeführt wird.
    6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Schicht in an sich bekannter Weise aus Silizium, Siliziumoxid, Borphosphorsilikatglas (BPSG), Phos- phorsilikatglas (PSG), Borsilikatglas (BSG), Siliziumnitrid, Siliziumoxinitrid, oder Spin-on- Glas besteht.
    7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Säurelö- sung in an sich bekannter Weise aus einer Schwefelsäurelösung, Fluorwasserstoffsäure- lösung, Salpetersäurelösung, Phosphorsäurelösung, Essigsäurelösung oder Mischungen hievon besteht.
    8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass in an sich <Desc/Clms Page number 5> bekannter Weise die Schicht eine Borsilikatglasschicht und die Säurelösung eine Lösung aus Schwefelsäure und Fluorwasserstoffsäure ist HIEZU 1 BLATT ZEICHNUNGEN
AT0197098A 1998-09-09 1998-11-24 Verfahren zum verbessern der ätzgleichförmigkeit während eines nassätzens AT409806B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW087115022A TW380284B (en) 1998-09-09 1998-09-09 Method for improving etching uniformity during a wet etching process
DE19850838A DE19850838C2 (de) 1998-09-09 1998-11-04 Verfahren zum Verbessern der Ätzgleichförmigkeit während eines Naßätzens und Naßätzverfahren
AT0197098A AT409806B (de) 1998-09-09 1998-11-24 Verfahren zum verbessern der ätzgleichförmigkeit während eines nassätzens
US09/206,642 US6123865A (en) 1998-09-09 1998-12-07 Method for improving etch uniformity during a wet etching process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW087115022A TW380284B (en) 1998-09-09 1998-09-09 Method for improving etching uniformity during a wet etching process
AT0197098A AT409806B (de) 1998-09-09 1998-11-24 Verfahren zum verbessern der ätzgleichförmigkeit während eines nassätzens

Publications (2)

Publication Number Publication Date
ATA197098A ATA197098A (de) 2002-03-15
AT409806B true AT409806B (de) 2002-11-25

Family

ID=25597308

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0197098A AT409806B (de) 1998-09-09 1998-11-24 Verfahren zum verbessern der ätzgleichförmigkeit während eines nassätzens

Country Status (4)

Country Link
US (1) US6123865A (de)
AT (1) AT409806B (de)
DE (1) DE19850838C2 (de)
TW (1) TW380284B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001033938A (ja) * 1999-07-22 2001-02-09 Oki Electric Ind Co Ltd ハーフトーン位相シフトマスクの特性補正方法
WO2001024244A1 (en) * 1999-09-24 2001-04-05 Infineon Technologies North America Corp. High etch selectivity etchant for doped silicate glass
US6307240B1 (en) 2000-12-22 2001-10-23 Visteon Global Technologies, Inc. Pulsed etching manufacturing method and system
US6893578B1 (en) * 2001-12-05 2005-05-17 Sandia Corporation Selective etchant for oxide sacrificial material in semiconductor device fabrication
US6787056B2 (en) * 2002-02-07 2004-09-07 Macronix International Co., Ltd. Planarization method using anisotropic wet etching
KR100466297B1 (ko) * 2002-10-17 2005-01-13 한국디엔에스 주식회사 반도체 제조 장치
JP2005057263A (ja) * 2003-07-31 2005-03-03 Samsung Electronics Co Ltd 半導体素子を製造するためのエッチング方法
DE602004010061T2 (de) * 2004-03-09 2008-09-11 Infineon Technologies Ag Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
JP4393260B2 (ja) * 2004-04-20 2010-01-06 株式会社東芝 エッチング液管理方法
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
KR20090038972A (ko) * 2007-10-17 2009-04-22 삼성전자주식회사 콘택홀 형성방법 및 그를 이용한 반도체 메모리소자의제조방법
US8153523B2 (en) * 2008-09-12 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of etching a layer of a semiconductor device using an etchant layer
JP6236320B2 (ja) * 2010-12-10 2017-11-22 ティーイーエル エフエスアイ，インコーポレイティド 基板から窒化物を選択的に除去する方法
US8894877B2 (en) * 2011-10-19 2014-11-25 Lam Research Ag Method, apparatus and composition for wet etching
US9017568B2 (en) 2013-01-22 2015-04-28 Tel Fsi, Inc. Process for increasing the hydrophilicity of silicon surfaces following HF treatment
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
US10269591B2 (en) * 2013-10-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of selectively removing silicon nitride and single wafer etching apparatus thereof
US9562291B2 (en) 2014-01-14 2017-02-07 Mei, Llc Metal etch system
US9870928B2 (en) 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface
JP2017536692A (ja) 2014-10-31 2017-12-07 ビーコ プリジション サーフェイス プロセシング エルエルシー ウェット・エッチング・プロセスを実行するための装置および方法
TWI738757B (zh) 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
EP3229262B1 (de) 2016-04-05 2018-08-15 Siltronic AG Verfahren zur dampfphasenätzung einer halbleiterscheibe zur spurenmetallanalyse
US10541180B2 (en) 2017-03-03 2020-01-21 Veeco Precision Surface Processing Llc Apparatus and method for wafer thinning in advanced packaging applications
CN109780293A (zh) * 2018-12-29 2019-05-21 江苏日托光伏科技股份有限公司 一种具有防呆功能的水膜滴液装置
US11282739B2 (en) 2019-12-13 2022-03-22 Globalwafers Co., Ltd. Methods for removing an oxide film from a SOI structure and methods for preparing a SOI structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3813311A (en) * 1973-01-24 1974-05-28 Gen Motors Corp Process for etching silicon wafers
EP0044567A1 (de) * 1980-07-23 1982-01-27 Siemens Aktiengesellschaft Verfahren zur einseitigen Ätzung von Halbleiterscheiben
DE3611387A1 (de) * 1986-04-04 1987-10-15 Semax Gmbh Prozesstechnik Anlage und verfahren zur herstellung von integrierten schaltkreisen od. dgl. aus si- oder aus gaas-scheiben od. dgl.

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3630804A (en) * 1968-08-19 1971-12-28 Chemcut Corp Etching apparatus
JPS62150350A (ja) * 1985-12-25 1987-07-04 Hoya Corp パタ−ン形成方法
JPS63237527A (ja) * 1987-03-26 1988-10-04 Hoya Corp レジスト剥離方法
AT389959B (de) * 1987-11-09 1990-02-26 Sez Semiconduct Equip Zubehoer Vorrichtung zum aetzen von scheibenfoermigen gegenstaenden, insbesondere von siliziumscheiben
US5181985A (en) * 1988-06-01 1993-01-26 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for the wet-chemical surface treatment of semiconductor wafers
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
JPH069195B2 (ja) * 1989-05-06 1994-02-02 大日本スクリーン製造株式会社 基板の表面処理方法
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
JPH0476918A (ja) * 1990-07-18 1992-03-11 Victor Co Of Japan Ltd ウェハ表面のエピタキシャル成長層のエッチング方法
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5488964A (en) * 1991-05-08 1996-02-06 Tokyo Electron Limited Washing apparatus, and washing method
JPH05181281A (ja) * 1991-11-01 1993-07-23 Fuji Photo Film Co Ltd フオトレジスト組成物及びエツチング方法
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
JP3341033B2 (ja) * 1993-06-22 2002-11-05 忠弘 大見 回転薬液洗浄方法及び洗浄装置
JPH07142438A (ja) * 1993-11-22 1995-06-02 Tadahiro Omi 洗浄装置、半導体製造装置及び半導体製造ライン
US5620611A (en) * 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
JPH1071375A (ja) * 1996-07-05 1998-03-17 Toshiba Corp 洗浄方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3813311A (en) * 1973-01-24 1974-05-28 Gen Motors Corp Process for etching silicon wafers
EP0044567A1 (de) * 1980-07-23 1982-01-27 Siemens Aktiengesellschaft Verfahren zur einseitigen Ätzung von Halbleiterscheiben
DE3611387A1 (de) * 1986-04-04 1987-10-15 Semax Gmbh Prozesstechnik Anlage und verfahren zur herstellung von integrierten schaltkreisen od. dgl. aus si- oder aus gaas-scheiben od. dgl.

Also Published As

Publication number Publication date
TW380284B (en) 2000-01-21
DE19850838A1 (de) 2000-03-23
DE19850838C2 (de) 2002-10-24
ATA197098A (de) 2002-03-15
US6123865A (en) 2000-09-26

Similar Documents

Publication Publication Date Title
AT409806B (de) Verfahren zum verbessern der ätzgleichförmigkeit während eines nassätzens
DE3587238T2 (de) Planarisierungsverfahren fuer halbleiter und nach diesem verfahren hergestellte strukturen.
EP1952427B1 (de) Vorrichtung und verfahren für nasschemisches prozessieren flacher, dünner substrate im durchlaufverfahren
DE2640511C3 (de) Verfahren und Vorrichtung zum selektiven Ätzen einer Aluminiumschicht
DE69927840T2 (de) Verfahren zum reinigen der oberflächen von dielektrischen polymerischen halbleiterscheiben mit niedrigem k-wert
DE19806406C1 (de) Verfahren zum Rauhätzen einer Halbleiter-Oberfläche
AT410043B (de) Verfahren zum planarisieren von halbleitersubstraten
DE4214091C2 (de)
DE2227344C3 (de)
DE102006060800B4 (de) Verfahren zum Bilden eines Grabens
DE69604018T2 (de) Herstellungsverfahren für Mikromaschine
DE10334434B4 (de) Verfahren und Gerät zum Reinigen eines Halbleitersubstrats
DE2727788C2 (de) Verfahren zum Herstellen eines Musters in einer Oberflächenschicht eines scheibenförmigen Körpers
DE3852370T2 (de) Flankenstruktur aus organischem Material.
KR101453088B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
DE19801360A1 (de) Verfahren und Vorrichtung zum Behandeln von Halbleiter-Oberflächen
DE112010003101B4 (de) Verfahren zur Oberflächenbehandlung eines Wafers
DE2225366C3 (de) Verfahren zum Entfernen von Vorsprängen an Epitaxie-Schichten
US20020127859A1 (en) Compositions and methods for the selective etching of polysilicon for wafer reclamation
EP4181171B1 (de) Verfahren zur reinigung einer halbleiterscheibe
EP0701276A2 (de) Verfahren zur Rückseitenätzung einer mit Siliziumdioxid beschichteten Halbleiterscheibe mit Fluorwasserstoffgas
DE1015541B (de) Verfahren zum AEtzen elektrisch unsymmetrisch leitender Halbleiteranordnungen
DE10055763A1 (de) Verfahren zur Herstellung einer hochtemperaturfesten Verbindung zwischen zwei Wafern
JP3134483B2 (ja) 半導体基板の液体による処理装置
DE10207667A1 (de) Verfahren zur Herstellung eines Wafers mit hoher Dichte

Legal Events

Date Code Title Description
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties
ELJ Ceased due to non-payment of the annual fee