<Desc/Clms Page number 1>
Gegenstand der Erfindung ist eine Ansteuerschaltung für einen Leistungs-Feldeffekttransistor zur Übertragung von zur Ladung und Entladung der Gate-Source-Kapazität dienenden Ein- und Ausschaltimpulsen.
Leistungs-Feldeffekttransistoren (fortan als Leistungs-FET bezeichnet) weisen, insbesondere im Vergleich zu Bipolar-Leistungs-Transistoren, auffallende Vorteile auf. Sie können als sehr schnelle Schalter in verschiedenen Anwendungen der Leistungselektronik zum leistungslosen Schalten hoher Ströme eingesetzt werden. Kennzeichnend ist ein hoher Eingangswiderstand und ein sehr geringer Bahnwiderstand im eingeschalteten Zustand von einigen Hundertstel Ohm bis zu einigen Ohm, sowie Schaltzeiten im Nano-Sekunden-Bereich. Zur Einschaltung eines FET genügt, da er spannungsgesteuert ist, die impulsförmige Zuführung eines kapazitiven Ladestromes zur Aufladung der im Nanofaradbereich liegenden Gate-Source-Kapazität. Die Ansteuerleistung ist dabei für jede Type unabhängig von der geschalteten Leistung.
Eine Parellelschaltung kann ohne Anordnung von Stromverteilungswiderständen vorgenommen werden.
Für die Auf- und Entladung der Gate-Source-Kapazität, die zum Ein- und Ausschalten erforderlich ist, sind viele einander ähnliche Schaltungsanordnungen bekanntgeworden, bei denen zum Einschalten des Leistungs-FET, dessen Gate-Source-Kapazität durch Zuschalten eines Kondensators über einen ersten Transistor aufgeladen und zur Ausschaltung des Leistungs-FET, dessen Gate-Source-Kapazität durch Einschaltung eines zweiten Transistors entladen wird. Dabei erfolgt sowohl die Aufladung als auch die Entladung niederohmig, d. h. in kurzer Zeit. Dadurch werden Ein- und Ausschaltzeiten und somit auch Ein- und Ausschaltverluste gering gehalten.
Bei der Anwendung von Leistungs-FET in der Leistungselektronik, etwa bei Transistorstellern, tritt jedoch das Problem auf, wegen der hohen zu schaltenden Gleichspannungen zwischen Steuerund Leistungskreis eines geschalteten Transistors eine Potentialtrennung vorzunehmen. Der dazu erforderliche Impulsübertrager muss dabei wegen der hohen Schaltfrequenzen einen kleinen Eisenkern aufweisen, um hohe Magnetisierungsströme zu vermeiden, die nicht nur eine hohe Verlustleistung, sondern auch Probleme bei dem notwendigen Abbau der gespeicherten magnetischen Energie während der Impulspausen, insbesondere bei einem extremen Impuls-Pausen-Verhältnis verursachen.
Der erforderliche Magnetisierungsstrom könnte durch Erhöhung der Windungszahl der Wicklungen verringert werden. Die Windungszahlen sollen aber im Hinblick auf die hohen Schaltfrequenzen gering gehalten werden. In gleicher Weise trifft dies im Hinblick auf die gegenseitigen Koppelkapazitäten zu, durch die kapazitive Übertragungen aus dem Leistungsteil in den störungsempfindlichen Steuerteil bzw. von einem Brückenzweig in den andern erfolgen könnten. Man hat daher auch hier angestrebt, das Steuersignal nur während der Flankenzeiten der Steuerspannungsimpulse zu übertragen, so dass die Zunahme des Magnetisierungsstromes während der Dachzeit des Steuerimpulses entfällt und optimale schnelle Übertrager mit kleinen Induktivitätswerten, die auch die zuvor genannten günstigen Eigenschaften bezüglich geringer Störungsübertragung aufweisen, verwendet werden können.
Dazu wurden Schaltungsanordnungen vorgesehen, die aus einer primärseitigen Treiberstufe, sowie aus einem sekundärseitigen Anpassungsnetzwerk zwischen Sekundärwicklung und FET-Eingang bestehen. Mit dem der Anstiegsflanke des Steuerimpulses entsprechenden Kurzimpuls wird dabei über eine Diode der Gate-Source-Kapazität eine Ladung zugeführt und mit dem der Abschaltflanke des Steuerimpulses entsprechenden Kurzimpuls wird über eine Zenerdiode ein Transistor durchgesteuert, über den sich die Kapazität entlädt. Die mit geringerer Amplitude auftretenden Entmagnetisierungsimpulse werden durch einen parallel zur Sekundärwicklung des Impulsübertragers geschalteten Widerstand so weit bedämpft, dass sie wirkungslos bleiben.
Die betriebliche Erfahrung hat jedoch gezeigt, dass bei einem ungünstigen Impuls-Pausen-Verhältnis der Steuerimpulse die ausreichende Ladung der Gate-Source-Kapazität nicht sichergestellt werden kann und durch die komplexe Schaltung des Anpassungsnetzwerkes eine Entladung dieser Kapazität durch Leckströme und damit ein vorzeitiges Abschalten des FET nicht mit Sicherheit zu vermeiden ist.
Durch die Erfindung soll daher eine Ansteuerschaltung angegeben werden, mit der die Ansteuerung eines Leistungs-FET, d. h., die Aufladung seiner Gate-Source-Kapazität, sowie die Erhaltung dieser Ladung über die ganze Dauer des Einschaltzustandes sichergestellt werden kann.
Sie ist dadurch gekennzeichnet, dass ein erster, einen, an sich bekannten Impulsübertrager enthaltender Signalweg für betriebsmässige Ein- und Ausschaltimpulse über die Primärwicklung des
<Desc/Clms Page number 2>
Impulsübertragers und über ein Differenzierglied mit dem Ausgang eines Rechteckimpulsgenerators und die Sekundärwicklung des Impulsübertragers über eine Zenerdiode, deren Anode mit der Sekundärwicklung verbunden ist,
über eine Speicherstufe sowie eine Verstärkerstufe mit dem Gate- - Anschluss des Feldeffekt-Transistors verbunden ist und dass zur Schnellentladung der Gate-Source- - Kapazität im Störungsfall ein zweiter Signalweg über eine an den Eingang der Speicherstufe geschaltete Diode mit dem ersten Signalweg zur Durchsteuerung eines mit seiner Schaltstrecke zwischen Gate und Source des Feldeffekttransistors geschalteten Transistors verbunden ist.
Der Vorteil der erfindungsgemässen Schaltung liegt darin, dass durch sie eine sichere Ansteuerung des Leistungs-FET bei optimaler Ausbildung des Impulsübertragers hinsichtlich der zu fordernden Eigenschaften gewährleistet ist. Eine beliebige Erhöhung der geschalteten Stromstärke durch Parallelschaltung mehrerer FET ist bis zur Leistungsgrenze des in der erfindungsgemässen Schaltung jeweils verwendeten Verstärkers möglich.
Nach einer vorteilhaften Ausgestaltung besteht die Speicherstufe entweder aus einem nichtinvertierenden Verstärker oder aus zwei in Reihe geschalteten invertierenden Verstärkern, mit jeweils einem Rückführungswiderstand. Dadurch ist es möglich, die in der Gesamtanlage verwendete Technologie auch bezüglich der Speicherstufe einzusetzen.
Ein Ausführungsbeispiel der erfindungsgemässen Ansteuerschaltung soll nun an Hand der Zeichnung näher beschrieben werden.
Die von einem hier nicht dargestellten Steuersatz gelieferten rechteckförmigen Steuerimpulse werden über einen Verstärker-l-und ein aus einem Kondensator --2-- und einem Widerstand - gebildetes Differenzierglied geführt und gelangen als Nadelimpulse an die Primärwicklung - des Impulsübertragers-5--. Die durch die ansteigende Flanke des Steuerimpulses auf der Sekundärseite --6-- des Übertragers --5-- entstehenden, als positiv zu wertenden Nadelimpulse gelangen über eine Diode --15--, deren Anode mit der Sekundärwicklung --6-- des Impulsübertragers --5-- verbunden ist an den Eingang einer Speicherstufe --8--, die etwa aus zwei in Reihe geschalteten invertierenden Verstärkern-9,
10-gebildet sein kann und die mittels eines Rück- führungswiderstandes --11-- vom Ausgang der zweiten Stufe --10-- an den Eingang der ersten Stufe --9-- eine Speicherfunktion erhält. Wenn in der Gesamtschaltung etwa eine Vielzahl von nichtinvertierenden Verstärkerstufen verwendet wird, kann die Speicherstufe auch aus einer solchen nichtinvertierenden Verstärkerstufe gebildet werden, wodurch eine grössere Bestückungseinheitlichkeit erreicht werden kann. Der Ausgang des Speichers --8-- ist weiters mit dem Eingang eines Verstärkers --12-- verbunden, dessen Ausgang über einen Schutzwiderstand --13-- an den Gate- - Anschluss des FET --14-- geschaltet ist. Durch den Verstärker --12-- wird die Gate-Source-Kapazität geladen und in ihrem Ladungszustand erhalten.
Die Stromversorgung aller Verstärkerstufen erfolgt aus einem eigenen, hier nicht näher dargestellten Netzgerät, das durch seinen Transformator potentialmässig vom Speisenetz getrennt ist. Der durch die abfallende Flanke des Steuerimpulses auf der Sekundärseite --6-- des Übertragers --5-- entstehende, als negativ zu bezeichnende Nadelimpuls bewirkt einen Durchbruch der mit ihrer Kathode am"l"-Potential des Speichereinganges liegenden Zenerdiode --7-- und bewirkt somit die Rücksetzung des Speichers --8-- und über den Verstärker --12-- die Entladung der Gate-Source-Kapazität des FET --14-- und somit dessen Abschaltung.
Die Durchbruchsspannung der Zenerdiode --7-- muss dem doppelten Betrag des Eingangsschwellwertes des Speichers --8-- bzw. dem Wert der Speisespannung P'entsprechen. Die Einschaltung der Diode --7a-- in den Zweig der Zenerdiode --7-- bewirkt eine ständige Ladungserhaltung der Kapazität dieser Zenerdiode --7--, die aus technologischen Gründen einen bestimmten Wert nicht unterschreiten kann, so dass diese Kapazität für eine nicht zulässige Leitung eines mit seinem Wert unter der Durchbruchsspannung der Zenerdiode liegenden negativen Steuerimpulses nicht fungieren kann.
Ein aus einer hier nicht näher beschriebenen Kurzschlussüberwachungseinheit im Kurzschlussfall gelieferter Abschaltimpuls gelangt über einen Verstärker --16-- einerseits über die Diode --17-an den Eingang des Speichers --8-- und anderseits über den Widerstand --19-- an die Basis eines mit seiner Schaltstrecke die Gate-Source-Strecke des FET-14-überbrückenden Transistors-18-.
Durch diese Anordnung kann im Kurzschlussfall direkt, d. h. mit der geringstmöglichen Laufzeit abgeschaltet werden.
<Desc / Clms Page number 1>
The invention relates to a drive circuit for a power field-effect transistor for transmitting switch-on and switch-off pulses used for charging and discharging the gate-source capacitance.
Power field effect transistors (henceforth referred to as power FETs) have remarkable advantages, in particular compared to bipolar power transistors. They can be used as very fast switches in various power electronics applications for switching high currents without power. Characteristic is a high input resistance and a very low rail resistance when switched on from a few hundredths of an ohm to a few ohms, as well as switching times in the nano-second range. To switch on an FET, since it is voltage-controlled, the pulse-shaped supply of a capacitive charging current is sufficient to charge the gate-source capacitance in the nanofarad range. The control power is independent of the switched power for each type.
A parallel connection can be made without the arrangement of current distribution resistors.
For the charging and discharging of the gate-source capacitance, which is required for switching on and off, many similar circuit arrangements have become known, in which for switching on the power FET, its gate-source capacitance by connecting a capacitor via a charged first transistor and to turn off the power FET, whose gate-source capacitance is discharged by turning on a second transistor. Both charging and discharging take place with low resistance, i.e. H. in a short time. This keeps switch-on and switch-off times and thus switch-on and switch-off losses low.
When using power FET in power electronics, for example in transistor actuators, the problem arises of making a potential separation because of the high DC voltages to be switched between the control and power circuit of a switched transistor. The pulse transformer required for this must have a small iron core due to the high switching frequencies in order to avoid high magnetizing currents, which not only involve high power loss, but also problems with the necessary dissipation of the stored magnetic energy during the pulse pauses, especially in the case of extreme pulse pauses - cause relationship.
The required magnetizing current could be reduced by increasing the number of turns of the windings. However, the number of turns should be kept low in view of the high switching frequencies. In the same way, this applies to the mutual coupling capacities through which capacitive transmissions from the power section to the fault-sensitive control section or from one bridge branch into the other could take place. It has therefore also been attempted here to transmit the control signal only during the edge times of the control voltage pulses, so that the increase in the magnetizing current during the roof time of the control pulse is eliminated and optimal fast transmitters with small inductance values, which also have the aforementioned favorable properties with regard to low interference transmission, can be used.
For this purpose, circuit arrangements were provided which consist of a primary driver stage and a secondary matching network between the secondary winding and the FET input. With the short pulse corresponding to the rising edge of the control pulse, a charge is supplied via a diode to the gate-source capacitance and the short pulse corresponding to the switching-off edge of the control pulse is used to control a transistor via a zener diode, via which the capacitance is discharged. The demagnetizing pulses occurring with a lower amplitude are damped by a resistor connected in parallel with the secondary winding of the pulse transformer so that they remain ineffective.
Operational experience has shown, however, that with an unfavorable pulse-pause ratio of the control pulses, the sufficient charge of the gate-source capacitance cannot be ensured, and the complex circuit of the matching network discharges this capacitance due to leakage currents and thus prematurely switching off the FET cannot be avoided with certainty.
The invention is therefore intended to provide a control circuit with which the control of a power FET, i. that is, the charging of its gate-source capacitance and the maintenance of this charge can be ensured over the entire duration of the switched-on state.
It is characterized in that a first signal path containing a known pulse transmitter for operational switch-on and switch-off pulses via the primary winding of the
<Desc / Clms Page number 2>
Pulse transformer and a differentiator with the output of a rectangular pulse generator and the secondary winding of the pulse transformer via a Zener diode, the anode of which is connected to the secondary winding,
is connected via a memory stage and an amplifier stage to the gate connection of the field-effect transistor and that for rapid discharge of the gate-source capacitance in the event of a fault, a second signal path via a diode connected to the input of the memory stage with the first signal path to control a is connected with its switching path between the gate and source of the field effect transistor connected transistor.
The advantage of the circuit according to the invention is that it ensures reliable control of the power FET with optimal design of the pulse transformer with regard to the properties to be required. Any increase in the switched current strength by connecting several FETs in parallel is possible up to the power limit of the amplifier used in the circuit according to the invention.
According to an advantageous embodiment, the memory stage consists either of a non-inverting amplifier or of two inverting amplifiers connected in series, each with a feedback resistor. This makes it possible to use the technology used in the overall system with regard to the storage level.
An embodiment of the control circuit according to the invention will now be described in more detail with reference to the drawing.
The rectangular control pulses supplied by a headset, not shown here, are conducted via an amplifier-1 and a differentiating element formed by a capacitor -2 and a resistor and reach the primary winding - the pulse transformer -5- as needle pulses. The needle pulses, which are to be regarded as positive due to the rising flank of the control pulse on the secondary side --6-- of the transformer --5--, pass through a diode --15--, the anode of which with the secondary winding --6-- des Pulse transformer --5-- is connected to the input of a memory stage --8--, which consists of two inverting amplifiers-9 connected in series,
10-formed and which receives a memory function by means of a feedback resistor --11-- from the output of the second stage --10-- to the input of the first stage --9--. If, for example, a large number of non-inverting amplifier stages are used in the overall circuit, the memory stage can also be formed from such a non-inverting amplifier stage, as a result of which greater assembly uniformity can be achieved. The output of the memory --8-- is also connected to the input of an amplifier --12--, the output of which is connected to the gate of the FET --14-- via a protective resistor --13--. The amplifier --12-- charges the gate-source capacitance and maintains it in its charged state.
All amplifier stages are supplied with power from their own power supply, not shown here, which is electrically isolated from the feed network by its transformer. The needle pulse, which is to be designated as negative by the falling edge of the control pulse on the secondary side --6-- of the transformer --5--, causes a breakdown of the Zener diode with its cathode at the "l" potential of the memory input --7- - and thus causes the reset of the memory --8-- and via the amplifier --12-- the discharge of the gate-source capacitance of the FET --14-- and thus its shutdown.
The breakdown voltage of the Zener diode --7-- must be twice the amount of the input threshold value of the memory --8-- or the value of the supply voltage P '. Switching on the diode --7a-- in the branch of the Zener diode --7-- results in constant charge maintenance of the capacitance of this Zener diode --7--, which for technological reasons cannot fall below a certain value, so that this capacitance for a inadmissible conduction of a negative control pulse with its value below the breakdown voltage of the zener diode cannot function.
A switch-off pulse delivered from a short-circuit monitoring unit (not described here in more detail) arrives via an amplifier --16-- on the one hand via the diode --17- at the input of the memory --8-- and on the other hand via the resistor --19-- the basis of a switching path that bridges the gate-source path of the FET-14 transistor 18-.
With this arrangement, in the event of a short circuit, H. be switched off with the shortest possible runtime.