[go: up one dir, main page]

WO2011153741A1 - 一种实现前导生成的方法和装置 - Google Patents

一种实现前导生成的方法和装置 Download PDF

Info

Publication number
WO2011153741A1
WO2011153741A1 PCT/CN2010/076843 CN2010076843W WO2011153741A1 WO 2011153741 A1 WO2011153741 A1 WO 2011153741A1 CN 2010076843 W CN2010076843 W CN 2010076843W WO 2011153741 A1 WO2011153741 A1 WO 2011153741A1
Authority
WO
WIPO (PCT)
Prior art keywords
sequence
value
iteration
calculation
calculated
Prior art date
Application number
PCT/CN2010/076843
Other languages
English (en)
French (fr)
Inventor
谢一宁
任天民
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Priority to US13/579,406 priority Critical patent/US9007886B2/en
Priority to EP10852733.4A priority patent/EP2525539B1/en
Publication of WO2011153741A1 publication Critical patent/WO2011153741A1/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2602Signal structure
    • H04L27/261Details of reference signals
    • H04L27/2613Structure of the reference signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/0055ZCZ [zero correlation zone]
    • H04J13/0059CAZAC [constant-amplitude and zero auto-correlation]
    • H04J13/0062Zadoff-Chu
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • H04J13/14Generation of codes with a zero correlation zone
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2602Signal structure
    • H04L27/2605Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/0001Arrangements for dividing the transmission path
    • H04L5/0003Two-dimensional division
    • H04L5/0005Time-frequency
    • H04L5/0007Time-frequency the frequencies being orthogonal, e.g. OFDM(A) or DMT
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/003Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048Allocation of pilot signals, i.e. of signals known to the receiver

Definitions

  • the present invention relates to the field of communications technologies, and in particular, to a method and apparatus for implementing preamble generation. Background technique
  • Orthogonal Frequency Division Multiplexing has become a widely used technology.
  • LTE Long Term Evolution
  • UE User Equipment
  • SC-FDMA single carrier frequency division multiple access
  • PAPR peak-to-average power ratio
  • the preamble sequence in the random access procedure uses a constant modulus sequence (Zadoff-Chu, ZC).
  • the ZC sequence is a sequence with Constant Amplitude Zero Auto-Correlation (CAZAC). It has the following two characteristics: (1) The autocorrelation property and cross-correlation property of the sequence are good. Especially when the sequence length is prime, it has ideal autocorrelation and cross-correlation properties, so that two users in the system use different ZC sequences or different cyclic shifts of the same sequence to access each other. Both are small; (2) Both time domain and frequency domain are constant model, have low PAPR, and are therefore suitable for use in the uplink.
  • CAZAC Constant Amplitude Zero Auto-Correlation
  • the preamble sequence used by the UE is some cyclic shift of the above ZC root sequence, wherein the cyclic shift value ⁇ is indicated by the network:
  • the preamble sequence is subjected to a Discrete Fourier Transform (DFT) of a point to the frequency domain, and is transmitted through a subcarrier mapping module, a cyclic prefix (CP) module, and an application power gain factor ( ). Transmitted on the PRACH channel on the transmitting module.
  • DFT Discrete Fourier Transform
  • C is a complex constant whose modulus satisfies
  • the DFT transform of the ZC sequence can be regarded as the result of multiplication of a complex number x " (contrast with the conjugate of another ZC sequence ⁇ ( ⁇ A od ⁇ c). This avoids complex DFT transformation. , you only need to calculate ⁇ "( ) and ZC sequence ⁇ " ⁇ ⁇ + ) to earn dA ⁇ ), where the variables ", k, ⁇ , and ⁇ are all non-negative in the range [0, N ZC _1] Integer, here:
  • phase factor term u-[ ⁇ kA + + T + ⁇ )] ⁇ still needs to be involved or a large number of complicated multiplications and requests Modular operations, so the complexity of such algorithms is still very complex.
  • the object of the present invention is to provide a method and a device for implementing preamble generation, which are calculated by using two iterative methods in the preamble generation process, which can realize low complexity and high computational precision of the calculation process, and can greatly reduce the calculation processing amount. And the amount of storage.
  • a method for implementing preamble generation comprising:
  • a discrete Fourier transform is obtained from the iteratively calculated values of the second sequence.
  • the step of obtaining the first parameter value according to the root serial number of the constant modulus sequence includes:
  • the step of obtaining an initial value of the first sequence according to the constant modulus sequence length and the cyclic shift value and the acquired first parameter value includes:
  • an initial value of the first sequence is obtained by ( T+ ⁇ + 1 ) /2 ) m ° dA ⁇ , where ⁇ represents a cyclic shift value, and ⁇ represents the first Parameter value, indicating the length of the constant modulus sequence;
  • the initial value of the first sequence is obtained by ( + ( ⁇ + 1 + ⁇ zc )/2) modN zc .
  • the step of performing the iterative calculation of the first sequence according to the initial value of the first sequence and the first parameter value comprises:
  • the step of performing the first iterative calculation of the first sequence according to the initial value of the first sequence and the first parameter value comprises:
  • B(0) represents the initial value of the first sequence.
  • the step of performing the kth iteration calculation according to the value calculated by the k-1th iteration and the first parameter includes:
  • the step of iteratively calculating the second sequence according to the iteratively calculated value of the first sequence and the initial value of the preset second sequence includes:
  • the calculated value is based on the k-1th iteration of the second sequence and the k-1th of the first sequence The calculated value is subjected to the kth iteration of the second sequence.
  • the step of performing the first iterative calculation of the second sequence according to the initial value of the first sequence and the initial value of the preset second sequence includes:
  • Y(0) represents an initial value of the preset second sequence.
  • the step of performing the k-th iteration calculation of the second sequence according to the calculated value of the k-1th iteration of the second sequence and the calculated value of the k-1th iteration of the first sequence includes:
  • the steps of obtaining the discrete Fourier transform from the iteratively calculated values of the second sequence include:
  • the value calculated by subtracting the kth iteration of the second sequence is used as an index value to search the second data table, and the result of the lookup table is conjugated.
  • the discrete Fourier transform output is obtained.
  • the second data table is stored as , where "e [G,(N zc _lV 2 ]) is a non-negative integer.
  • a device for implementing preamble generation comprising:
  • a first query module configured to obtain a first parameter value according to a root serial number of the constant modulus sequence
  • an initial value calculation module connected to the first query module, configured to obtain and obtain a constant value according to a constant modulus sequence length and a cyclic shift value The first parameter value, obtaining an initial value of the first sequence
  • a first storage module connected to the initial value calculation module, configured to store an initial value of the first sequence
  • a first modulo adder coupled to the first storage module and the first storage module, configured to perform an iterative calculation of the first sequence according to the initial value of the first sequence and the first parameter value, and Stored in the first storage module;
  • a second modulo adder coupled to the first storage module, configured to perform an iteratively calculated value of the first sequence and an initial value of a preset second sequence according to the first storage module
  • the second sequence is iteratively calculated
  • a second query module configured to obtain a discrete Fourier transform according to the iteratively calculated value of the second sequence.
  • the initial value calculation module is configured to: when obtaining an initial value of the first sequence:
  • the initial value of the first sequence is obtained by ⁇ + ⁇ + 1 ) /2 ) mod N ⁇ c; when the first parameter value obtained is not an odd number, The initial value of the first sequence is obtained by earning d N zc by ( + ( ⁇ + 1 + W zc ) / 2 ).
  • the first modulo adder performs the iterative calculation of the first sequence according to the initial value of the first sequence and the first parameter value, and is used for: calculating the value according to the k-1th iteration and the first Parameter for the kth iteration calculation
  • the first iterative calculation of the first sequence is passed by the first modulo adder (S(0) + A) modN zc calculated; where B(0) represents the initial value of the first sequence.
  • the first modulo adder performs the kth iteration calculation according to the calculated value of the k-1th iteration and the first parameter, and is used for:
  • the kth iteration calculation is calculated by the first modulo adder by ⁇ -D + ⁇ m ⁇ ⁇ c; wherein B(kl) represents the calculated value after the k-1th iteration, ⁇ 1 is a positive integer, less than or equal to Wzc _l.
  • the second modulo adder is configured to: when iteratively calculates the second sequence according to the iteratively calculated value of the first sequence and the initial value of the preset second sequence,
  • the first iteration calculation of the second sequence is calculated by the second modulo adder by (d(0) + 3(0)) earning dN zc ; wherein ⁇ (0) represents the pre- Set the initial value of the second sequence.
  • the second modulo adder performs the k-th iteration calculation of the second sequence according to the calculated value of the k-1th iteration of the second sequence and the calculated value of the k-1th iteration of the first sequence. And performing: a k-th iteration calculation of the second sequence according to the calculated value of the k-1th iteration of the second sequence stored by the first storage module and the value calculated by the k-1th iteration of the first sequence;
  • the kth iteration calculation of the second sequence is calculated by the second modulo adder by earning dN zc by + 1)); wherein ⁇ represents the k-1th iteration of the second sequence Value, ⁇ is a positive integer, less than or equal to ⁇ _1.
  • the apparatus further includes a second storage module coupled to the second modulo adder for storing a k-1th iterative calculated value of the second modulo adder;
  • the second query module is further configured to determine the kth iteration of the second sequence after the calculation Whether the value is less than or equal to ( ⁇ ⁇ - 1) / 2 .
  • the apparatus further includes a second database for storing the constructed second data table; the storage item in the second data table is Where " e [ G , ⁇ zc _lV 2 ] is a non-negative integer;
  • the second query module is further configured to:
  • the calculation method and device for implementing preamble generation provided by the embodiments of the present invention are calculated by using two iterative methods in the preamble generation process, and only involve integer addition, subtraction, comparison, and table lookup operations, and do not involve fixed point processing loss, as opposed to In the prior art, the calculation process has low complexity and high calculation accuracy, and the calculation processing amount and the storage amount can be greatly reduced.
  • FIG. 1 is a schematic diagram of a process for generating a random access preamble in an LTE system in the prior art.
  • FIG. 2 is a schematic flowchart of a method for rapidly calculating a DFT of a ZC sequence according to the present invention.
  • FIG. 3 is a schematic diagram of a DFT of a ZC sequence according to the present invention.
  • FIG. 4 is a schematic structural diagram of an initialization calculation module of FIG. 3 in a DFT fast calculation device of a ZC sequence according to the present invention;
  • FIG. 5 is a specific circuit diagram of the initialization calculation module shown in Figure 4.
  • FIG. 6 is a schematic structural diagram of the modulo adder of FIG. 3 in the DFT fast calculation device of the ZC sequence of the present invention
  • Fig. 7 is a specific circuit diagram of the modulo adder shown in Fig. 6. detailed description
  • the general technical solution of the present invention is:
  • the present invention makes full use of the characteristics of the ZC sequence, calculates the DFT by a two-fold iterative method, and does not need multiplication calculation, and can complete the ZC sequence by simple addition and shift calculation (with loop Shift) Fast calculation of DFT transform.
  • the fast calculation method of the DFT of the ZC sequence provided by the embodiment of the present invention can be implemented by the following steps:
  • Step A obtaining a first parameter value according to a root serial number of the ZC sequence
  • Step B obtaining an initial value of the first sequence according to the obtained first parameter value, ZC sequence length, and cyclic shift value;
  • Step C performing an iterative calculation of the first sequence according to the initial value of the first sequence and the first parameter value
  • Step D performing an iterative calculation on the second sequence according to the iteratively calculated value of the first sequence and the initial value of the preset second sequence;
  • Step F obtaining a DFT transform according to the iteratively calculated value of the second sequence.
  • the fast calculation method of the DFT of the ZC sequence provided by the embodiment of the present invention is calculated by using two iterative methods in the calculation process of implementing the preamble generation, and only involves integer addition, subtraction, comparison and table lookup operations, and does not involve fixed point processing. Loss, compared with the prior art, can realize the complexity of the calculation process and the high calculation precision, and can greatly reduce the calculation processing amount and the storage amount, and is suitable for high-efficiency software or hardware processing requirements.
  • the present invention is applicable to the calculation of DFT in a random access preamble sequence generation process in a terminal or a base station in an LTE mobile communication system.
  • FIG. 2 is a schematic flow chart of an embodiment of a fast calculation method for DFT of a ZC sequence according to the present invention.
  • two read-only memory (ROM) tables may be constructed and stored, which may be exp with ( ⁇ ⁇ +1 ) /2 elements respectively.
  • -ROM table and ⁇ -ROM table may be constructed and stored, which may be exp with ( ⁇ ⁇ +1 ) /2 elements respectively.
  • the first data table may be a ⁇ -ROM table
  • the second data table may be an exp-ROM table
  • the storage items in the exp-ROM table are:
  • "e[G,(N zc _l)/ 2 ] is a non-negative integer
  • the value range is an integer in [0, W ZC - 1], and the corresponding value of ⁇ ⁇ in the table, stores a total of 7 ⁇ ⁇ ⁇ values.
  • N zc represents the length of the ZC sequence.
  • the value is 839 (leading format 0 to 3) or 139 (preamble format 4).
  • Step S201 Acquire a first parameter value according to a root serial number of the ZC sequence.
  • the first parameter value may be represented by A.
  • the root serial number of the ZC sequence may be used as an index value.
  • Step S203 obtaining an initial value of the first sequence according to the acquired first parameter value, ZC sequence length, and cyclic shift value.
  • the cyclic shift value is represented by 7
  • the first sequence may be represented by ⁇ B(k) ⁇
  • the initial value of the sequence may be represented by B(0), which may be expressed as a value according to ⁇ .
  • to get B(0).
  • (0) ⁇ (T+(A + l)/2) modN zc ⁇ can be understood as: 8(0) can pass ( 7+ ⁇ + 1)/2 ) 1110 (1 ⁇ to obtain, if ⁇ is not an odd number, then S(0) ⁇ (r+(A + 1 + N zc )/ 2 ) earns dN zc , which can be understood as B (0) can pass + ( ⁇ + 1 + N zc )/2) mod N zc to get.
  • Step S205 performing a first iterative calculation of the first sequence according to the initial value of the first sequence and the first parameter value, and then performing the Kth iteration according to the calculated value of the K-1th iteration and the first parameter. Calculation.
  • the first iteration calculation is performed according to B(0) and ⁇ .
  • the first iteration can be represented by - ( ( _1 ) + ⁇ ) intestinal dN zc
  • ⁇ ( ⁇ is a positive integer, less than or equal to ⁇ -1)
  • B(k) can use (S( ⁇ -l) + A)m. dN zc to get. It can be understood that for each iteration calculation, there is a corresponding iteration value generation, that is, the kth iteration calculation can generate a B(k).
  • Step S207 Perform a first iterative calculation of the second sequence according to an initial value of the first sequence and an initial value of the preset second sequence, and then calculate a value and a number according to the k-1th iteration of the second sequence.
  • the calculated value of the K-1th iteration of a sequence is subjected to the kth iteration of the second sequence.
  • the second sequence may be represented by ⁇ Y(k) ⁇ , where is a positive integer, less than or equal to ⁇ cl, and the initial value of the sequence may be represented by Y(0), in this embodiment.
  • the initial value ⁇ (0) of the preset second sequence can be set to 0. It can also be understood that, at the 0th time, the initialization of the second sequence is completed.
  • this step can also be understood as that the first iteration calculation is performed according to ⁇ (0) and ⁇ (0), and the first iteration calculation result can be represented by Y(l), which can be understood as the second.
  • the iterative calculation of the first or first moment of the sequence using the expression "(7(0) + 5(0)) mod N zc , when performing the iterative calculation of the second or second moment of the second sequence
  • the iterative calculation result Y(2) of the second or second moment can be expressed by the expression ((l) + S(l)) earning dN zc , and so on, the iterative calculation of the kth or kth moment
  • the result can be expressed by the expression ⁇ — ⁇ + ⁇ . It can be understood that for each iteration calculation, there is a corresponding iteration value generation, that is, the kth iteration calculation can generate a Y(k).
  • Step S209 determining whether the value calculated by the kth iteration of the second sequence is less than or equal to (N zc — 1)/2
  • N zc — 1)/2 it can be understood that Y(k) is compared with ( ⁇ _1)/2 . Since in step S207, each time an iteration is performed, a value is generated. Therefore, in this step, as long as an iteration value is generated in step S207, this step performs a judgment, which can be understood as: this step needs to be performed k times. Judge.
  • step S211 if it is judged that Y(k) is equal to or less than ( ⁇ c_D / 2 , step S211 is performed. If it is judged that Y(k) is larger than ( ⁇ c_D / 2 , step S213 is performed.
  • step S211 the DFT transform output is obtained by directly searching the exp-ROM table according to the calculated value of the kth iteration of the second sequence as an index.
  • step S209 since Y(k) is judged to be less than or equal to zc - W 2 , Y (k) at this time is used as an index value exp-ROM table to obtain a DFT transformed value. And output.
  • Y(k) is used as the formula in the exp-ROM table.
  • the value of n in [0, (N zc - 1)/2] , and the resulting DFT transformed value is represented by X(k), that is, L N .
  • step S213 the value calculated by subtracting the kth iteration from N zc is used as an index value to search the exp-ROM table to obtain a DFT transform output.
  • the value of ⁇ ⁇ minus Y(k) is used as an index value to query the exp-ROM table to obtain a DFT transformed value, and is output.
  • the value after subtracting Y(k) from Nzc is taken as the formula in the exp-ROM table.
  • the value of n is then queried for the exp-ROM table, and the result of the lookup table is conjugated to obtain the corresponding X(k).
  • the CODRIC method can also be used for calculation without limitation.
  • step S209 the value of the iterative calculation generated every time is judged, and after each judgment, the value of the DFT transform is obtained by querying the exp-ROM table, and therefore, after the iteration after the calculation, and determines ⁇ - 1 times, the same way queries a 1 ⁇ exp-ROM, therefore, will be the value of the DFT of a complete, i.e., so that this
  • the value of the generated DFT transform enters the subsequent subcarrier mapping, inserts the CP, and applies the power gain factor (A), generates a random access preamble sequence in the LTE mobile communication system, and transmits on the PRACH channel.
  • A power gain factor
  • the fast calculation method of the DFT of the ZC sequence provided by the embodiment of the present invention is calculated by using two iterative methods in the calculation process of implementing the preamble generation, and only involves integer addition, subtraction, comparison and table lookup operations, and does not involve fixed point processing. Loss, compared with the prior art, can realize the complexity of the calculation process and the high calculation precision, and can greatly reduce the calculation processing amount and the storage amount, and is suitable for high-efficiency software or hardware processing requirements.
  • the present invention is applicable to the calculation of DFT in a random access preamble sequence generation process in a terminal or a base station in an LTE mobile communication system.
  • FIG. 3 is a schematic structural diagram of an embodiment of a fast calculation device for a DFT of a ZC sequence according to the present invention.
  • the DFT fast calculation device of the ZC sequence is applied to the calculation of the DFT in the random access preamble sequence generation process in the terminal or the base station in the LTE mobile communication system.
  • the DFT fast calculation means of the ZC sequence performs DFT transformation on the received ZC sequence, and outputs a complete DFT transformed value ⁇ X(k) ⁇ , thereby entering the value of the DFT transformation generated at this time. Subsequent subcarrier mapping, insertion of CP, and application power gain factor
  • a random access preamble sequence in the LTE mobile communication system is generated and transmitted on the PRACH channel.
  • the fast calculation device of the DFT of the ZC sequence may include a first database 300, a first query module 302, an initial value calculation module 304, a first storage module 306, a first modulo adder 308, and a second take The modulo adder 310, the second storage module 312, the second query module 314, and the second database 316.
  • the first database 300 is configured to store a first data table of the configuration, which may be a ⁇ -ROM table, where the content item stored in the ⁇ -ROM table is ⁇ ⁇ od A ⁇ c , which in turn corresponds to 0 ⁇ u ⁇ N zc - l ⁇ ⁇ in the range of ⁇ c - integer 1], the table corresponding to possible values ⁇ ⁇ a "is stored corresponding to a total of ⁇ ⁇ [Delta] values in the present embodiment.”
  • the second database 316 is configured to store the constructed second data table, which may include an exp-ROM table of ⁇ + 1 ) / 2 elements, and the storage item in the xp-ROM table is , where "e [0, (N zc - 1) / 2 ] is a non-negative integer.
  • ⁇ ⁇ represents the length of the ZC sequence
  • the value in the LTE system is 839 (preamble format 0 ⁇ 3) Or 139 (leading format 4).
  • the first query module 302 is connected to the first database 300, and is configured to obtain the first parameter value according to the root serial number of the ZC sequence. It can be understood that the first parameter is obtained by querying the first database 300 according to the root serial number of the received ZC sequence.
  • the first parameter value can be represented by ⁇ .
  • the ⁇ value can be obtained by looking up the ⁇ -ROM table as the index value of the ZC sequence.
  • the initial value calculation module 304 is connected to the first query module 302, and is configured to obtain an initial value of the first sequence according to the first parameter value, the ZC sequence length, and the cyclic shift value acquired by the first query module 302, which may be understood as, according to The first parameter value obtained by the first query module 302, the length of the ZC sequence, and the received cyclic shift value obtain an initial value of the first sequence.
  • the cyclic shift value is represented by ⁇
  • the first sequence may be represented by ⁇ B(k) ⁇ , wherein the initial value of the sequence may be represented by B(0), which may be expressed as a value according to ⁇ . And ⁇ to obtain B(0).
  • the first storage module 306 is coupled to the initial value calculation module 304 for storing an initial value of the first sequence obtained by the initial value calculation module 304.
  • the first modulo adder 308 is connected to the first query module 302 and the first storage module 306 respectively, and is configured to use the initial value of the first sequence stored by the first query module 302 and the first parameter value obtained by the first query module 302. An iterative calculation of the first sequence is performed and stored in the first storage module 302. In this embodiment, it can be understood that the first iteration calculation of the first sequence is performed according to the initial value of the first sequence stored by the first query module 302 and the first parameter value obtained by the first query module 302.
  • the first modulo adder 308 is further configured to store the calculated value of the first iteration in the first storage module 306.
  • the first modulo adder 308 is further configured to perform a second iteration according to the first iteration calculated value stored by the first storage module 306 and the first parameter value obtained by the first query module 302. Calculating, and still storing the second iteratively calculated value in the first storage module 306, and so on, the first modulo adder 308 is further configured to use the k-1th iteration stored by the first storage module 306
  • the calculated value and the first parameter value obtained by the first query module 302 are subjected to the kth iteration calculation, and the iteratively calculated value is stored in the first storage module 306.
  • the first iteration calculation is performed based on B(0) and ⁇ . In this embodiment, it can be used
  • the second modulo adder 310 is connected to the first storage module 306 and the second storage module 312, and is configured to perform an iteratively calculated value and a preset number according to the first sequence stored by the first storage module 306.
  • the initial value of the second sequence is an iterative calculation of the second sequence.
  • the first iteration calculation of the second sequence is performed according to the initial value of the first sequence stored by the first storage module 306 and the initial value of the preset second sequence, and the first The value after the iteration calculation is stored in the second storage module 312.
  • the second modulo adder 310 is further configured to calculate the post value according to the k-1th iteration of the second sequence stored by the second storage module 312 and the kth of the first sequence stored by the first storage module 306.
  • the iteratively calculated value is subjected to the kth iteration calculation of the second sequence, and the calculated value of the kth iteration is stored in the second storage module 312.
  • the second sequence may be represented by ⁇ Y(k) ⁇ , where ⁇ 1 is a positive integer less than or equal to ⁇ _1, and the initial value of the sequence may be represented by Y(0).
  • the initial value ⁇ (0) of the preset second sequence may be set to 0, and it may be understood that, at the 0th time, the initialization of the second sequence is completed.
  • this step can also be understood as that the first iteration calculation is performed according to ⁇ (0) and ⁇ (0), and the first iteration calculation result can be represented by Y(l), which can be understood as the second.
  • the iterative calculation of the first or first moment of the sequence can be expressed by the expression W 1 ) - ( y ( 0 ) + s( 0 ) ⁇ od A ⁇ , when the second or second moment of the second sequence is performed
  • the iterative calculation result Y(2) of the second or second moment can be expressed by the expression y ( 2 ) - ( y ( 1 ) + S( 1 ) ⁇ od A ⁇
  • Iterative calculation result Y(k) at k or k time can be expressed by an expression
  • the second query module 314 is coupled to the second storage module 312 and the second database 316 for obtaining a DFT transform based on the iteratively computed values of the second sequence.
  • the second database 316 is queried according to the calculated value of the kth iteration stored in the second storage module 312 to obtain the value of the DFT transform.
  • the second query module 314 is further configured to determine whether the value calculated by the kth iteration of the second sequence is less than or equal to ⁇ zc -D / 2 . In this embodiment, each time an iteration is performed, a value is generated. Therefore, the second query module 314 It is necessary to perform k judgments.
  • the calculated value is calculated according to the kth iteration of the second sequence stored in the second storage module 312.
  • the index directly looks up the exp-ROM table in the second database 316 to obtain the value of the corresponding DFT transform, and outputs it.
  • the second query module 314 determines that Y(k) is greater than ⁇ c - 1 ) 2 , the calculated value of the kth iteration of the second sequence stored in the second storage module 312 is subtracted.
  • the exp-ROM table in the second database 316 is searched as an index value, and the result of the table lookup is conjugated to obtain a value of the corresponding DFT transform, and output.
  • the CODRIC method can also be used for calculation without limitation.
  • the second query module 314 determines the value of the iteration calculation generated each time, and after each judgment, it will query the exp-ROM table to obtain a DFT transform value, and therefore, after passing the W- After 1 iteration calculation, and judge ⁇ zc - 1 time, the same reason will query ⁇ c - 1 exp-ROM, therefore, will get a complete DFT transformation value, ie ⁇ ( ) ⁇ , which will be generated at this time
  • the value of the DFT transform enters the subsequent subcarrier mapping, inserts the CP, and applies the power gain factor ( ), a random access preamble sequence in the LTE mobile communication system is generated and transmitted on the PRACH channel.
  • the fast calculation device of the DFT of the ZC sequence provided by the embodiment of the present invention is calculated by using two iterative methods in the calculation process of implementing the preamble generation, and only involves integer addition, subtraction, comparison and table lookup operations, and does not involve fixed point processing. Loss, compared to the prior art, can achieve a low complexity and high computational precision of the calculation process, and can greatly reduce the computational processing amount and the storage amount, and is suitable for high-efficiency software or hardware processing requirements.
  • the present invention is applicable to the calculation of DFT in a random access preamble sequence generation process in a terminal or a base station in an LTE mobile communication system.
  • the initialization calculation module includes a first adder 400, a selector 402, a second adder 404, a shifter 406, and a modulo adder 408.
  • the first adder 400 is configured to add 1 to the first parameter value obtained by the first query module 302.
  • the selector 402 is coupled to the first adder 400 and the second adder 404, respectively, for determining whether the value output by the first adder 400 is added to Wzc by the second adder 404 based on the lowest bit of the first parameter value. In this embodiment, if the lowest bit of ⁇ is an odd number, it is determined that the value output by the first adder 400 does not need to be added by the second adder 404; if the lowest bit of ⁇ is not an odd number, the first addition is determined. The value output by the device 400 needs to be added by the second adder 404.
  • the shifter 406 is coupled to the second adder 404 for shifting the value output by the second adder 404 to the right by one bit; the modulo adder 408 is coupled to the shifter 406 for outputting the value to the shifter 406.
  • the modulo calculation is performed with the cyclic shift value.
  • is an odd number
  • the value output by the modulo adder 408 can be obtained by using the expression S(0) ⁇ ⁇ + ( ⁇ + 1) / 2 ) to obtain d N zc
  • B(0) can be obtained by earning d ⁇ ⁇ from ( + ( ⁇ + 1 ) /2 ).
  • FIG. 5 is a specific circuit diagram of the initialization calculation module shown in FIG.
  • Figure 6 is a block diagram showing the structure of the modulo adder of Figure 3 in the DFT fast calculation device of the ZC sequence of the present invention.
  • the modulo adder includes a first adder 600, a comparator 602, and a subtractor 604.
  • the modulo adder can receive two input values, such as X, Y, which are added by the first adder 600, and (X + Y) mod NZC can be used as the output value of the modulo adder.
  • the first adder 600 is configured to receive two input values and input two inputs thereto. The value is calculated by the force port method.
  • Comparator 602 are connected to a first adder 600 and a subtractor 604 for the Lambda value output from the first adder 600 ⁇ judgment, determining a first value when the output from the adder 600 is less than N zc, then the The value output by the first adder 600 is used as the output value of the modulo adder; if the comparator 602 determines that the value output by the first adder 600 is not less than ⁇ c, the subtractor 604 is notified to subtract the value output by the first adder 600. Go to Wzc.
  • the subtracter 604 is connected to the comparator 602 for subtracting Wz C from the value output by the first adder 600 when the comparator 602 determines that the value output by the first adder 600 is not less than ⁇ ⁇ , and subtracts ⁇
  • the value is used as the output value of the modulo adder.
  • FIG. 7 is a specific circuit diagram of the modulo adder shown in FIG. 6.
  • the calculation method and device for implementing preamble generation provided by the embodiments of the present invention are calculated by using two iterative methods in the preamble generation process, and only involve integer addition, subtraction, comparison, and table lookup operations, and do not involve fixed point processing loss.
  • the calculation process can be implemented with low complexity and high calculation accuracy, and the calculation processing amount and the storage amount can be greatly reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Complex Calculations (AREA)

Description

一种实现前导生成的方法和装置 技术领域
本发明涉及通信技术领域, 尤其涉及一种实现前导生成的方法和装置。 背景技术
在 3.9G 和 4G 通信系统中, 正交频分复用 (Orthogonal Frequency Division Multiplexing, OFDM ) 已经成为一种广泛应用的技术。 在 3GPP组 织定义的下一代移动通信系统( Long Term Evolution , LTE)上行链路中, 用户设备 ( User Equipment , UE ) 釆用单载波频分多址 (single carrier Frequency Division Multiple Access, SC-FDMA )技术,一方面继承了 OFDM 各子载波之间正交特性, 另一方面也克服了 OFDM技术峰均比 (Peak to Average Power Ratio, PAPR )较大的问题, 从而可达到提高功率放大器效 率、 达到降低 UE功耗的目的。 LTE系统中, 随机接入过程中的前导序列釆 用了恒模序列 (Zadoff-Chu, ZC )。 ZC 序列是一种具有恒包络零自相关序 歹' J ( Constant Amplitude Zero Auto-Correlation, CAZAC )性质的序列, 具有 以下两方面特点: ( 1 )序列的自相关特性和互相关特性良好, 特别的当序 列长度为质数时, 具有理想的自相关和互相关特性, 这样系统中两个用户 釆用不同的 ZC序列、或者同一序列的不同循环移位进行接入时,相互之间 的干扰都很小; (2 )具有时域和频域都是恒模特性, 具有较低的 PAPR, 因 此适合于在上行链路中使用。
LTE 系统中, 分别釆用了长度为^ c = 839 ( format o~3 , )和^ c = 139
( format 4 ) 的时域 ZC根序列 x" (") , 其中下标"代表了根序列号: ¾(«) = 0≤"≤NZC - 1
Figure imgf000003_0001
UE釆用的前导序列是上述 ZC根序列的某个其循环移位, 其中循环移 位值 τ由网络指示:
XuT(n) = Xu((n + T)m0dNZc)
然后,上述前导序列通过一次 点的离散傅立叶变换( Discrete Fourier Transform, DFT)到频域, 并通过子载波映射模块、 插入循环前缀(cyclic prefix, CP)模块和应用功率增益因子 ( )后在前导发送模块上的 PRACH信道上发射。在 LTE系统中一种随机接入前导的生成过程参见图 1。
上述过程中, 如何计算经过循环移位 ZC序列的 DFT变换, 是前导生 成过程的关键技术点之一。 由于 ZC序列的长度为质数, 因此其 DFT无法 釆用常规 FFT方法实现, 因为常规 FFT—般要求序列长度可分解, 然后釆 用基 -2、 基 -3、 基 -4等模块的串联来实现。 如果直接釆用 DFT来计算, 其 计算复杂度将是十分庞大的。业界的一般处理方法是利用 ZC序列本身的一 些特性,来避免直接的 DFT计算。例如,对于循环移位 ZC序列 的 DFT 变换^:^), 如下公式成立 (针对循环移位情况做了扩展):
(k) = FT[XU T (")] = C-xu(T) - conj[xu ((k-A + r)mod Nzc )]
其中, C是一个复常数, 其模值满足 |C| = ^; 而 Δ = "- imodNzc, 即满 足 (Δ·Μ)賺 dNzc =l ,其中 A [0,Nzc-l]是一个非负整数。 由于前导发射进行一 个固定的相位旋转并不影响前导在基站处的检测, 并且固定的增益可在前 导发射功率控制中体现, 因此后述前导生成过程中忽略复常数 c。
基于上述公式, 可见 ZC序列的 DFT变换, 可看作是一个复数 x" ( 与 另一个 ZC序列 ^(^A od^c)的共轭相乘后得到的结果。这样可避免复 杂的 DFT变换, 只需要计算 Χ"( )和 ZC序列 Χ" · Δ + )dA^)即可, 其中, 变量"、 k、 Δ和 τ均是取值范围是 [0,NZC_1]的非负整数, 这里:
Figure imgf000005_0001
u .
conj[xu {{k-A + T)mod Nzc )] = ex jn '
N z.c
但是, 为了计算序列 co"_/k(( 'A + )m0dNzc)] , 仍然需要相位因子项 u-[{k-A + + T + \)]^还是涉及了大量比较复杂的乘法和求模运算, 因而此 种算法的复杂度依然很复杂。 发明内容
本发明的目的在于提供一种实现前导生成的方法和装置, 在前导生成 过程中釆用两重迭代方法计算, 可以实现计算过程的低复杂度和高计算精 率, 并且可以大大降低计算处理量和存储量。
为了达到上述目的, 本发明的技术方案是这样实现的:
一种实现前导生成的方法, 包括:
根据恒模序列的根序列号获取第一参数值;
根据恒模序列长度和循环移位值以及所获取的第一参数值, 获得第一 序列的初始值;
根据所述第一序列的初始值和所述第一参数值进行第一序列的迭代计 算;
根据所述第一序列的迭代计算后的值和预设的第二序列的初始值对第 二序列进行迭代计算;
根据所述第二序列的迭代计算后的值获得离散傅立叶变换。
所述根据恒模序列的根序列号获取第一参数值的步骤包括:
以所述恒模序列的根序列号作为索引值查找第一数据表得到所述第一 参数值, 其中, 所述第一数据表存储为 Δ lm°dA^, o≤"≤wzc_i, 取 值范围为[(),^ _1]中的整数。 所述根据恒模序列长度和循环移位值以及所获取的第一参数值, 获得 第一序列的初始值的步骤包括:
若所述获取的第一参数值为奇数, 则通过 (T+^ + 1)/2)m°dA ^获得所述 第一序列的初始值, 其中, τ表示循环移位值, Δ表示第一参数值, 表 示恒模序列长度;
若所述获取的第一参数值不为奇数, 则通过 ( + (Δ + 1 + ^zc)/2)modNzc获 得所述第一序列的初始值。
根据所述第一序列的初始值和所述第一参数值进行第一序列的迭代计 算的步骤包括:
根据所述第一序列的初始值和所述第一参数值进行第一序列的第一次 迭代计算;
之后, 根据第 k-1次迭代计算后的值和第一参数进行第 k次迭代计算。 根据所述第一序列的初始值和所述第一参数值进行第一序列的第一次 迭代计算的步骤包括:
通过 (G) + A)modNzc来计算所述第一序列的第一次迭代计算, 其中,
B(0)表示所述第一序列的初始值。
所述根据第 k-1次迭代计算后的值和第一参数进行第 k次迭代计算的步 骤包括:
通过 (S( -l) + A)modNzc计算第 k次迭代计算, 其中, B(k-1)表示第 k-1 次迭代计算后的值, 其中 ≥1为一个正整数, 小于等于 Wzc _l。
根据所述第一序列的迭代计算后的值和预设的第二序列的初始值对第 二序列进行迭代计算的步骤包括:
根据所述第一序列的初始值和预设的第二序列的初始值进行第二序列 的第一次迭代计算;
之后,根据第二序列的第 k-1次迭代计算后值和第一序列的第 k-1次迭 代计算后的值进行第二序列的第 k次迭代计算。
所述根据所述第一序列的初始值和预设的第二序列的初始值进行第二 序列的第一次迭代计算的步骤包括:
通过 (Γ(0) + B(0))mod Nzc计算所述第二序列的第一次迭代计算, 其中,
Y(0)表示所述预设的第二序列的初始值。
所述根据第二序列的第 k-1次迭代计算后值和第一序列的第 k-1次迭代 计算后的值进行第二序列的第 k次迭代计算的步骤包括:
通过 + 賺 d Nzc计算第二序列的第 k 次迭代计算, Y(k—1) 表示所述第二序列的第 k-1次迭代计算后值, 其中 ≥1为一个正整数, 小于 等于^ c _l。
根据所述第二序列的迭代计算后的值获得离散傅立叶变换的步骤包 括:
判断所述第二序列的第 k次迭代计算后的值是否小于等于 -!)/ 2; 若判断小于等于 zc -W2时, 根据所述第二序列的第 k次迭代计算后 值作为索引直接查找第二数据表得到离散傅立叶变换输出;
若判断大于 -!)/ 2时,将^ 减去所述第二序列的第 k次迭代计算后 的值作为索引值查找所述第二数据表, 并将查表结果进行共轭后得到离散 傅立叶变换输出。 所述第二数据表中存储为
Figure imgf000007_0001
, 其中" e [G,(Nzc _lV2]为非负整 数。
一种实现前导生成的装置, 包括:
第一查询模块, 用于根据恒模序列的根序列号获取第一参数值; 初始值计算模块, 与所述第一查询模块连接, 用于根据恒模序列长度 和循环移位值以及所获取的第一参数值, 获得第一序列的初始值; 第一存储模块, 与所述初始值计算模块连接, 用于存储所述第一序列 的初始值;
第一取模加法器, 与所述第一存储模块和所述第一存储模块连接, 用 于根据所述第一序列的初始值和所述第一参数值进行第一序列的迭代计 算, 并存储于所述第一存储模块;
第二取模加法器, 与所述第一存储模块连接, 用于根据所述第一存储 模块存储的所述第一序列的迭代计算后的值和预设的第二序列的初始值对 第二序列进行迭代计算;
第二查询模块, 用于根据所述第二序列的迭代计算后的值获得离散傅 立叶变换。
还包括:
第一数据库, 用于存储构造的第一数据表, 所述第一数据表中存储内 容为 = ^ , Q≤u≤Wzc _ l , Δ取值范围为 [0, WZC _ 1]中的整数; 所述第一查询模块, 进一步用于以所述恒模序列的根序列号作为索引 值查找所述第一数据表得到所述第一参数值。
所述初始值计算模块在获得第一序列的初始值时, 用于:
当所获取的第一参数值为奇数时, 通过 ^ + ^ + 1)/2)mod N^c来获得则所 述第一序列的初始值; 当述获取的第一参数值不为奇数时, 通过 ( + (Δ + 1 + Wzc)/2)賺 d Nzc来获得所述第一序列的初始值。 所述第一取模加法器根据所述第一序列的初始值和所述第一参数值进 行第一序列的迭代计算时,用于: 根据第 k- 1次迭代计算后的值和第一参数 进行第 k次迭代计算
根据所述第一存储模块存储的所述第一序列的初始值和所述第一参数 值进行第一序列的第一次迭代计算, 并存储于所述第一存储模块;
所述第一序列的第一次迭代计算是由所述第一取模加法器通过 (S(0) + A)modNzc计算得到的; 其中, B(0)表示所述第一序列的初始值。
所述第一取模加法器根据第 k-1次迭代计算后的值和第一参数进行第 k 次迭代计算时, 用于:
根据所述第一存储模块存储的第 k-1 次迭代计算后的值和第一参数进 行第 k次迭代计算, 并存储于所述第一存储模块;
所述第 k 次迭代计算是由所述第一取模加法器通过 ^^-D + ^m^ ^c 计算得到的; 其中, B(k-l)表示第 k-1次迭代计算后的值, ≥1为一个正整 数, 小于等于 Wzc _l。
所述第二取模加法器根据所述第一序列的迭代计算后的值和预设的第 二序列的初始值对第二序列进行迭代计算时, 用于:
根据所述第一存储模块存储的所述第一序列的初始值和预设的第二序 列的初始值进行第二序列的第一次迭代计算;
所述第二序列的第一次迭代计算是由所述第二取模加法器通过 (Γ(0) + 3(0))賺 dNzc计算得到的; 其中, γ(0)表示所述预设的第二序列的初始 值。
所述第二取模加法器根据第二序列的第 k-1 次迭代计算后值和第一序 列的第 k-1次迭代计算后的值进行第二序列的第 k次迭代计算时, 用于: 根据所述第一存储模块存储的第二序列的第 k-1 次迭代计算后值和第 一序列的第 k-1次迭代计算后的值进行第二序列的第 k次迭代计算;
所述第二序列的第 k 次迭代计算是由第二取模加法器通过 + 1))賺 dNzc计算得到的; 其中, 丫^ 表示所述第二序列的第 k-1次迭代计算后值, ≥ι为一个正整数, 小于等于^ _1。
该装置还包括第二存储模块, 该模块与所述第二取模加法器连接, 用 于存储所述第二取模加法器的第 k-1次迭代计算后值;
所述第二查询模块进一步用于判断所述第二序列的第 k次迭代计算后 的值是否小于等于 ^ -1)/ 2
该装置还包括第二数据库, 用于存储构造的第二数据表; 所述第二数 据表中存储项为
Figure imgf000010_0001
其中, "e [G,^zc _lV2]为非负整数;
所述第二查询模块进一步用于:
判断所述第二序列的第 k次迭代计算后的值是否小于等于 -!)/ 2; 当判断小于等于 zc -W2时, 根据所述第二序列的第 k次迭代计算后 值作为索引直接查找所述第二数据库中的第二数据表得到离散傅立叶变换 输出; 当判断大于 - IV2时,将^^ ^减去所述第二序列的第 k次迭代计算 后的值作为索引值查找所述第二数据库中的第二数据表, 并将查表结果进 行共轭后得到离散傅立叶变换输出。
本发明实施例所提供的实现前导生成的计算方法及装置, 在前导生成 过程中釆用两重迭代方法计算, 只涉及整数加, 减、 比较和查表操作, 不 涉及定点处理损失, 相对于现有技术而言, 可以实现计算过程的很低复杂 度和较高的计算精度, 并且可以大大降低计算处理量和存储量。 附图说明
图 1为现有技术中 LTE系统中一种随机接入前导的生成过程的示意图 图 2为本发明 ZC序列的 DFT的快速计算方法一实施例的流程示意图 图 3为本发明 ZC序列的 DFT的快速计算装置一实施例的结构示意图 图 4为本发明 ZC序列的 DFT的快速计算装置中图 3的初始化计算模 块的结构示意图;
图 5为图 4所示的初始化计算模块的具体电路图;
图 6为本发明 ZC序列的 DFT的快速计算装置中图 3的取模加法器的 结构示意图; 图 7为图 6所示的取模加法器的具体电路图。 具体实施方式
本发明总的技术方案为: 本发明充分利用 ZC序列的特性,通过两重迭 代的方法来计算其 DFT, 并且无须乘法计算, 只通过简单的加法和移位计 算就可以完成 ZC序列 (带循环移位) DFT变换的快速计算。
在本实施例中, 本发明实施例提供的 ZC序列的 DFT的快速计算方法 可以通过下面的步骤来实现:
步骤 A: 根据 ZC序列的根序列号获取第一参数值;
步骤 B: 根据所获取的第一参数值、 ZC序列长度和循环移位值获得第 一序列的初始值;
步骤 C: 根据第一序列的初始值和第一参数值进行第一序列的迭代计 算;
步骤 D: 根据第一序列的迭代计算后的值和预设的第二序列的初始值 对第二序列的进行迭代计算;
步骤 F: 根据第二序列的迭代计算后的值获得 DFT变换。
本发明实施例所提供的 ZC序列的 DFT的快速计算方法, 在实现前导 生成的计算过程中, 釆用两重迭代方法计算, 只涉及整数加, 减、 比较和 查表操作, 不涉及定点处理损失, 相对于现有技术而言, 可以实现计算过 程的复杂度艮低和高的计算精率, 并且可以大大降低计算处理量和存储量, 适合与高效率的软件或硬件处理需求。 本发明可应用于 LTE移动通信系统 中终端或基站中随机接入前导 (preamble )序列生成过程中 DFT的计算。
下面结合附图和具体实施例对本发明技术方案作进一步用于的详细描 述, 以使本领域的技术人员可以更好的理解本发明并能予以实施, 但所举 实施例不作为对本发明的限定。
图 2为本发明 ZC序列的 DFT的快速计算方法一实施例的流程示意图。 在本实施例中, 在执行本发明的方法之前, 可以先构造并存储两个只 读内存(Read-Only Memory, ROM)表, 可以分别为含有(Λ^ +1)/2个元素 的 exp-ROM表和 Δ—ROM表。在本实施例中,第一数据表可以为 Δ—ROM表, 第二数据表可以为 exp-ROM表, exp-ROM表中存储项为:
Figure imgf000012_0001
,其中 "e[G,(Nzc_l)/2]为非负整数, Δ-ROM表中存储内容 项为△ = "— 1賺 dNzc , 依次对应 0≤"≤NZC-1, Δ取值范围为 [0,WZC- 1]中的整 数, 该表中对应 Λ ^个的可能取值", 存储了对应的共7^ ^个 Δ值。。 在本实 施例中, "表示 ZC序列的根序列号, Nzc表示 ZC序列的长度, 在 LTE系 统中取值为 839 (前导格式 0~3 )或 139 (前导格式 4 )。
步骤 S201, 根据 ZC序列的根序列号"获取第一参数值。 在本实例中, 第一参数值可以用 A来表示。在本实施例中,可以以 ZC序列的根序列号"作 为索引值查 Δ -ROM表得到 Δ值。
步骤 S203,根据所获取的第一参数值、 ZC序列长度和循环移位值获得 第一序列的初始值。 在本实施例中, 循环移位值用7表示, 第一序列可以用 {B(k)}来表示, 其中该序列的初始值可以用 B(0)来表示, 可以表示为根据 Δ 值, 和 τ 来获得 B(0)。 在本实施例中 , 若 Δ为奇数, 则 (0)^(T+(A + l)/2)modNzc^可以理解为, 8(0)可以通过(7+^ + 1)/2)1110(1 ^来 获得, 若 Δ不为奇数, 则 S(0)^(r+(A + 1 + Nzc)/2)賺 dNzc , 可以理解为, B(0) 可以通过 + (Δ + 1 + Nzc)/2)mod Nzc来获得。
步骤 S205, 根据该第一序列的初始值和第一参数值进行第一序列的第 一次迭代计算, 之后, 并根据第 K-1 次迭代计算后的值和第一参数进行第 K次迭代计算。 在本实施例中, 可以理解为, 根据 B(0)和 Δ进行第一次迭代 计算。 在本实施例中, 可以用 — ( ( _1) + Δ)腸 dNzc来表示第一次迭代计 算的结果, 其中, κ ( ≥ι为一个正整数, 小于等于^^-1 )可以表示为第 k时刻, 在上面的公式中可以理解为序列的第 K次迭代计算, 或是可以理 解为, 在第 1时刻、 第 2时刻 第^ _1时刻共执行了 Wzc-1次迭代计 算, 因此, 第一次迭代或第一时刻的迭代计算结果 B(l)可以通过 (S(0) + A)modNzc来获得, ^ 可以通过^ + ^^^^来获得, 以此类推,
B(k)可以用(S(^-l) + A)m。dNzc来获得。可以理解的是,进行每一次迭代计算, 都有一个相应的迭代值产生, 即进行第 k次迭代计算, 就能产生一个 B(k)。
步骤 S207, 根据第一序列的初始值和预设的第二序列的初始值进行第 二序列的第一次迭代计算,之后, 并根据第二序列的第 k-1次迭代计算后值 和第一序列的第 K-1次迭代计算后的值进行第二序列的第 k次迭代计算。 在本实施例中, 第二序列可以用 {Y(k)}来表示, 其中 为一个正整数, 小 于等于 ^c-l, 该序列的初始值可以用 Y(0)来表示, 在本实施例中, 预设的 第二序列的初始值 Υ(0)可以设为 0, 也可以理解为, 在第 0时刻, 完成了第 二序列的初始化。 在本实施例中, 本步骤也可以理解为, 根据 Β(0)和 Υ(0) 进行第一次迭代计算, 第一次迭代计算结果可以用 Y(l)来表示, 可以理解 为第二序列的第一次或第 1 时刻的迭代计算, 可以用表达式 ― (7(0) + 5(0))mod Nzc, 当进行第二序列的第二次或第二时刻的迭代计算 时, 第二次或第二时刻的迭代计算结果 Y(2)可以用表达式 ( (l) + S(l))賺 dNzc来表示, 以此类推, 第 k次或第 k时刻的迭代计算 结果 丫 可以用表达式^^— ^^ + ^^^^^^来表示。 可以理解的 是, 进行每一次迭代计算, 都有一个相应的迭代值产生, 即进行第 k次迭 代计算, 就能产生一个 Y(k)。
步骤 S209, 判断第二序列的第 k 次迭代计算后的值是否小于等于 (Nzc— 1)/2 在本实施例中, 可以理解为, 将 Y(k)与(Λ _1)/ 2进行比较。 由于在步 骤 S207中, 每进行一次迭代, 就会产生一个值, 因此, 在本步骤, 只要步 骤 S207中产生一个迭代值, 本步骤就会执行一次判断, 可以理解为, 本步 骤需要执行 k次判断。
在本实施例中, 若判断 Y(k)小于等于 (^c _D/ 2时, 执行步骤 S211。 若判断 Y(k)大于 (^c _D/ 2时, 执行步骤 S213。
在本实施例中, 步骤 S211 , 根据第二序列第 k次迭代计算后值作为索 引直接查找 exp-ROM表得到 DFT变换输出。 在本实施例中, 可以理解为, 在步骤 S209中, 由于判断 Y(k)小于等于 zc -W2 , 因而将此时的 Y(k)作 为索引值 exp-ROM表得到一个 DFT变换的值, 并输出。 在本实施例中, 将 Y(k)作为 exp-ROM表中公式
Figure imgf000014_0001
中的 n的值, [0, (Nzc - 1)/2] , 并将得到的一个 DFT变换后的值用 X(k)来表示, 即 L N
步骤 S213 ,将 Nzc减去第 k次迭代计算后的值作为索引值查找 exp-ROM 表得到 DFT变换输出。 在本实施例中, 可以理解为, 将Λ ^减去 Y(k)后的 值作为索引值查询 exp-ROM表得到一个 DFT变换的值, 并输出。 在本实 施例中, 将 Nzc减去 Y(k)后的值作为 exp-ROM表中公式
Figure imgf000014_0002
中的 n 的值,然后再查询 exp-ROM表,并将查表结果进行共轭后获得对应的 X(k)。
本实施例中, 也可釆用 CODRIC方法计算得到 此处不作限制。 在本实施例中, 在步骤 S209中, 会对每一次产生的迭代计算的值进行 判断, 并每一次判断后, 都会去查询 exp-ROM表得一个 DFT变换的值, 因此,在经过 次迭代计算后,并判断 ^ -1次后, 同理会查询 ^ 一1次 exp-ROM, 因此, 会得到一个完整的 DFT变换的值, 即 从而将此 时产生的 DFT变换的值 进入后续的子载波映射、插入 CP和应用功率 增益因子(A )后, 生成 LTE移动通信系统中随机接入前导序列, 并在 PRACH信道上发射。
本发明实施例所提供的 ZC序列的 DFT的快速计算方法, 在实现前导 生成的计算过程中, 釆用两重迭代方法计算, 只涉及整数加, 减、 比较和 查表操作, 不涉及定点处理损失, 相对于现有技术而言, 可以实现计算过 程的复杂度艮低和高的计算精率, 并且可以大大降低计算处理量和存储量, 适合与高效率的软件或硬件处理需求。 本发明可应用于 LTE移动通信系统 中终端或基站中随机接入前导 (preamble )序列生成过程中 DFT的计算。
图 3为本发明 ZC序列的 DFT的快速计算装置一实施例的结构示意图。 在本实施例中, 该 ZC序列的 DFT的快速计算装置应用于 LTE移动通 信系统中终端或基站中随机接入前导 ( preamble )序列生成过程中 DFT的 计算。 在本实施列中, ZC序列的 DFT的快速计算装置对接收的 ZC序列进 行 DFT变换后,输出一个完整的 DFT变换的值 { X(k)},从而将此时产生的 DFT 变换的值进入后续的子载波映射、 插入 CP 和应用功率增益因子
)后, 生成 LTE移动通信系统中随机接入前导序列, 并在 PRACH 信道上发射。
在本实施例中, ZC序列的 DFT的快速计算装置可以包括第一数据库 300, 第一查询模块 302, 初始值计算模块 304, 第一存储模块 306, 第一取 模加法器 308,第二取模加法器 310,第二存储模块 312,第二查询模块 314, 第二数据库 316。
在本实施例中, 第一数据库 300用于存储构造的第一数据表, 可以为 Δ -ROM 表, 该 Δ -ROM 表中存储内容项为 Δ ^od A^c , 依次对应 0≤u≤Nzc - l ^ Δ取值范围为 ^c - 1]中的整数, 该表中对应 Λ ^个的可能取 值", 存储了对应的共Λ ^个 Δ值。 在本实施例中, "表示 ZC序列的根序列 号,依次对应"≤¾≤7^ - 1 ,表示 ZC序列的长度,在 LTE系统中取值为 839 (前导格式 0~3 )或 139 (前导格式 4 )。
第二数据库 316用于存储构造的第二数据表, 可以包括 ^ + 1)/ 2个元 素的 exp-ROM表 , xp-ROM表中存储项为
Figure imgf000016_0001
,其中 " e [0, (Nzc - 1) / 2] 为非负整数。 在本实施例中, Λ ^表示 ZC序列的长度, 在 LTE系统中取值 为 839 (前导格式 0~3 )或 139 (前导格式 4 )。
第一查询模块 302与第一数据库 300连接,用于根据 ZC序列的根序列 号获取第一参数值, 可以理解为, 根据接收的 ZC序列的根序列号"查询第 一数据库 300获得第一参数值。 在本实例中, 第一参数值可以用 Δ来表示。 在本实施例中,可以以 ZC序列的才艮序列号"作为索引值查 Δ—ROM表得到 Δ 值。
初始值计算模块 304与第一查询模块 302连接, 用于根据第一查询模 块 302所获取的第一参数值、 ZC序列长度和循环移位值获得第一序列的初 始值, 可以理解为, 根据第一查询模块 302获得的第一参数值、 该 ZC序列 的长度和接收的循环移位值获得第一序列的初始值。 在本实施例中, 循环 移位值用 τ表示, 第一序列可以用 {B(k)}来表示, 其中该序列的初始值可以 用 B(0)来表示, 可以表示为根据 Δ值, 和 τ来获得 B(0)。 在本实施例中, 若 Δ为奇数, 则 3(0) ^ (τ+ (Δ + 1)/2)賺 d Nzc , 可以理解为, B(0)可以通过 (τ+ (Δ + 1)/2)賺 d Nzc 来 获 得 , 若 Δ 不 为 奇 数 , 则 S(0) 4_ ( + (A + l + Nzc)/2)賺 dNzc , 可 以 理解 为 , B(0) 可 以 通 过 (r+ (A + l + Nzc)/2)modNzc来获得。
第一存储模块 306与初始值计算模块 304连接, 用于存储初始值计算 模块 304获得的第一序列的初始值。 第一取模加法器 308与第一查询模块 302及第一存储模块 306分别连 接, 用于根据第一查询模块 302存储的第一序列的初始值和第一查询模块 302 获得的第一参数值进行第一序列的迭代计算, 并存储于第一存储模块 302。 在本实施例中, 可以理解为, 先根据第一查询模块 302存储的第一序 列的初始值和第一查询模块 302获得的第一参数值进行第一序列的第一次 迭代计算。 在本实施例中, 该第一取模加法器 308进一步用于将第一次迭 代计算后的值存储于第一存储模块 306。在本实施例中, 该第一取模加法器 308进一步用于根据第一存储模块 306存储的第一次迭代计算后的值和第一 查询模块 302获得的第一参数值进行第二次迭代计算, 并依然将第二次迭 代计算后的值存储于第一存储模块 306, 以此类推, 该第一取模加法器 308 进一步用于根据第一存储模块 306存储的第 k-1次迭代计算后的值和第一查 询模块 302获得的第一参数值进行第 k次迭代计算, 并将迭代计算后的值 存储于第一存储模块 306。 在本实施例中, 可以用下面的描述来解释: 根据 B(0)和 Δ 进行第 一次迭代计算 。 在本实施例 中 , 可 以 用
— ( ( -ι) + Δ)賺 d Nzc来表示第一次迭代计算的结果, 其中, k ( ≥i为 一个正整数, 小于等于^^ _ 1 )可以表示为第 k时刻, 在上面的公式中可以 理解为序列的第 K次迭代计算,或是可以理解为,在第 1时刻、第 2时刻、 ...、 第 wzc - i时刻共执行了 wzc - i次迭代计算, 因此, 第一次迭代或第一时刻的 迭代计算结果 B(l)可以通过 (S(0) + A od A ^来获得, B(2)可以通过 ( (1) + Δ)賺 d Nzc来获得, 以此类推, B(k)可以用 B k - 1) + Δ)賺 d Nzc来获得。 可以理解的是, 进行每一次迭代计算, 都有一个相应的迭代计算值产生, 即进行第 k次迭代计算, 就能产生一个 B(k)。 因此, 第一存储模块 306中 存储了多个的迭代计算后的值。
第二取模加法器 310与第一存储模块 306和第二存储模块 312连接, 用于根据第一存储模块 306存储的第一序列的迭代计算后的值和预设的第 二序列的初始值对第二序列的进行迭代计算。 在本实施例中, 可以理解为, 先根据第一存储模块 306存储的第一序列的初始值和预设的第二序列的初 始值进行第二序列的第一次迭代计算, 并将第一次迭代计算后的值存储于 第二存储模块 312。 同理, 第二取模加法器 310进一步用于根据第二存储模 块 312存储的第二序列的第 k-1次迭代计算后值和和第一存储模块 306存储 的第一序列的第 k-1次迭代计算后的值进行第二序列的第 k次迭代计算,并 将该第 k次迭代计算后的值存储于第二存储模块 312。 在本实施例中, 第二 序列可以用 {Y(k)}来表示, 其中 ≥1为一个正整数, 小于等于^^ _1 , 该序 列的初始值可以用 Y(0)来表示, 在本实施例中, 预设的第二序列的初始值 Υ(0)可以设为 0, 也可以理解为, 在第 0时刻, 完成了第二序列的初始化。 在本实施例中, 本步骤也可以理解为, 根据 Β(0)和 Υ(0)进行第一次迭代计 算, 第一次迭代计算结果可以用 Y(l)来表示, 可以理解为第二序列的第一 次或第 1时刻的迭代计算, 可以用表达式 W1)— (y(0) + s(0)^od A^, 当进行 第二序列的第二次或第二时刻的迭代计算时, 第二次或第二时刻的迭代计 算结果 Y(2)可以用表达式 y(2)— (y(1) + S(1)^od A ^来表示, 以此类推, 第 k 次 或 第 k 时 刻 的 迭 代 计 算 结 果 Y(k) 可 以 用 表 达 式
― ^k + B kl^mod Nzc来表示。可以理解的是,进行每一次迭代计算, 都有一个相应的迭代计算值产生, 即进行第 k次迭代计算, 就能产生一个 Y(k)。 因此, 第二存储模块 312中存储了多个的迭代计算后的值。
第二查询模块 314与第二存储模块 312和第二数据库 316连接, 用于 根据第二序列的迭代计算后的值获得 DFT变换。 在本实施例中, 可以理解 为, 根据第二存储模块 312中存储的第 k次迭代计算后的值查询第二数据 库 316, 以获得 DFT变换的值。 在本实施例中, 第二查询模块 314进一步 用于判断第二序列的第 k次迭代计算后的值是否小于等于 ^zc -D/ 2。 在本 实施例中, 每进行一次迭代, 就会产生一个值, 因此, 第二查询模块 314 要执行 k次判断。
在本实施例中, 当第二查询模块 314判断 Y(k)小于等于 (^c - 1) 7 2时, 根据第二存储模块 312中存储的第二序列的第 k次迭代计算后值作为索引 直接查找第二数据库 316中的 exp-ROM表得到相应的 DFT变换的值, 并 输出。
在本实施例中, 当第二查询模块 314判断 Y(k)大于^ ^c - 1) 2时,将^ 减去第二存储模块 312中存储的第二序列的第 k次迭代计算后值作为索引 值查找第二数据库 316中的 exp-ROM表, 并将查表结果进行共轭后得到相 应的 DFT变换的值, 并输出。
在本实施例中,也可釆用 CODRIC方法计算得到 此处不作限制。 在本实施例中, 第二查询模块 314会对每一次产生的迭代计算的值进 行判断, 并每一次判断后, 都会去查询 exp-ROM表得一个 DFT变换的值, 因此,在经过 W - 1次迭代计算后,并判断 ^zc - 1次后, 同理会查询 ^c - 1次 exp-ROM, 因此, 会得到一个完整的 DFT变换的值, 即^ ( )}, 从而将此 时产生的 DFT变换的值 进入后续的子载波映射、插入 CP和应用功率 增益因子 ( )后, 生成 LTE移动通信系统中随机接入前导序列, 并在 PRACH信道上发射。
本发明实施例所提供的 ZC序列的 DFT的快速计算装置, 在实现前导 生成的计算过程中, 釆用两重迭代方法计算, 只涉及整数加, 减、 比较和 查表操作, 不涉及定点处理损失, 相对于现有技术而言, 可以实现计算过 程的复杂度很低和高的计算精率, 并且可以大大降低计算处理量和存储量, 适合与高效率的软件或硬件处理需求。 本发明可应用于 LTE移动通信系统 中终端或基站中随机接入前导 (preamble )序列生成过程中 DFT的计算。
图 4为本发明 ZC序列的 DFT的快速计算装置中图 3的初始化计算模 块的结构示意图。 在本实施例中, 初始化计算模块包括第一加法器 400, 选择器 402, 第 二加法器 404, 移位器 406, 取模加法器 408。
在本实施例中, 第一加法器 400用于将第一查询模块 302获得的第一 参数值加上 1。 选择器 402分别与第一加法器 400及第二加法器 404连接, 用于根据第一参数值的最低位判断第一加法器 400输出的值是否通过第二 加法器 404加上 Wzc。 在本实施例中, 若 Δ的最低位为奇数, 则判断第一加 法器 400输出的值不需要通过第二加法器 404再加上 ; 若 Δ的最低位不 为奇数, 则判断第一加法器 400输出的值需要通过第二加法器 404再加上
Nzc
移位器 406与第二加法器 404连接, 用于对第二加法器 404输出的值 右移一位; 取模加法器 408与移位器 406连接, 用于对移位器 406输出的 值和循环移位值进行取模计算。 在本实施例中, 可以理解为: 若 Δ为奇数, 则取模加法器 408输出的值可以用表达式 S(0) ^ ^ + (△ + 1)/2)賺 d Nzc来表式, 可以理解为, B(0)可以通过( + (Δ + 1 ) /2 )賺d Λ ^来获得, 若 Δ不为奇数, 则取 模加法器 408输出的值可以用表达式 O) ^ + (Δ + 1 + ^zc) 2)mod Nzc来表示, 可以理解为, Β(0)可以通过(7+ + 1 + 7^)/2)賺 dNzc来获得。 在本实施例中, 图 5为图 4所示的初始化计算模块的具体电路图。
图 6为本发明 ZC序列的 DFT的快速计算装置中图 3的取模加法器的 结构示意图。
在本实施例中, 取模加法器包括第一加法器 600, 比较器 602, 及减法 器 604。 在本实施例中, 取模加法器可以接收两个输入值, 如 X, Y, 通过 第一加法器 600进行加法计算,可以将 (X + Y) mod NZC作为取模加法器的 输出值。
在本实施例中, 第一加法器 600用于接收两个输入值, 对其两个输入 值进行力口法计算。
比较器 602分别与第一加法器 600和减法器 604连接, 用于将第一加 法器 600输出的值与 Λ ^进行判断, 若判断第一加法器 600输出的值小于 Nzc , 则将该第一加法器 600输出的值作为取模加法器的输出值; 若比较器 602判断第一加法器 600输出的值不小于^ c, 则通知减法器 604将第一加 法器 600输出的值减去 Wzc。
减法器 604与比较器 602连接,用于当比较器 602判断第一加法器 600 输出的值不小于Λ ^时,将第一加法器 600输出的值减去 WzC ,并将减去^ 后的值作为取模加法器的输出值。 在本实施例中, 图 7为图 6所示的取模 加法器的具体电路图。
可见, 本发明实施例所提供的实现前导生成的计算方法及装置, 在前 导生成过程中釆用两重迭代方法计算, 只涉及整数加, 减、 比较和查表操 作, 不涉及定点处理损失, 相对于现有技术而言, 可以实现计算过程的很 低复杂度和较高的计算精度, 并且可以大大降低计算处理量和存储量。
以上仅为本发明的优选实施例, 并非因此限制本发明的专利范围, 凡 是利用本发明说明书及附图内容所作的等效结构或等效流程变换, 或直接 或间接运用在其他相关的技术领域, 均同理包括在本发明的专利保护范围 内。

Claims

权利要求书
1、 一种实现前导生成的方法, 其特征在于, 包括:
根据恒模序列的根序列号获取第一参数值;
根据恒模序列长度和循环移位值以及所获取的第一参数值, 获得第一 序列的初始值;
根据所述第一序列的初始值和所述第一参数值进行第一序列的迭代计 算;
根据所述第一序列的迭代计算后的值和预设的第二序列的初始值对第 二序列进行迭代计算;
根据所述第二序列的迭代计算后的值获得离散傅立叶变换。
2、 如权利要求 1所述的方法, 其特征在于, 所述根据恒模序列的根序 列号获取第一参数值的步骤包括:
以所述恒模序列的根序列号作为索引值查找第一数据表得到所述第一 参数值, 其中, 所述第一数据表存储为 Δ = Μl m°dA^, 0≤"≤NZC _1 , Δ取 值范围为[(),^ _1]中的整数。
3、 如权利要求 1所述的方法, 其特征在于, 所述根据恒模序列长度和 循环移位值以及所获取的第一参数值, 获得第一序列的初始值的步骤包括: 若所述获取的第一参数值为奇数, 则通过 (T+^ + 1)/2)m°d A ^获得所述 第一序列的初始值, 其中, τ表示循环移位值, Δ表示第一参数值, 表 示恒模序列长度;
若所述获取的第一参数值不为奇数, 则通过 (τ+ (Δ + 1 + ^zc) 2)mod Nzc获 得所述第一序列的初始值。
4、 如权利要求 1所述的方法, 其特征在于, 根据所述第一序列的初始 值和所述第一参数值进行第一序列的迭代计算的步骤包括: 根据所述第一序列的初始值和所述第一参数值进行第一序列的第一次 迭代计算;
之后, 根据第 k-1次迭代计算后的值和第一参数进行第 k次迭代计算。
5、 如权利要求 4所述的方法, 其特征在于, 根据所述第一序列的初始 值和所述第一参数值进行第一序列的第一次迭代计算的步骤包括:
通过 (^0) + A)mod Nzc来计算所述第一序列的第一次迭代计算, 其中,
B(0)表示所述第一序列的初始值。
6、 如权利要求 4所述的方法, 其特征在于, 所述根据第 k-1次迭代计 算后的值和第一参数进行第 k次迭代计算的步骤包括:
通过^ m + A)m。d Nzr计算第 k次迭代计算, 其中, B(k-1)表示第 k- i 次迭代计算后的值, 其中 为一个正整数, 小于等于^ _1。
7、 如权利要求 4所述的方法, 其特征在于, 根据所述第一序列的迭代 计算后的值和预设的第二序列的初始值对第二序列进行迭代计算的步骤包 括:
根据所述第一序列的初始值和预设的第二序列的初始值进行第二序列 的第一次迭代计算;
之后,根据第二序列的第 k-1次迭代计算后值和第一序列的第 k-1次迭 代计算后的值进行第二序列的第 k次迭代计算。
8、 如权利要求 7所述的方法, 其特征在于, 所述根据所述第一序列的 初始值和预设的第二序列的初始值进行第二序列的第一次迭代计算的步骤 包括:
通过 W + 5(0))mod Nzc计算所述第二序列的第一次迭代计算, 其中,
Y(0)表示所述预设的第二序列的初始值。
9、如权利要求 7所述的方法,其特征在于,所述根据第二序列的第 k-1 次迭代计算后值和第一序列的第 k-1次迭代计算后的值进行第二序列的第 k 次迭代计算的步骤包括:
通过 + 賺 dNzc计算第二序列的第 k 次迭代计算, Y(k—1) 表示所述第二序列的第 k-1次迭代计算后值, 其中 ≥1为一个正整数, 小于 等于^ c _l。
10、 如权利要求 1至 9任一项所述的方法, 其特征在于, 根据所述第 二序列的迭代计算后的值获得离散傅立叶变换的步骤包括:
判断所述第二序列的第 k次迭代计算后的值是否小于等于 -!)/ 2; 若判断小于等于 zc -W2时, 根据所述第二序列的第 k次迭代计算后 值作为索引直接查找第二数据表得到离散傅立叶变换输出;
若判断大于 -!)/ 2时,将^ 减去所述第二序列的第 k次迭代计算后 的值作为索引值查找所述第二数据表, 并将查表结果进行共轭后得到离散 傅立叶变换输出。
11、 如权利要求 10所述的方法, 其特征在于, 所述第二数据表中存储 为
Figure imgf000024_0001
, 其中" £ [0,(^^ - 1)/2]为非负整数。
12、 一种实现前导生成的装置, 其特征在于, 包括:
第一查询模块, 用于根据恒模序列的根序列号获取第一参数值; 初始值计算模块, 与所述第一查询模块连接, 用于根据恒模序列长度 和循环移位值以及所获取的第一参数值, 获得第一序列的初始值;
第一存储模块, 与所述初始值计算模块连接, 用于存储所述第一序列 的初始值;
第一取模加法器, 与所述第一存储模块和所述第一存储模块连接, 用 于根据所述第一序列的初始值和所述第一参数值进行第一序列的迭代计 算, 并存储于所述第一存储模块;
第二取模加法器, 与所述第一存储模块连接, 用于根据所述第一存储 模块存储的所述第一序列的迭代计算后的值和预设的第二序列的初始值对 第二序列进行迭代计算;
第二查询模块, 用于根据所述第二序列的迭代计算后的值获得离散傅 立叶变换。
13、 如权利要求 12所述的装置, 其特征在于, 还包括:
第一数据库, 用于存储构造的第一数据表, 所述第一数据表中存储内 容为 = ^ , Q≤u≤Wzc _ l , Δ取值范围为 [0, WZC _ 1]中的整数; 所述第一查询模块, 进一步用于以所述恒模序列的根序列号作为索引 值查找所述第一数据表得到所述第一参数值。
14、 如权利要求 12所述的装置, 其特征在于, 所述初始值计算模块在 获得第一序列的初始值时, 用于:
当所获取的第一参数值为奇数时, 通过 ^ + 1)/2)mod N^c来获得则所 述第一序列的初始值; 当述获取的第一参数值不为奇数时, 通过 ( + (Δ + 1 + Wzc)/2)賺 d Nzc来获得所述第一序列的初始值。
15、 如权利要求 12所述的装置, 其特征在于, 所述第一取模加法器根 据所述第一序列的初始值和所述第一参数值进行第一序列的迭代计算时, 用于: 根据第 k-1次迭代计算后的值和第一参数进行第 k次迭代计算
根据所述第一存储模块存储的所述第一序列的初始值和所述第一参数 值进行第一序列的第一次迭代计算, 并存储于所述第一存储模块;
所述第一序列的第一次迭代计算是由所述第一取模加法器通过 (S(0) + A)mod Nzc计算得到的; 其中, B(0)表示所述第一序列的初始值。
16、 如权利要求 12所述的装置, 其特征在于, 所述第一取模加法器根 据第 k-1次迭代计算后的值和第一参数进行第 k次迭代计算时, 用于: 根据所述第一存储模块存储的第 k-1 次迭代计算后的值和第一参数进 行第 k次迭代计算, 并存储于所述第一存储模块; 所述第 k 次迭代计算是由所述第一取模加法器通过 ^^-D + ^m^^c 计算得到的; 其中, B(k-l)表示第 k-1次迭代计算后的值, ≥1为一个正整 数, 小于等于 Wzc _l。
17、 如权利要求 12所述的装置, 其特征在于, 所述第二取模加法器根 据所述第一序列的迭代计算后的值和预设的第二序列的初始值对第二序列 进行迭代计算时, 用于:
根据所述第一存储模块存储的所述第一序列的初始值和预设的第二序 列的初始值进行第二序列的第一次迭代计算;
所述第二序列的第一次迭代计算是由所述第二取模加法器通过 (Γ(0) + 3(0))賺 dNzc计算得到的; 其中, γ(0)表示所述预设的第二序列的初始 值。
18、 如权利要求 12所述的装置, 其特征在于, 所述第二取模加法器根 据第二序列的第 k-1次迭代计算后值和第一序列的第 k-1次迭代计算后的值 进行第二序列的第 k次迭代计算时, 用于:
根据所述第一存储模块存储的第二序列的第 k-1 次迭代计算后值和第 一序列的第 k-1次迭代计算后的值进行第二序列的第 k次迭代计算;
所述第二序列的第 k 次迭代计算是由第二取模加法器通过 + 1))賺 dNzc计算得到的; 其中, 丫^ 表示所述第二序列的第 k-1次迭代计算后值, ≥ι为一个正整数, 小于等于^ _1。
19、 如权利要求 12至 18任一项所述的装置, 其特征在于, 该装置还 包括第二存储模块, 该模块与所述第二取模加法器连接, 用于存储所述第 二取模加法器的第 k-1次迭代计算后值;
所述第二查询模块进一步用于判断所述第二序列的第 k次迭代计算后 的值是否小于等于 -1)/ 2
20、 如权利要求 19所述的装置, 其特征在于, 该装置还包括第二数据 库,用于存储构造的第二数据表;所述第二数据表中存储项为
Figure imgf000027_0001
其中, " e [G,(Nzc - 1)/2:|为非负整数;
所述第二查询模块进一步用于:
判断所述第二序列的第 k次迭代计算后的值是否小于等于 — D / 2; 当判断小于等于 zc -W2时, 根据所述第二序列的第 k次迭代计算后 值作为索引直接查找所述第二数据库中的第二数据表得到离散傅立叶变换 输出; 当判断大于 (^c一 IV2时,将 ^ 减去所述第二序列的第 k次迭代计算 后的值作为索引值查找所述第二数据库中的第二数据表, 并将查表结果进 行共轭后得到离散傅立叶变换输出。
PCT/CN2010/076843 2010-06-07 2010-09-13 一种实现前导生成的方法和装置 WO2011153741A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/579,406 US9007886B2 (en) 2010-06-07 2010-09-13 Method and apparatus for implementing preamble generation
EP10852733.4A EP2525539B1 (en) 2010-06-07 2010-09-13 Method and apparatus for implementing preamble generation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010193826.6 2010-06-07
CN201010193826.6A CN102271108B (zh) 2010-06-07 2010-06-07 恒模序列的离散傅立叶变换的快速计算方法和装置

Publications (1)

Publication Number Publication Date
WO2011153741A1 true WO2011153741A1 (zh) 2011-12-15

Family

ID=45053273

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/076843 WO2011153741A1 (zh) 2010-06-07 2010-09-13 一种实现前导生成的方法和装置

Country Status (4)

Country Link
US (1) US9007886B2 (zh)
EP (1) EP2525539B1 (zh)
CN (1) CN102271108B (zh)
WO (1) WO2011153741A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103379075B (zh) * 2012-04-26 2016-08-10 京信通信系统(中国)有限公司 一种确定随机接入zc序列的频域序列的方法和设备
EP2926569B1 (en) * 2012-11-30 2017-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Preamble design and detection for ranging in an optical ofdma communication network
TW201434287A (zh) * 2013-02-26 2014-09-01 Novatek Microelectronics Corp 時脈內嵌資料的產生裝置及傳輸方法
CN103441979B (zh) * 2013-08-27 2016-07-06 重庆邮电大学 Lte系统中计算zc序列dft的方法
HUE045414T2 (hu) 2014-03-25 2019-12-30 Ericsson Telefon Ab L M Továbbfejlesztett PRACH bekezdõ jelszakasz formátum
CN107431679B (zh) 2015-09-24 2020-09-25 华为技术有限公司 同步信号传输方法及装置
CN108075858B (zh) * 2016-11-18 2019-07-19 深圳市中兴微电子技术有限公司 一种zc序列的生成方法和装置
US10171207B2 (en) * 2017-04-26 2019-01-01 Cavium, Llc Methods and apparatus for control bit detection
CN107222282B (zh) * 2017-06-09 2019-04-16 电信科学技术第五研究所有限公司 一种lte系统prach信道中zc序列的dft算法
EP4044156B1 (en) * 2019-10-10 2025-07-09 Nippon Telegraph And Telephone Corporation Secret multi-iterative calculation device, method, and program
CN115766361B (zh) * 2022-10-17 2024-07-12 湖南傲英创视信息科技有限公司 用于雷达通信一体化设备的前导序列处理方法及相关装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090290662A1 (en) * 2007-02-02 2009-11-26 Seung Hee Han Method for generating a reference signal sequence using grouping
CN101605397A (zh) * 2009-07-01 2009-12-16 中兴通讯股份有限公司 上行随机接入中zc根序列的频域序列生成方法及装置
CN101636937A (zh) * 2007-03-16 2010-01-27 Lg电子株式会社 在无线通信系统中生成随机接入前导码的方法
CN101682456A (zh) * 2008-01-22 2010-03-24 日本电气株式会社 无线接入系统的发送机和接收机、无线接入系统的发送方法和接收方法及其程序

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2458418B (en) * 2006-12-19 2011-08-03 Lg Electronics Inc Sequence generating method for efficient detection and method for transmitting and receiving signals using the same
EP1944935B1 (en) * 2007-01-05 2012-05-23 LG Electronics Inc. Method for setting cyclic shift considering frequency offset
EP1971097B1 (en) * 2007-03-16 2014-03-12 LG Electronics Inc. Method of generating random access preambles in wireless communication system
CN101299620A (zh) * 2007-04-30 2008-11-05 华为技术有限公司 确定零相关区长度集合的方法、装置及移动通信系统
KR20080097327A (ko) * 2007-05-01 2008-11-05 엘지전자 주식회사 시퀀스 세트 구성 방법 및 이를 이용한 임의접속 방법
CN101090281B (zh) * 2007-06-19 2010-06-02 中兴通讯股份有限公司 一种上行随机接入前导序列选择方法
WO2008156321A2 (en) * 2007-06-19 2008-12-24 Lg Electronics Inc. Enhancement of lte random access procedure
US20090073944A1 (en) * 2007-09-17 2009-03-19 Jing Jiang Restricted Cyclic Shift Configuration for Random Access Preambles in Wireless Networks
JP4994168B2 (ja) * 2007-09-25 2012-08-08 株式会社日立国際電気 通信機
HUE033053T2 (hu) * 2007-10-02 2017-11-28 Nokia Solutions & Networks Oy Bevezetõ szekvenciák kiosztása
US8218496B2 (en) * 2007-10-26 2012-07-10 Texas Instruments Incorporated Random access cyclic prefix dimensioning in wireless networks
US8457257B2 (en) * 2008-05-13 2013-06-04 Alcatel Lucent Frequency domain root CAZAC sequence generator
JP2009296255A (ja) * 2008-06-04 2009-12-17 Hitachi Kokusai Electric Inc Fdma通信装置
US8594250B2 (en) * 2008-07-25 2013-11-26 Qualcomm Incorporated Apparatus and methods for computing constant amplitude zero auto-correlation sequences
ES2420972T3 (es) * 2008-08-22 2013-08-28 Telefonaktiebolaget Lm Ericsson (Publ) Generación de secuencia de Zadoff-Chu eficiente
US20100232318A1 (en) * 2009-03-10 2010-09-16 Qualcomm Incorporated Random access channel (rach) optimization for a self-organizing network (son)
US8374072B2 (en) * 2010-04-07 2013-02-12 Qualcomm Incorporated Efficient zadoff-chu sequence generation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090290662A1 (en) * 2007-02-02 2009-11-26 Seung Hee Han Method for generating a reference signal sequence using grouping
CN101636937A (zh) * 2007-03-16 2010-01-27 Lg电子株式会社 在无线通信系统中生成随机接入前导码的方法
CN101682456A (zh) * 2008-01-22 2010-03-24 日本电气株式会社 无线接入系统的发送机和接收机、无线接入系统的发送方法和接收方法及其程序
CN101605397A (zh) * 2009-07-01 2009-12-16 中兴通讯股份有限公司 上行随机接入中zc根序列的频域序列生成方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
3GPP TSGRAN: "Evolved Universal Terrestrial Radio Access (E-UTRA), Physical Channels and Modulation(Release 9)", 3GPP TS 36.211 V9.1.0, March 2010 (2010-03-01), pages 37 - 40, XP014046895 *

Also Published As

Publication number Publication date
EP2525539B1 (en) 2018-12-12
EP2525539A4 (en) 2017-04-19
EP2525539A1 (en) 2012-11-21
CN102271108B (zh) 2014-04-30
US20120314561A1 (en) 2012-12-13
CN102271108A (zh) 2011-12-07
US9007886B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
WO2011153741A1 (zh) 一种实现前导生成的方法和装置
KR101246248B1 (ko) 고정 진폭 제로 자기-상관 시퀀스들을 계산하기 위한 방법들 및 장치
Mansour Optimized architecture for computing Zadoff-Chu sequences with application to LTE
JP5308528B2 (ja) 効率的なZadoff−Chuシーケンス生成
CN114090948B (zh) 旋转因子确定方法及装置、电子设备、存储介质
Popovic Efficient DFT of zadoff-chu sequences
CN102959534B (zh) 用于处理信号的方法和装置
CN104202134A (zh) 终端设备
CN109861935A (zh) 频域ofdm符号的生成方法及前导符号的生成方法
CN113381959A (zh) 一种用于时频估计的伪随机相位序列及时频估计方法
CN101656702A (zh) 一种处理待发送信号的方法
CN107819716B (zh) 一种基于频域的频偏补偿方法及设备
CN111740935B (zh) 一种5gnr系统中zc序列dft运算的方法
CN108600142A (zh) 一种fbmc/oqam系统中的同步方法
KR100933345B1 (ko) 이동통신시스템 및 이의 신호전송방법
CN102958188A (zh) 随机接入前导码的生成方法
Xuan et al. Novel zero circular convolution sequences for detection and channel estimations
WO2011070683A1 (ja) 無線通信装置及び無線通信方法
CN114089952B (zh) 一种基于cordic算法的zc-dft序列生成方法
CN108989261B (zh) 一种通信系统的定时同步方法、装置及相关设备
CN108809883B (zh) 一种prach基带信号的dft实现系统及实现方法
CN116781204B (zh) NB-IoT小区搜索方法、计算机设备及可读存储介质
CN108933752A (zh) 一种prach基带信号的idft实现结构及实现方法
Joo et al. A new subblock partitioning scheme using subblock partition matrix for PTS
CN108738375A (zh) 无线通信系统中用于同步和装置标识的偶数长度序列

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10852733

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010852733

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13579406

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE