TW201128397A - Data writing method for non-volatile memory and controller and storage system using the same - Google Patents
Data writing method for non-volatile memory and controller and storage system using the same Download PDFInfo
- Publication number
- TW201128397A TW201128397A TW099141041A TW99141041A TW201128397A TW 201128397 A TW201128397 A TW 201128397A TW 099141041 A TW099141041 A TW 099141041A TW 99141041 A TW99141041 A TW 99141041A TW 201128397 A TW201128397 A TW 201128397A
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- data
- interface
- dies
- rewritable non
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 599
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims abstract description 137
- 230000005055 memory storage Effects 0.000 claims abstract description 49
- 238000012546 transfer Methods 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 2
- 241000219977 Vigna Species 0.000 claims 1
- 235000010726 Vigna sinensis Nutrition 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000002496 gastric effect Effects 0.000 claims 1
- 238000012937 correction Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 8
- 239000007787 solid Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 101100042474 Homo sapiens SFTPD gene Proteins 0.000 description 1
- 241001494479 Pecora Species 0.000 description 1
- 102100027845 Pulmonary surfactant-associated protein D Human genes 0.000 description 1
- 206010039740 Screaming Diseases 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- RYPKRALMXUUNKS-UHFFFAOYSA-N hex-2-ene Chemical compound CCCC=CC RYPKRALMXUUNKS-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 150000003431 steroids Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
201128397 PSPD-2010-0022 33319-ltwf.doc/t 六、發明說明： 【發明所屬之技術領域】 本發明是有關於-種用於非揮發性記憶體的資料商 入方法及錢此綠的可複料非揮發性記賊控制器與 可複寫式非揮發性記憶體儲存系統。 • 【先前技術】 • 數位相機、手機與刚在這幾年來的成長十分迅速’ 使得消費者對儲存媒體的需求也急速增加。由於可複寫式 非揮發性記憶體(reWritable __v〇latile mem〇ry)具有資料 非揮發性、省電、體積小與無機械結構等的特性，適合可 攜式應用，最適合使用於這類可攜式由電池供電的產品 上。隨身碟就是一種以可複寫式非揮發性記憶體作為儲存 ^體的儲存裝置。由於可複寫式非揮發性記憶體體積小容 量大，所以已廣泛用於個人重要資料的儲存。因此，近年 φ 可複寫式非揮發性記憶體產業成為電子產業中相當熱門的 一環。 可複寫式非揮發性記憶體儲存裝置中的記憶體晶粒具 有多個實體區塊(physical block)，且每一實體區塊具有'多 個實體頁面(physical page)，其中在實體區塊中寫入資料時 必須依據實體頁面的順序依序地寫入資料。一般來說，寫 入資料至實體頁面的程序可區分為資料傳輸(transfer)以及 資料程式化(program)兩個部分。具體來說，當欲在記憶體 晶粒的實體頁面中儲存資料時，可複寫式非揮發性記憶體 201128397 PSPD-2010-0022 33319-ltwf.doc/t 儲存裝置的控制電路首先會將資料傳輸至記憶體晶粒内的 緩衝區中。之後，記憶體晶粒會將緩衝區内的資料程式化 至頁面中。在可複寫式非揮發性記憶體儲存裝置的控制電 路傳輸資料至記憶體晶粒的㈣，記憶體晶粒是處於 輸狀態。並且’當㈣齡式化至實體頁面軸間，記 體晶粒是處於一忙碌(bUSy)狀態。 心 為了提升可複寫式非揮發性記憶贿存裝置的寫 度’可複冑式轉發性記龍儲存裝置會配 ㈣ ^並且以交錯方核平行方絲寫人㈣。例如:= 有經由-條資料輸入/輸出匯流排與控制電路輕接 :與第二記憶體晶粒的可複寫式非揮發性記憶體儲存 =存Si:在可4,刚憶_存裝置 時，二t可H斗長度為大於1個頁面的資料) 希J電路了將其中一個頁資料傳輸至第一記憶體曰 政。之後，在第-記髓晶粒處於 路可將另-個頁資料傳輸至第二記憶體】控= 粒處於㈣狀態時，控制電路可將二 傳於j第—德體晶粒，由此交錯地將欲寫人的頁資料 記憶體晶粒與第二記憶體晶粒，以縮短寫= ^是’當記憶L處於 =憶體晶粒會需要電源以執行資料 = 吏用資料傳輸介面所提供之電力作= 原 碟來說’當多顆記憶體晶粒—起作動（即，處於忙綠 201128397 PSPD-2010-0022 33319-ltwf.doc/t 狀態或傳輸狀態）時，資料傳輸介面所提供之電力可能合不 足而造成可複寫式非揮發性記憶體儲存裝置的不穩定。 【發明内容】 本發明提供一種用於快閃記憶體的資料寫入方法，其 能夠避免可複寫式非揮發性記憶體儲存裝置因資料傳輸介 面所提供之電力不足而造成之不穩定。
本發明提供一種可複寫式非揮發性記憶體控制器，其 所執行的資料寫入方法能夠避免可複寫式非揮發性^憶體 ，存裝置因資料傳輸介面所提供之電力不足而造成之^穩 定。 亡本發明提供-種可複寫式非揮發性記憶體儲存系 、·先，=_免因資料傳輸介面所提供之電力^足而造成 之不穩定。 本發明範例實施例提出—種資料寫人方法，用於 裝置i 統的f料寫人至可複寫式非揮發性記憶體儲存 儲存心粒中’其中可複寫式非揮發性記憶體 資料ifί機"面麵接至主機系統的資料傳輪介面。本 面是相容;4包ί依據—資訊判斷主機系統的資料傳輸介 資料===第二介面規格。當主機系統的 寫入至記憶體曰=面規格時使用一般模式將資料 容於第二介‘時使料:輪介面相 資料寫，憶體二第在:電== 201128397 PSPD-2010-0022 33319-ltwf.doc/t 動的5己憶體晶粒的數目不大於第一數量並且該些記憶體晶 粒是作動在一第一運作頻率中。在第一省電模式中同時被 作動的δ己憶體晶粒的數目不大於第二數量，其中第二數量 小於第一數量。在第二省電模式中該些記憶體晶粒是作動 在第二運作頻率中’其中第二運作頻率小於第一運作頻率。 在本發明之一實施例中，上述之資料寫入方法更包 括：從主機介面中接收一偵測訊號以獲得上述資訊或者測 量資料傳輸介面的傳輸速度以獲得上述該資訊。 在本發明之一實施例中，上述之使用一般模式將資料 寫入至記憶體晶粒甲的步驟包括：使用交錯寫入模式將資 料寫入至上述β己憶體晶粒中。在本發明之一實施例中，上 述之使用第一省電模式將資料寫入至記憶體晶粒中的步驟 包括：不使用交錯寫入模式將資料寫入至上述記憶體晶粒 中。 在本發明之一實施例中，上述之第一介面規格為一通 用序列匯流排版本3.0規格(Universal Serial Bus Revision 3.0 Specification)，並且第二介面規格為一通用序列匯流排 版本 2.0 規格（Universal Serial Bus Revision 2.0
Specification) 〇 在本發明之一實施例中，上述之使用第一省電模式將 資料寫入至此些記憶體晶粒中的步驟包括：記錄上述記憶 體晶粒之中處於忙碌狀態的記憶體晶粒的數目；記錄上述 記憶體晶粒之中處於傳輸狀態的記憶體晶粒的數目；判斷 處於忙碌狀態的記憶體晶粒的數目和處於傳輸狀態的記憶 201128397 PSPD-2010-0022 33319-ltwf.doc/t 體晶粒的數目的總和是否小於預設門檻值；以及當處於忙 碌狀態的記憶體晶粒的數目和處於傳輸狀態的記憶體晶粒 的數目的總和小於此預設門檻值時，將資料寫入至記憶體 晶粒的其中之一 ’其中寫入此資料的記憶體晶粒非處於忙 碌狀態或傳輸狀態。
在本發明之一實施例中，上述之記錄記憶體晶粒之中 處於忙碌狀態的記憶體晶粒的數目的步驟包括：監控對應 每一記憶體晶粒的閒置-忙碌訊號；當對應其中一個記憶體 晶粒的閒置-忙綠訊號從閒置狀態變為忙綠狀態時，在忙碌 狀態清單中加入此記憶體晶粒；當對應此記憶體晶粒的閒 置-忙碌訊號從忙碌狀態變為閒置狀態時，在忙碌狀態清單 中移除此記憶體晶粒，以及依據忙碌狀態清單計算記憶體 日曰粒之中處於忙碌狀態的記憶體晶粒的數目。在本發明之 —實施例中，上述之記錄記憶體晶粒之中處於傳輸狀態的 記憶體晶粒的數目的步驟包括：監控對應每—記憶體晶粒 的待命-傳輸訊號；當對應其中一個記憶體晶粒的待命_傳 輸訊號從一待命狀態變為傳輸狀態時，在傳輪 加入此記憶體晶粒;當對應此記憶體晶粒在的： 從傳輸狀態變為待命狀態時，在傳輸狀態清單中移除此二己 憶體晶粒·，以及依據傳輸狀態清科算記憶體晶粒二中處 於傳輸狀態的記憶體晶粒的數目。 本發明範例實施例提出-種可複寫式非揮發性記憶 體控制器’其包括主機介面、可複寫式非 面與記《管理料。域介面用以_至主齡 201128397 PSPD-2010-0022 33319-ltwf.doc/t =傳2面。可複寫式非揮發性記憶體介面用以耦接至上 非揮發性記憶體介面，其中機介面與可複寫式 介面是相容於第—介面規格或第二ί面 規格n料傳輸介面相容於第—介面規格時，記憶體管 3路用以使用一般模式將資料寫入至記憶體晶粒中，立 ίιΐΐ"時被作動的記憶體晶粒的數目不大於第 r數里。當諸傳輸介_容於第二介面規格時，記怜體 第—省電模式將資料寫人至記憶體晶粒 目^Ιΐ”電模式中同時被作動的記憶體晶粒的數 目不大於第二數量，其中第二數量小於第一數量。 主機人之—實施例巾，上述之記憶體管理電路從 值^ 偵測喊以獲得上崎訊或者測量資料 傳輸；I面的傳輸速度以獲得上述資訊。 管理例中，在上述一般模式中，記憶體 而在第一模式將資料寫入至記憶體晶粒中， 气將次料中’記憶體管理電路不使用交錯寫入模 式將貝枓寫入至記憶體晶粒中。 記情實施例中’在上述之[省電模式中， 體己錄記憶體晶粒之中處於忙碌狀態的 的:憶==目記===中處於-傳輸狀態 翁曰知考二Γ 忙碌狀態的記憶體晶粒的 =目和處於傳輸狀_記憶體晶_ 於一預設門檻值，叹纽脉雜㈣記麵晶== 201128397 PSPD-2010-0022 33319-ltwf.doc/t 目和處於傳輸狀悲的記憶體晶粒的數目的總和小於預設巧 ^時，將資料寫入至記憶體晶粒的其中之一，其中寫入 此資料的#憶體晶粒非處於忙碌狀態或傳輸狀態。 、七在本發明之—實施财，上述之記憶體管理電路更用 應每-3己憶體晶粒的閒置·忙碌訊號。當對應此些 3體晶粒之中的其t—個記憶體晶粒的閒置忙綠訊號 1閒置㈣變為㈣狀態時’記憶體管理電路更用以在忙 單中加人此記憶體晶粒。當對應此記憶體晶粒的 :碌為虎從忙碌狀態變為閒置狀態時，記憶體管理電 在忙碌狀態清單中移除此個記憶體晶粒。此外， =二理電路更用以依據忙碌狀態清單計算記憶體晶粒 忙碌狀態的記憶體晶粒的數目，監控對應每一記 命傳輸訊號。再者，當對應其卜個記憶體 狀^為傳輸狀11♦記憶體 且，告I麻 專輸狀/月早中加入此記憶體晶粒。並 待人此記紐晶㈣待命，輸訊雜雜狀態變為 憶體管理電路更用以在傳輸狀態清單中移 狀離粒。b另外，記憶體管理電路更用以依據傳輸 此些記M晶粒之中處於傳輸狀態的記憶體 體儲㈣施難出—種可複料非揮發性記憶 _#|§ q有多個記憶體晶粒的記憶 控制器，、=至11記憶體模組的可複寫式非揮發性記憶體 在此，此可複寫式非揮發性記憶體控制器用以依 201128397 PSPD-2010-0022 33319-ltwf.doc/t 據資訊判斷資料傳輸介面是相容於第—介面規格或第二八 面規格。當資料傳輸介_容於第—介面規格時，^ 式非揮發性記憶體㈣ϋ更㈣❹—聽式將資料寫^ 至記憶體晶粒中，其中在—般模式+同時被作動的記 晶粒的數目不大於第-數量^當資料傳輸介面相容於該第 -介面規格時’可複寫式轉發性記髓控湘更用 用第-省賴式將資料寫人至記憶體晶粒巾，其中在第〜 省電模式中同時被作動的記憶體晶粒的數目不A於第 里’其中第二數量小於第一數量。 在本發明之一實施例中，在上述之可複 記憶體控彻從主齡面巾魏侧訊f纽獲得上述K 或者測量資料傳輸介面的傳輸速度以獲得上述資訊。 在本發明之一實施例中，在上述一般模式中可複寫式 非揮發性峨體控制II使用交錯寫域式將資料寫入至:己 憶體晶粒中。此外，在上述第—省電模式+可複寫式非掠 發性圮憶體控制器不使用交錯寫入模式將資料寫入至 體晶粒中。 隐 本發明範例實施例提出一種可複寫式非揮發性記憶 體控制器，用於將來自於—主機系統的資料寫人至多個^ 憶體晶粒中。本可複寫式非揮發性記憶體控制器包括主機 介面、可複寫式非揮發性記憶體介面、電源管理電路與記 憶體管理電路。主機介面用以耦接至主機系統的資料傳輸 ”面’並且可複寫式非揮發性記憶體介面用以耦接至此些 記憶體晶粒。電源管理電路具有一鎖相迴路。記憶體管理 201128397 PSPD-20I〇-〇〇22 33319-ltwf.doc/t 主機介面、可複寫式非揮發性記憶體介面虚 輸介面是相容於第-介面規格或第：介傳 =相容於第-介面規格時，鎖相迴路乂產:Π 記憶體管理電路與此些記憶體晶粒，並且 體:粒：，在第一運作頻率下將資料寫入至此些記.清 體曰曰拉中。此外，當資料傳輸介面相容於第 隐 鎖相迴路用以產生第二運作頻率以提供給記 ===體晶粒’並且記憶體管理電路在i二i作頻ί 下將#枓寫入至此些記憶體晶粒中。 羊 入而明之冑蝴巾，上叙電源管理電路從主機 ;|面中接收一偵測訊號以獲得上述資訊。 機 體儲存糸統’其包括連接器、記憶 隱 _記憶體控制器。連接器輕接至主機系統:=Γ ==r，並且可複寫式非揮發性;= 以依據-資訊判斷資料傳輸介面是相:：丄= 第:介面規格。當資料傳輸介面相容於第_介二=或 可複寫式非揮發性記髓控㈣用以產生第走 提供該些記憶體模組，並且在第一運 ^頻率以
體晶粒中。此外，當資料傳輪介面相:SC 二運作㈣’ I複寫式非揮發性記憶體控制器用以產生第 -運作頻率以祕給記憶體模組，並且在第二運作頻率3 11 201128397 PSPD-2010-0022 33319-ltwf.doc/t 將資料寫入至此些記憶體晶粒中。 在本發明之一實施例中，上述之可複寫式非揮發性記 憶體控制器從資料傳輸介面中獲取一偵測訊號以獲得上述 資訊。 基於上述，本發明範例實施例的資料寫入方法能夠在 以同時使用多個記憶體晶粒來寫入資料時，避免因電源不 足所造成之不穩定。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所附圖式作詳細說明如下。 【實施方式】 、為了能夠避免上述因資料傳輸介面之供電不足而造 成的系統的不穩定’本發明能夠根據不同的資料傳輸介面 吏用不Π之資料寫入模式的方法。如圖1所示，在此方法 1’首先’會判斷主機系統的資料傳輸介面是相容於第一 &面規格或第二介面規格(S1G1)。倘若資料傳輸介面相容 於第一介面規格時，資料會藉由使用一般模式來寫入至記 隐體晶粒中(Si〇3)，其中在—般模式中記憶體晶粒之中同 時被作動的記憶體晶粒的數目不大於第一數量並且此些記 $體阳粒是作動在第—運作頻率中。倘若資料傳輪介面相 :於第二介面規格時，資料會藉由使用第一省電模式或第 一省電模式來寫入至記憶體晶粒中(S105),其中在第一省 ，模式中此些記憶體晶粒之中同時被作動的記憶體晶粒的 目不大於第二數量，其中，第二數量小於第一數量。若 12 201128397 PSPD-2010-0022 33319-ltwf.doc/t 疋操作在第二省電模式中，此些記憶體晶粒是作動在第二 運作頻率中，其中，第二頻率小於第一頻率。為了能夠更 ^楚地瞭解本發明’以下崎個範例實補來進行說明。 [第一範例實施例] 一般而& ’可複寫式非揮發性記憶體儲存裝置（亦稱， 可，寫式非揮發性記憶體儲存系統）包括記憶體模組與控 ❿ 制恭（亦稱’控制電路）。通常可複寫式非揮發性記憶體儲 存裝置會與主機系統一起使用，以使主機系統可將資料寫 入至可複寫式非揮發性記憶體儲存裝置或從可複寫式非揮 發性S己憶體儲存裝置巾讀取資料。另外，亦有可複寫式非 揮發性记憶體儲存裝置是包括嵌入式可複寫式非揮發性記 憶體與可執行於主齡統上以實f地作為此嵌人式可複寫 式非揮發性記憶體之控制器的軟體。 圖2A是根據本發明第一範例實施例所繪示之使用可 複寫式非揮發性記憶體儲存裝置的主機系統。 • 請參照圖2A，主機系統1000 —般包括電腦11〇〇與輸 入/輸出（input/output，I/O)裝置1106。電腦1100包括微處 理器 1102、隨機存取記憶體(rand〇rn access memory, RAM) 、 1104、系統匯流排1108以及資料傳輸介面1110。輸入/輸 出裝置1106包括如圖2B的滑鼠1202、鍵盤1204、顯示器 1206與印表機1208。必須瞭解的是，圖2B所示的裝置非 限制輸入/輸出裝置11〇6,輸入/輸出裝置1106可更包括其 他裝置。
C 13 201128397 PSPD-2010-0022 33319-ltwf.doc/t 在本發明實施例中，可複寫式非揮發性記憶體儲存襄 置100是透過資料傳輸介面1110與主機系統1〇〇〇的其ς 元件輕接。藉由微處理器Π02、隨機存取記憶體11〇4與 輸入/輸出裝置1106的處理可將資料寫入至可複寫式非^軍 發性記憶體儲存裝置100或從可複寫式非揮發性記憶體儲 存裝置100中讀取資料。例如，可複寫式非揮發性記憶體 儲存裝置100可以是如圖2Β所示的隨身碟1212、記憶卡 1214 或固態硬碟(s〇iid State Drive, SSD) 1216。 一般而言，主機系統1000可實質地為可儲存資料的任 意系統。雖然在本範例實施例中，主機系統1〇〇〇是以電腦 系統來作說明，然而，在本發明另一範例實施例中主機系 統1000可以是數位相機、攝影機、通信裝置、音訊播放器 或視訊播放器等系統。例如，在主機系統為數位相機(攝影 機)1310時’可複寫式非揮發性記憶體儲存裝置則為其所 使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖2C 所示）。嵌入式儲存裝置1320包括嵌入式多媒體卡 (Embedded MMC，eMMC)。值得一提的是，嵌入式多媒體 卡是直接耦接於主機系統的基板上。 圖3是繪示圖2A所示的可複寫式非揮發性記憶體儲 存裝置的概要方塊圖。 請參照圖3，可複寫式非揮發性記憶體儲存裝置100 包括連接器102、可複寫式非揮發性記憶體控制器104與 。己憶體模組106。 201128397 PSPD-2010-0022 33319-ltwf.doc/t ,接由器102疋搞接至可複寫式非揮發性記憶體控制器 104並且用以麵接至主機系、統聊。在本範例實施例中， 連102為通用序列匯流排(Universal Seriai Bus，腦)連 接益並且符合USB 3.G規格。然而，必須瞭解的是本發明 不限於此，連接器102亦可以其他適合的連接器。
、可複寫式非揮發性記憶體控制器1〇4會執行以硬體型 式或款體型式實作的多個邏輯閘或控織令，並且根據主 機系統1000的指令在記憶體模組1〇6中進行資料的寫入、 讀取與抹除等運作。 ' ' 圖4疋根據本發明第一範例實施例所綠示的可複寫式 非揮發性記憶體控制器的概要方塊圖。 請參照圖4，可複寫式非揮發性記憶體控制器1〇4包 括記憶體管理電路204、主機介面206、可複寫式非揮發性 記憶體介面208。 記憶體管理電路204用以控制可複寫式非揮發性記憶 體控制器104的整體運作。具體來說，記憶體管理電路2〇4 具有多個控制指令，並且在可複寫式非揮發性記憶體儲存 裝置100運作時，此些控制指令會被執行以根據本範例實 施例的資料寫入機制與記憶體管理機制來管理記憶體模組 106。此些資料寫入機制與記憶體管理機制將於以下配合圖 式作詳細說明。 在本範例實施例中，記憶體管理電路204的控制指令 是以一韌體型式來實作。例如’記憶體管理電路2〇4具有 一微處理器單元(未繪示)與一唯讀記憶體(未繪示），並且此 15 201128397 PSPD-2010-0022 33319-ltwf.doc/t 些控制指令是錄錄至此唯讀記憶财。當可複 發，隨儲存襞置刚運作時，此些控制指令會由微： 理β單70來執彳了以完祕據本發明實施例的資料寫 與記憶體管理機制。 在本發明另—範例實施例中，記憶體管理電路204的 控制指令亦可以程式碼型式儲存於記憶體模組觸 =域(例如’記憶體模組中專用於存放系統㈣的系統區） 中。此外，記憶體管理電路2〇4具有一微處理器單元(未喻 不）、一唯讀記憶體(未綠示）及一隨機存取記憶體（未條 不）。特別是，此唯讀記憶體具有—驅動碼段，並且當可^ 寫式非揮發性魏體控制II 1()4被致能時，微處理器元 會先執行此驅動碼段來將儲存於記憶體模組106中之控制 =令載入至記憶體管理電路2〇4的隨機存取記憶體中，之 <再運轉此些㈣指令吨行本發明_實補的資料存 取，制與記龍管理機制。此外，在本發㈣—範例實施 :It體g理電路204的控制指令亦可以一硬體型式 來實作。 主機；丨面206疋耦接至記憶體管理電路204並且用以 ^收與識別主機系、统1〇〇〇所傳送的指令與資料。也就是 L 減職所傳送的指令與資料會透駐機介面 Γ人 記㈣―魏綱°在本_實施例中，主 =丨面m是對應連接器1〇2 4㈣介面且符合㈣3 〇 各。然而’必須瞭解的是本發明不限於此，主機介面2〇6 亦可以是其他適合的資轉輸介 201128397 10-0022 33319-ltwf.doc/t 可複寫式非揮發性記憶體介面208是耗接至記憶體f 理電路204並且用以存取記憶體模組1〇6。也就是說，欲 寫入至記憶體模組106的資料會經由可複寫式非揮發性記 憶體介面208轉換為記憶體模組1〇6所能接受的格式。 在本發明一範例實施例中，可複寫式非揮發性記憶體 控制器104還包括緩衝記憶體252。緩衝記憶體252是輕 接至記憶體管理電路204並且用以暫存來自於主機系統 1000的資料與指令或來自於記憶體模組1〇6的資料。 在本發明一範例實施例中，可複寫式非揮發性記憶體 控制器104還包括電源管理電路254。電源管理電路254 是耦接至記憶體管理電路2〇4並且用以控制可複寫式非揮 發性記憶體儲存裝置1〇〇的電源。 在本發明一範例實施例中，可複寫式非揮發性記憶體 ，制器104還包括錯誤校正電路256。錯誤校正電路2s6 是耦接至記憶體管理電路204並且用以執行一錯誤校正程 ，以確保資料的正確性。具體來說，當記憶體管理電路2〇4 從主機系統1000 t接收到主機寫入指令時，錯誤校正電路 2=6會為對應此主機寫人指令的寫人資料產生對應的錯誤
檢查與校正碼(Err〇r Checking and Correcting Code，ECC
Coje)，並且記憶體管理電路2〇4會將此寫入資料與對應的 誤校正碼寫入至記憶體模組中。之後，當記憶體管 f電路204從記憶體模組1〇6中讀取資料時會同時讀取此 貝料對應的錯誤校正碼，並且錯誤校正電路256會依據此 錯誤校正碼對所讀取的㈣猜錯触正料/ ^ 17 201128397 PSPD-2010-0022 33319-ltwf.doc/t 請再參照圖3，記憶體模組106是耦接至可複寫式非 揮發性記憶體控制器104。在此，記憶體模組106為多層 記憶胞(Multi Level Cell，MLC)反及(NAND)快閃記憶體模 組。然而，本發明不限於此，記憶體模組106亦可是單層 記憶胞(Single Level Cell，SLC)NAND快閃記憶體模組或 其他可複寫式非揮發性記憶體模組。 在本範例實施例中，記憶體模組106可具有記憶體單 元200-0〜200-7。在本範例實施例中，記憶體單元200-0具 有記憶體晶粒210-0與記憶體晶粒210-1，記憶體單元 200-1具有記憶體晶粒210-2與記憶體晶粒210-3 ’記憶體 單元200-2具有記憶體晶粒210-4與記憶體210-5，記憶體 單元200-3具有記憶體晶粒210-6與記憶體晶粒210-7，記 憶體單元200-4具有記憶體晶粒210-8與記憶體晶粒 210-9，記憶體單元200-5具有記憶體晶粒210-10與記憶 體晶粒210-11，記憶體單元200-6具有記憶體晶粒210-12 與記憶體晶粒210-13並且記憶體單元200-7具有記憶體晶 粒210-14與記憶體晶粒210-15。 記憶體晶粒210-0〜210-15分別地具有多個實體區塊 (未繪示）用以儲存資料。在記憶體模組的設計中’實 體區塊為抹除之最小單位。亦即，每一實體區塊含有最小 數目之一併被抹除之記憶胞。每一實體區塊具有數個實體 頁面，並且實體頁面為程式化的最小單元。換言之，實體 頁面為寫入資料或讀取資料的最小單元。每一實體頁面通 常包括使用者資料位元區與冗餘位元區。使用者資料位元 18 201128397 PSPD-2010-0022 33319-ltwf.doc/t 區用以儲存使用者的資料，而冗餘位元區用以儲存系統的 資料(例如，錯誤檢查與校正碼）。 在本範例實施例中，可複寫式非揮發性記憶體控制器 104的可複寫式非揮發性記憶體介面208分別地透過資料 輸入/輸出匯流排(Data input/output bus)220-0〜220-7 傳送 資料給記憶體單元200-0〜200-7或從記憶體單元 20(M)〜20〇_7中接收資料。具體來說，可複寫式非揮發性記 憶體控制器104經由資料輸入/輸出匯流排220-0將資料傳 輸至δ己憶體晶粒21 〇-〇與記憶體晶粒21 〇-1。可複寫式非揮 發性記憶體控制器104是經由資料輸入/輸出匯流排22〇q 將資料傳輸至記憶體晶粒210-2與記憶體晶粒21〇-3。可複 寫式非揮發性記憶體控制器1〇4是經由資料輸入/輸出匯 流排220-2將資料傳輸至記憶體晶粒21〇_4與記憶體晶粒 210-5。可複寫式非揮發性記憶體控制器1〇4是經由資料輪 入/輸出匯流排220-3將資料傳輸至記憶體晶粒21〇_6與^ 憶體晶粒21〇_7。可複寫式非揮發性記憶體控制器ι〇 經由資料輸入/輸出匯流排220_4將資料傳輸至記憶體晶粒 2-10^記,眺⑯I9。可複寫式非揮發性記憶體控制 益1〇4讀由資料輸入/輪出匯流排22〇 憶體晶粒2职0與記憶體晶粒跡„。可複=== e己，體控制H 1G4是㈣f料輸人/輸·流排22 料傳輸至記憶體晶粒2HM2與記憶體晶粒21G_13。並=， 可複寫式非揮發性記憶體控制器刚是經由資料輸入 出匯流排22G-7將資料傳輪至記憶體晶粒2i(M4與記憶^ 19 201128397 PSPD-2010-0022 33319-ltwf.doc/t 晶粒 210-15。 在本範例實施例中，記憶體晶粒21〇_〇〜210-15中的實 體區塊會被記憶體管理電路204群組為多個實體單元並且 以實體單元為單位來進行管理。特別是每一實體單元可是 由母一 §己憶體晶粒中的至少其中一個實體區塊所組成，因 此記憶體管理電路204可使用平行模式(parallel m〇de)與交 錯模式(interleave mode)來提升存取的速度。 具體來說’由於在記憶體模組1〇6中每一記憶體單元 可是透過獨立的資料輸入/輸出匯流排與可複寫式非揮發 性記憶體控制器104耗接，因此在平行模式中記憶體管理 電路204同時經由多條資料輸入/輸出匯流排來傳送寫入 資料至對應的記憶體模組，以提升存取速度。也就是說， 當欲對一個貫體單元進行寫入時，由於實體單元是由屬於 不同記憶體單元的實體區塊所組成，因此在平行模式中記 憶體管理電路204會將對應不同實體區塊之實體頁面的資 料分別地透過多條資料輸入/輸出匯流排來同時傳送與寫 入0 再者，由於每一記憶體模組可包括兩個記憶體晶粒， 因此在交錯模式中記憶體管理電路204會將資料交錯地傳 送至同一記憶體模組内的兩個記憶體晶粒，以更增加存取 效能。更詳細來說，如上所述，在記憶體晶粒中寫入資料 的過私包括負料傳輸(transfer)以及資料程式化(program)兩 個部分。交錯模式(interleave mode)就是在使用同一條資料 輸入/輸出匯流排傳輸資料的兩個記憶體晶粒中，利用其中 201128397 PSPD-2010-0022 33319-ltwf.doc/t 一個記憶體晶粒正執行資料程式化的期間傳送資料給另一 個記憶體晶粒。 * 值付k的疋，在本範例實施例中，當記情體營理電 路204使用平行模式與交錯模式寫入資料時，^憶體管理 電路204會依據資料傳輪介面111〇所提供的電源來決定是 否限制同時作動之記憶體晶粒的數目必須在預設門檻值 内。具體來說，可複寫式非揮發性記憶體儲存裝置1〇〇是 春 由主機系統1000透過資料傳輸介面1110提供電源來運 轉。因此，在可複寫式非揮發性記憶體儲存裝置中可 同時作動的S己憶體晶粒的數目會受限於資料傳輸介面 H10種類的不同而隨之不同。 例如，在資料傳輸介面丨丨10為符合USB 3.0規格的例 子中，資料傳輸介面1110可提供900毫安培的電源。因此， 在本範例實施例中’記憶體管理電路2〇4會以不限制同時 作動之記憶體晶粒的數目的模式來寫入資料。在此，不限 制同時作動之記憶體晶粒的數目的模式亦稱為一般模式。 鲁 例如’在資料傳輸介面1110為符合USB 2.0規格的例 子中’資料傳輸介面1110僅可提供500毫安培(mA)的電 源。因此’記憶體管理電路204會將預設門檻值設定為12 以限制同時作動的記憶體晶粒的數目不大於12。也就是 說’預設門檻值是根據資料傳輸介面1110的類型來設定。 例如，在本發明一範例實施例中，記憶體管理電路204 疋從主機介面206中接收一偵測訊號以識別資料傳輸介面 1110的類型，並且依此設定此預設門檻值。具體來說，當 21 201128397 PSPD-2010-0022 33319-ltwf.doc/t 連接器102連接至資料傳輸介面1110時，主機介面206 會偵測資料傳輸介面111〇的類型並且記憶體管理電路204 可從主機介面206中讀取此偵測訊號。或者，在本發明另 一範例實施例中，記憶體管理電路204會偵測資料傳輸介 面1110與主機介面206之間的傳輸速度來識別資料傳輸介 面1110是屬於那個類型的介面’並且依此設定此預設門檻 值。例如，記憶體管理電路204包括一計時器(Timer)(未繪 示）’並且藉由計時器的計時來測量一段時間内主機系統 1000從緩衝記憶體252中讀取之資料量是否大於記憶體管 理電路204從記憶體模組1〇6中所讀取之資料量，由此計 算主機系統1000接收資料的速度與記憶體模組106送出資 料的速度。並且依據主機系統1000接收資料的速度是否接 近或大於記憶體模組106送出資料的速度來識別資料傳輸 介面的種類。例如，在本範例實施例中，記憶體模組1〇6 的記憶體模組是分別經由8條資料輸入/輸出匯流排來傳 輸資料。每一資料輸入/輸出匯流排的記憶體模組的讀取速 度是每秒320百萬位元(MegaBit)，故記憶體模組106的讀 取速度為每秒2560百萬位元。在USB 2 〇的速度為每秒 480百萬位元且USB 3.0的速度每秒5〇〇〇百萬位元下，倘 若主機系統1000讀取資料的速度接近或大於每秒2 5 6〇百 萬位元時，則主機系統1000的資料傳輸介面ηι〇應為 USB 3.0。其中，在本範例實施例中，當主機系統1〇〇〇讀 取資料的速度介於2G6G百萬位;^至3G6G百萬位元之間時 可被判定為接近’㈣可由設計者以料之需求而定，不 22 201128397 PSP D-2010-0022 33319-1 twf.doc/t 應以此為限 在此，限制同時作動之記憶體晶粒的數 為第-省電模式。 稱 在本範例實施例中，記憶體管理電路204可記錄哪些 記憶體晶粒正處於忙碌狀態並且記錄哪些記憶體晶粒正處 於傳輸狀態。例如，記憶體管理電路2〇4會藉由一閒置_ 忙碌訊號來得知此記憶體晶粒是處於正在程式;匕資料月的忙 碌狀態或未程式化資料的閒置狀態。此外，記憶體 ί正待命，輸喊轉知此記紐晶粒是處 於正在傳輸貝料的傳輸狀態或未傳輸資料的待命狀態。 此外’在本發明範例實施例中，記憶體管理電路綱 二m賴-忙雜態清單與—傳輸狀歸單來記錄從 ^ =綠《與待命.傳輸職所獲得之:#訊。也就是 電路204會將此記憶體晶 于:己^理 中，並且當此_晶粒完成忙Ϊ狀態清單 態)時，記憶體管理電路綱即’處於閒置狀 綠狀態清單中移除。類似地，♦任的編號從忙 傳輪狀態時，記憶體管理電路體晶粒開始處於 號記錄在傳輸狀態清單中 字此錢體晶粒的編 傳輸(即，處於待命狀態)時，憶體晶粒完成資料 記憶體晶粒的編號從傳輸狀態清;中=電路204會將此 圖5是根據本發明第一範 示一 傳輸狀態之記憶體晶粒的流程圖實施例所繪示的記錄處於 23 201128397 PSPD-2010-0022 33319-ltwf.doc/t 请參照圖5,程序400包括由步驟S4〇1、S4〇3與S4〇5 所組成的傳輪狀態清單新增任務(Task)與由步驟以、 S409、S411與S413所組成的傳輸狀態清單移除任務。傳 ，狀態清單新增任務與傳輸狀態清單移除任務會由記憶體 管理電路204於適當時機來啟動並執行，例如進二 電模式時執行。 二在傳輸狀態清單新增任務中，首先，在步驟S4〇1中 記憶體管理電路204會監控對應每—記憶體晶粒的待命_ 傳，訊號，並且在步驟S403中記憶體管理電路2〇4會判 斷疋否有任何§己憶體晶粒處於傳輸資料的傳輸狀態。當有 §己憶體晶粒處於傳輸狀態時，在步驟S4〇5中記憶體管理 電路204會將此記憶體晶粒的編號記錄在傳輸狀皞 450中。 。卞 在傳輸狀態清單移除任務中，首先，在步驟S4〇7中 記憶體管理電路204會依據傳輸狀態清單判斷是否有記憶 體晶粒處於傳輸狀態。倘若有記憶體晶粒處於傳輸狀態 時，在步驟S409巾記憶體管理電路2〇4監控對應記錄於 傳輸狀態清單中的記憶體晶粒的待命_傳輸訊號，並且在步 驟S411中判斷記錄於傳輸狀態清單中的記憶體晶粒中是 否有任何圮憶體晶粒處於已完成傳輸資料的待命狀態。例 如，記憶體管理電路204會透過中斷或輪詢方式來獲取對 應每一記憶體晶粒的待命·傳輸訊號。當有記憶體晶粒處於 待命狀態時，在步驟S413中記憶體管理電路2〇4會將此 5己憶體晶粒的編號從傳輸狀態清單450中移除。 24 201128397 PSPD-2010-0022 33319-ltwf.doc/t 圖6是根據本發明第一範例實施例所繪示的記錄處於 忙碌狀態之記憶體晶粒的流程圖。 請參照圖6 ’程序500包括由步驟S5〇卜S5〇3與％〇5 所組成的忙碌狀態清單新增任務與由步驟S507、S509、 S511與S513所組成的忙綠狀態清單移除任務。忙確狀能 清單新增任務與忙碌狀態清單移除任務會由記憶體管理^ 路204於適當時機來啟動並執行。 φ 在忙碌狀態清單新增任務中，首先，在步驟S501中 記憶體管理電路204會監控對應每一記憶體晶粒的閒置_ 忙碌訊號，並且在步驟S503中記憶體管理電路2〇4會判 斷疋否有任何§己憶體晶粒處於程式化資料的忙碌狀態。當 有記憶體晶粒處於忙碌狀態時，在步驟S5〇5中記憶體管 理電路204會將此記憶體晶粒的編號記錄在忙碌狀態清單 460 中。 在忙碌狀態清單移除任務中’首先，在步驟S507中 s己憶體管理電路204會依據忙碌狀態清單判斷是否有記憶 φ 體sa粒處於忙碌狀態。倘若有記憶體晶粒處於忙綠狀態 時’在步驟S509中記憶體管理電路204監控對應記錄於 忙碌狀態清單中的記憶體晶粒的閒置-忙碌訊號，並且在步 驟S511中判斷記錄於忙碌狀態清單中的記憶體晶粒中是 否有任何記憶體晶粒處於已完成程式化資料的閒置狀態。 例如’記憶體管理電路204會透過中斷或輪詢方式來獲取 對應每一記憶體晶粒的閒置-忙碌訊號。當有記憶體晶粒處 於閒置狀態時’在步驟S513中記憶體管理電路204會將 25 201128397 PSPD-2010·0022 33319-ltwf.doc/t 此記憶體晶粒的編號從忙碌狀態清單460中移除。 。。在第-省電模式中’每當可複寫式非揮發性記憶體控 制器104欲將主機系統1〇〇〇所寫入之資料寫入至記憶體模 組106的記憶體晶粒時，記憶體管理電路2〇4會依 狀態^單46G麟輸狀態清單計算在記憶體模組觸 二目前正&於作動（即’處於忙雜態或傳輸狀態）的記憶 體晶粒的數目。特別是，僅當在記憶體· 1()6中^ 處於作動的記雜晶粒的數目小於預設門檻 管理=綱才會將資料寫入至對應的記憶體晶粒:反 之，當在記憶體模組106中目前正處於 的數目非小於預設Η檻值時，記憶體管理電路=== 並^續監控對應記憶體晶粒的閒置_忙碌訊號與待命曰-傳輸 δίΐ號(如圖5與圖6所示的程序）。 圖7是根據本發明第一範例實施 模式中之資料寫入的流程圖。 I不在“電 欲將當可複寫式非揮發性記憶體控制器刚 奴將主機純1_咐人之:賴冑入 的記憶體晶粒時，在步驟_中 ^私、且 依據傳輸狀態清單45G來計算路^會 的數目，並且在步驟= ^綠狀態清單460來計算處於忙確狀態的記憶體晶 於傳步LS605中記憶體管理電路204會加總處 於傳輸狀_讀體晶粒的數目與處於忙碌狀態的記憶體 26 201128397 PSPD-2010-0022 33319-ltwf.doc/t 晶粒的數目以獲得在記憶體模組106中目前正處於作動的 記憶體晶粒的數目。 然後，在步驟S607中記憶體管理電路204會判斷在 記憶體模組106中目前正起於作動的記憶體晶粒的數目是 否小於預設門檻值。倘若目前正處於作動的記憶體晶粒的 數目小於預設門檻值時，則在步驟s6〇9中記憶體管理電
路204將資料寫入至對應的記憶體晶粒中。反之，步驟 會被執行。 …的是’在本範例實施例的第-省電模式中， ^二Ο電路2〇4是根據在記憶體模组 於作動的記憶體晶粒的數目來 ：目刖正處 的記憶體晶粒，。然而寫入至對應 憶體管理電路2Q ^另_貫施例中，記 數個記憶體單元群體早元2G㈣〜跡7分組為 憶體早TL群之記悟 Τ牡此，分組為同〆記 細 =面二 更體線路的設計及 理電路2G4亦可冑Mm 200-2〜2_分，且：2"己；體單元群，將記憶體單元 购〜:第二 200-6〜概7分叙第* ,體几群，並且將記憶體單元 至記憶體單元脈g〜2g/ 辦。當需將多筆f料寫入 將對應的資料傳輪至記憶體單元：：管理電路2〇4會先 2〇〇-0〜200-1。然後，待記 27 201128397 PSPD-2010-0022 33319-ltwf.doc/t 憶體單元200-G〜2’ £成寫人時，再將對應的資料傳輸 至記憶體單元200-2〜200-3。在記憶體單元2〇〇 2〜2〇〇 3完 成寫入之後，再將對應的資料傳輸至記憶體單元 200-4〜200-5。最後，在記憶體單元2〇〇_4〜2〇〇 4完成寫入 之後，再將對應的資料傳輸至記憶體單元2〇〇_6〜2〇〇_7。基 此，可避免記憶體單元200-0〜200-7同時運作。 [第二範例實施例] 本發明第二範例實施例的可複寫式非揮發性記憶體 儲存裝置與主機系統的硬體結構本質上是相同於第一範例 實施例的可複寫式非揮發性記憶體儲存裝置與域系統的 硬體結構。以下將配合圖2A、圖3與圖4並且僅針對差異 部分來描述第二範例實施例。 、 類似第一範例實施例，在本範例實施例中，記憶體管 理電路204的程式碼會由微處理器單元來執行以完成資料 寫入機制與記憶體管理機制。第一範例實施例與第二範例 貫施例的不同之處在於，在第一範例實施例的第一省電模 式中，記憶體管理電路204會判斷目前同時作動之記憶體 晶粒的數目來決定是否立即開始寫入資料。而在第二範例 實施例的第一省電模式中，記憶體管理電路2〇4會關閉交 錯模式來限制同時作動之記憶體晶粒的數目。 具體來說，記憶體管理電路204會從主機介面2〇6中 接收偵測5凡號以識別資料傳輸介面1110的類型。特別 疋，g -貝料傳輸介面1110是屬於僅能提供較低電源的傳輪 介面(例如USB 2.0)時，記憶體管理電路2〇4不會使用交錯 28 201128397 FSl*U-2010-0022 33319-ltwf.doc/t 模式來寫入資料以避免可複寫式非揮發性記憶體儲存裝置 1〇〇的耗電超過資料傳輸介面1110所能提供的電源。例 如，在本範例實施例中，在不使用交錯模式下，記憶體管 理電路204使用平行模式寫入資料時，同時作動之記憶體 晶粒的數目最多為8。 圖8疋根據本發明第—越例貫施例所繪示的資料寫入 的流程圖。 、” φ 請參照圖8，當可複寫式非揮發性記憶體控制器1〇4 欲將主機系統1〇〇〇所寫入之資料寫入至記憶體模組1〇6 的記憶體晶粒時，在步驟S701中記憶體管理電路2〇4會 從主機介面206中接收偵測訊號以識別資料傳輸介面丨！ i〇 的類型。 然後，在步驟S703記憶體管理電路204會判斷資料 傳輸介面1110是否為相容於能夠提供足夠電源的第一介 面（例如，USB 3.0)。 倘若資料傳輸介面1110為相容於能夠提供足夠電源 • 的第一介面時，則在步驟S705中記憶體管理電路2〇4會 以交錯模式來寫入資料。 倘若貢料傳輸介面1110為不相容於能夠提供足夠電 源的第一介面（即，資料傳輸介面1110為相容於不能夠提 供足夠電源的第二介面(例如，USB 2·〇))時，則在步驟S707 中記憶體管理電路204會關閉交錯模式而不使用交錯模式 來寫入資料。 ' [第三範例實施例] 29 201128397 PSPD-2010-0022 33319-ltwf.doc/t 圖9是根據本發明第三範例實施例所綠示的可複寫式 非揮發性記憶體儲存裝置的概要方塊圖。 請參照圖9，可複寫式非揮發性記憶體儲存裝置8〇〇 包括連接器102、可複寫式非揮發性記憶體控制器8〇4與 記憶體模組106。 ° 可複寫式非揮發性記憶體控制器804會執行以硬體型 式或韌體型式實作的多個邏輯閘或控制指令，並且根據主 機系統1000的指令在記憶體模組1〇6中進行資料的寫入、 讀取與抹除等運作。 可複寫式非揮發性記憶體控制器804包括記 電路814、主機介φ 2〇6、可複寫式非揮發性記憶體介面 施、緩衝記憶體252、錯誤校正· 256與電源管理電路 854。 =鮮理電路814㈣㈣可複寫式轉發性記憶 5制錢4的整體運作。具體來說，記憶體管理電路814 控儀令，並且在可複寫式非揮發性記憶體儲存 li)6 運作時’此些控制指令會被執行以在記憶體模組 廳中進行資料的寫入、讀取與抹除等運作。 ㈣謝，類似於第-範例實施例的記憶 體管理電路204，記憶體管理電路814可以4體型式、 程式碼型式或一硬體型式來實作。 用以^管理電路854轉接至記憶體管理電路204並且 式非揮發性記憶體儲存裝置劇電源。 電源管理電路854咖貞相魏Hx產生用於可複 201128397 PSPD-2010-0022 33319-ltwf.doc/t 寫式非揮發性記憶體控制器8〇4與記憶體模組1〇6的運 頻率。也就是說’可複寫式詩發性記籠控制器_盘 記憶體模組106會依據鎖相迴路所產生的運作 ^ 4 #Λ。 干不^
在第三範例實施例中，電源管理電路854會識 系統1000的資料傳輸介面丨丨丨〇的規格，並且鎖相迴路 會根據資料傳輸介面UH)的規格產生不同的運作 如，電源管理電路854是從主機介面2〇6中接收到 號以識別資料傳輸介面Ul0的類型。 具體來說，由於記憶體管理電路814會使用上述平行 模式(parallel mode)與交錯模式(inteHeave m〇de)來存取= 憶體模組1〇6 ’以提升存取的速度。然❿，資料傳榦入面 1110所能提供的電源可能會不足，而造成寫人失^ 如，在同時使用平行模式（parallel m〇de)與交錯模 (interleave mode)時’記憶體模，组1〇6的所有記憶體:曰曰粒 能會同時地運作。然而，倘若資料傳輸介面niG所能 的電源不足以讓記憶體模組的所有記憶體晶粒地 運作時’記憶體管理電％ 814寫入至記憶體模組1〇 料就可能會發生錯誤。 貝 在第三範例實施例中，當資料傳輸介面1110無法提供 足夠之電流時’鎖相迴路862會產生較低的運作頻率，^ 使可複寫式非揮發性記憶體控制器804與記憶體模組 能夠穩^地運作。具體來說，由於電流為某—單位 通過的電荷量(即，I=Q/T)，因此，電流與頻率成正比。而 31 201128397 PSPD-2010-0022 33319-ltwf.doc/t 電流是與功率成正比’因此可推知頻率與功率成正比。基 此，使用較低頻率運作下，是較為省電。 例如’如上所述，在資料傳輸介面lu〇為符合usb3 〇 規格的例子中’資料傳輸介面U1G可提供9⑻毫安典的電 源。因此，在第三範例實施财，電源管理電路854的鎖 相迴路862會產生第一運作頻率(例如，125 MHz)，以供可 複寫式非揮發性記憶體控制器δ〇續記憶體模組1〇6來使 用0 例如’在資料傳輸介面111〇為符合USB 2 〇規格的例 子中，資料傳輸介面1110僅可提供500毫安培的電源。因 此，在第三範例實施例中，電源管理電路854的鎖相迴路 862會產生第二運作頻率(例如，6〇 MHz)，以供可複寫式 非揮發性§己憶體控制器8〇4與記憶體模組ι〇6來使用。在 此，使可複寫式非揮發性記憶體控制器8〇4與記憶體模組 106在第二運作頻率下運轉的模式稱為第二省電模式。 基此，無論資料傳輸介面1110為符合USB 2.0規格或 USB 3.0規格’可複寫式非揮發性記憶體控制器8〇4與記 憶體模組106皆能夠穩定地運作。 圖10疋根據本發明第三範例實施例所繪示的資料耷 入的流程圖。 請參照圖10,當可複寫式非揮發性記憶體儲存裝置 800耦接至主機系統1〇〇〇時，在步驟S9〇1中，可複寫式 非揮發性記憶體控制器1〇4的電源管理電路854會從主機 介面206中接收到偵測訊號以識別資料傳輸介面1110的類 32 201128397 PSPD-2010-0022 33319-ltwf.doc/t 型。 然後，在步驟S903中，電源管理電路⑽ 料傳輸介面1110是否為相容於泸豹 會貝 介面(例如，_.〇)。〜夠提供㈣電源的第一 倘^^輸介面⑽為相容於能夠提供足夠電源 =第-，丨面(例如’ USB 3.0)時，則在步驟S9
=62會產生第-運作頻率給記憶體管理電路二 =體^組廳。織，在步驟_7中，記憶體管理電路 # θ在第—運作頻率下將主機系統欲寫人的資料寫入至 屺憶體模組106。 倘料料龍介面1110為不相容於能夠提供足夠電 =的第-介面（即’資料傳輸介自1110為相容於不能夠提 /、足夠電源的第一介面(例如，USB 2·0))時，則在步驟S909 中，鎖相迴路862會產生第二運作頻率給記憶體管理電路 814與記憶體模組1〇6。然後，在步驟S9U中，記憶體管 理電路814會在第二運作頻率下將主機系統欲寫入的資料 寫入至記憶體模組106。 綜上所述，本發明範例實施例的資料寫入方法是根據 主機系統的資料傳輸介面的類型來使用一般模式或省電模 式來寫入資料。基此，可在資料傳輸介面無法提供足夠電 源、時限制同時作動之記憶體晶粒的數目，由此避免在使用 平行模式與交錯模式提升資料寫入速度的狀態下可能造成 之系統不穩定。 雖然本發明已以實施例揭露如上，然其並非用以限定 33 201128397 PSPD-2010-0022 33319-ltwf.doc/t 本發明，任何所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍内，當可作些許之更動與潤飾，故本 發明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1疋根據本發明範例實施例所繪示的資料寫入的概 要流程圖。 圖2A是根據本發明第一範例實施例繪示使用可複寫 式非揮發性記憶體儲存裝置的主機系統。 圖2B是根據本發明範例實施例所繪示的電腦、輸入/ 輸出褒置與可複寫式非揮發性記憶體儲存裝置的示意圖。 圖2C是根據本發明另一範例實施例所繪示的主機系 統與可複寫式非揮發性記憶體儲存裝置的示意圖。 圖3是繪示圖2A所示的可複寫式非揮發性記憶體儲 存裝置的概要方塊圖。 圖4是根據本發明第一範例實施例所繪示的可複寫式 非揮發性記憶體控制器的概要方塊圖。 圖5是根據本發明第一範例實施例所繪示的記錄處於 傳輸狀態之記憶體晶粒的流程圖。 圖6是根據本發明第一範例實施例所繪示的記錄處於 忙碌狀態之記憶體晶粒的流程圖。 圖7是根據本發明第一範例實施例所繪示在省電模式 中的資料寫入的流程圖。 圖8是根據本發明第二範例實施例所繪示的資料寫入 34 201128397 PSPD-2010-0022 33319-ltwf.doc/t 的流程圖。 圖9是根據本發明第三範例實施例所繪示的可複寫式 非揮發性記憶體儲存裝置的概要方塊圖。 圖10是根據本發明第三範例實施例所繪示的資料寫 入的流程圖。 【主要元件符號說明】 0 1000:主機系統 1100 :電腦 1102 :微處理器 1104 :隨機存取記憶體 1106 :輸入/輸出裝置 1108:系統匯流排 1110 :資料傳輸介面 1202 :滑鼠 1204 :鍵盤 Φ 1206 :顯示器 1208 :印表機 1212:隨身碟 1214 :記憶卡 1216 :固態硬碟 1310 :數位相機 1312 : SD 卡 1314 : MMC 卡 35 201128397 PSPD-2010-0022 33319-ltwf.doc/t 1316 :記憶棒 1318 : CF 卡 1320 :嵌入式儲存裝置 100 :可複寫式非揮發性記憶體儲存裝置 102:連接器 t 104 :可複寫式非揮發性記憶體控制器 106 :記憶體模組 ° 200-0〜200-7 :記憶體單元 210-0〜210-15 :記憶體晶粒 220-1〜220-7:資料輸入/輸出匯流排 204 :記憶體管理電路 206 :主機介面 208 :可複寫式非揮發性記憶體介面 252 :緩衝記憶體 254 :電源管理電路 256:錯誤校正電路 400、500 :程序 S401、S403、S405 :傳輸狀態清單新增任務的步驟 S407、S409、S411、S413 ·傳輸狀態清單移除任務的 步驟 S501、S503、S505 :忙碌狀態清單新增任務的步驟 S507、S509、S511、S513 :忙碌狀態清單移除任務的 步驟 S601、S603、S605、S607、S609 :資料寫入的步驟 36 201128397 PSPD-2010-0022 33319-ltwf.doc/t S701、S703、S705、S707 :資料寫入的步驟 800 :可複寫式非揮發性記憶體儲存裝置 804 :可複寫式非揮發性記憶體控制器 814 :記憶體管理電路 854 :電源管理電路 862 :鎖相迴路 S901、S903、S905、S907、S909 :資料寫入的步驟
37
Claims (1)
- 201128397 PSPD-2010-0022 33319-ltwf.doc/t 七、申請專利範圍： 1. 一種資料寫入方法，用於將來自於一主機系統的資 料寫入至一可複寫式非揮發性記憶體儲存裝置的多個記憶 體晶粒中，其中該可複寫式非揮發性記憶體儲存裝置的一 主機介面耦接至該主機系統的一資料傳輸介面，該資料寫 入方法包括： 依據一資訊判斷該資料傳輸介面是相容於一第一介 面規格或一第二介面規格； 當該資料傳輸介面相容於該第一介面規格時使用一 一般模式將該資料寫入至該些記憶體晶粒中，其中在該一 般模式中該些記憶體晶粒之中同時被作動的記憶體晶粒的 數目不大於一第一數量並且該些記憶體晶粒是作動在一第 一運作頻率中；以及 當該資料傳輸介面相容於該第二介面規格時使用一 第一省電模式或一第二省電模式來將該資料寫入至該些記 憶體晶粒中， 其中在該第一省電模式中該些記憶體晶粒之中同時 被作動的記憶體晶粒的數目不大於一第二數量，其中該第 二數量小於該第一數量， 其中在該第二省電模式中該些記憶體晶粒是作動在 一第二運作頻率中，其中該第二運作頻率小於該第一運作 頻率。 2. 如申請專利範圍第1項所述之資料寫入方法，更包 括： 38 201128397 PSPD-2010-0022 33319-1 twf.doc/t 從該主機介面中接收一 . •a,l'、°凡就以獲得該資訊或者 測㈣貝枓傳輸"面的—傳輸速度以獲得該資訊。 3甘：申明專利範圍第1項所述之資料寫入方法， …一般模式將該資料寫入至該些記憶體晶 粒中的V驟包括.使用-交錯寫人模式將該資料寫入至該 些記憶體晶粒中， 其中使用該第—省龍式將該倾寫人至該些記憶體晶粒中的步驟包括··不使贱交錯寫人模式㈣資料寫 入至該些記憶體晶粒中。 4.如申凊專利範圍第1項所述之資料寫入方法，其中 該第一介面規格為一通用序列匯流排版本3〇規格 (Universal Serial Bus Revision 3.0 Specification)，並且該第 二介面規格為一通用序列匯流排版本2.0規格(Universal Serial Bus Revision 2,0 Specification)。 5_如申請專利範圍第1項所述之資料寫入方法，其中 使用该第一省電模式將該資料寫入至該些記憶體晶粒中的 步驟包括： 記錄該些記憶體晶粒之中處於一忙碌狀態的記憶體 晶粒的數目； 記錄該些記憶體晶粒之中處於一傳輸狀態的記憶體 晶粒的數目； 判斷處於該忙碌狀態的該些記憶體晶粒的數目和處 於該傳輸狀態的該些記憶體晶粒的數目的一總和是否小於 一預設門檻值；以及 39 201128397 PSPD-2010-0022 33319-ltwf.doc/t ㈣態的該些記憶體晶粒的數目和處於 的該些記憶體晶粒的數目的該總和小於該預設 2值時將該資料寫人至該些記憶體晶粒的其中之一，其 雜:該> 料的Z憶H晶粒非處於該忙碌狀態或該傳輸狀 6.如申請專利範圍第5項所述之資料寫入方法， ，中記錄該些記憶體晶粒之中處於該忙碌狀態的記 憶體晶粒的數目的步驟包括： 監控對應每一該些記憶體晶粒的一間置-忙碌訊 號； 當對應該些記憶體晶粒之中的其中一個記憶體 晶粒的閒置_忙碌訊號從一間置狀態變為該忙碌狀態 時’在一忙碌狀態清單中加入該其中一個記憶體晶 粒； , 當對應該其中一個記憶體晶粒的閒置-忙碌訊號 從該忙碌狀態變為該閒置狀態時，在該忙碌狀態清單 中移除該其中一個記憶體晶粒；以及 依據該忙碌狀態清單計算該些記憶體晶粒之中 處於該忙碌狀態的記憶體晶粒的數目， 其中記錄該些記憶體晶粒之中處於該傳輸狀態的記 憶體晶粒的數目的步驟包括： 監控對應每一該些記憶體晶粒的一待命-傳輸訊 號； 虽對應該些記憶體晶粒之中的其中一個記憶體 201128397 PSPD-2010-0022 33319-ltwf.doc/t 晶粒的待命-傳輸訊號從一待命狀態變為該傳輸狀態 時，在一傳輸狀態清單中加入該其中一個記憶體晶 粒； 當對應該其中一個記憶體晶粒的待命-傳輸訊號 從該傳輸狀態變為該待命狀態時，在該傳輸狀態清單 中移除該其中一個記憶體晶粒；以及 依據該傳輸狀態清單計算該些記憶體晶粒之中 處於該傳輸狀態的記憶體晶粒的數目。 7. —種可複寫式非揮發性記憶體控制器，用於將來自 於一主機系統的資料寫入至多個記憶體晶粒中，該可複寫 式非揮發性記憶體控制器包括： 一主機介面，用以耦接至該主機系統的一資料傳輸介 面； 一可複寫式非揮發性記憶體介面，用以耦接至該些記 憶體晶粒；以及 一記憶體管理電路，耦接至該主機介面與該可複寫式 非揮發性記憶體介面，其中該記憶體管理電路用以依據一 資訊判斷該資料傳輸介面是相容於一第一介面規格或一第 二介面規格， 其中當該資料傳輸介面相容於該第一介面規格時，該 記憶體管理電路用以使用一一般模式將該資料寫入至該些 記憶體晶粒中*其中在該'一般模式中該些記憶體晶粒之中 同時被作動的記憶體晶粒的數目不大於一第一數量， 其中當該資料傳輸介面相容於該第二介面規格時，該 41 10-0022 33319-1 twf.doc/t 201128397 δ己憶體官理電路用以使用一第 該些記憶體晶粒中，其中在該第料寫入至 ^粒之中同時被作動的記憶體晶粒的數二大^憶: 1，其中該第二數量小於該第—數量。 、第一數 8.如申請專利範圍帛7項所述 Π控制器，其中該記憶體管理電路從 傳^賴或麵#該_傳輸介面的一 傳輸速度以獲得該資訊。 記憶專職鮮7項所収可複寫式非揮發性 宫入ίΓ在該―般模式中’該記龍管理電路使用—交錯 .、’、、式將_資料寫人至該些記憶體晶粒中， a 在該第—省賴式中，該記㈣管理電路不使用 Μ父錯寫人模式將該資料寫人⑽些記鐘晶粒中。吏 晶 ^料·圍第7销叙可複料非揮發性 其中在該第一省電模式中，該記憶體管理 二用以咖些記憶體晶粒之中處於一忙碌狀態的記憶 a曰;立的數目，記錄該些記憶體晶粒之中處於一傳 =憶體晶粒的數目，判斷處於該忙碌狀態的該些 ::的，目和處於該傳輸狀態的該些記憶體晶粒的數目的 ^和是否小於一預設門檻值’以及當處於該忙碌狀態的 二二记憶體晶粒的數目和處於該傳輸狀態的該些記憶體晶 粒的數目的該總和小於該預設門檻值時，將該資料寫入至 該些S己憶體晶粒的其中之一，其中寫入該資料的記憶體 42 201128397 PSPD-2010-0022 33319-ltwf.doc/t 粒非處於該忙碌狀態或該傳輸狀態。 如申請專利範圍第ίο項所述之可複寫式非揮發 性記憶體控制器，其中該記憶體管理電路更用以監控對應 每一該些記憶體晶粒的一閒置-忙碌訊號， 其中當對應該些記憶體晶粒之中的其中一個記憶體 晶粒的閒置-忙碌訊號從一閒置狀態變為該忙碡狀態時，該S己憶體管理電路更用以在一忙碌狀態清單中加入該其中— 個記憶體晶粒， 其中當對應該其中一個記憶體晶粒的閒置_忙碌訊號 從該忙碌狀態變為該閒置狀態時，該記憶體管理電路更用 以在該忙碌狀態清單中移除該其中一個記憶體晶粒， 其中該記憶體管理電路更用以依據該忙碌狀綠清單 ，算該些記憶體晶粒之中處於該忙碌狀態的記憶體晶 數目’監控對絲—該些記憶體晶粒的—待命.傳輸訊號， 曰其中當對應該些記憶體晶粒之中的其中—個記 命-傳輸訊號從一待命狀態變為該傳輪狀態時:該 6己憶體&理電路更用以在—傳輪狀 f 個記憶體晶粒， T刀人4其中一 其中當對應該其中-個記憶體晶粒的待命 從該傳輸狀態變為該待命狀態時 h、 以在該傳輸狀態清單中移除該Li個己=二4電路更用 其中該記憶體管理電路更用以依據J值二’以及 計算該些記憶體晶粒巾處 =樣態清單 數目。 轉輸狀_記憶體晶_ 43 201128397 r5ru-/ulO-〇〇22 33319-ltwf.doc/t 12. —種可複寫式非揮發性記憶體儲存系統，包括. 連接器，柄接至一主機系統的一資料傳於八. 一記憶體模組，具有多個記憶體晶粒；以， 一可複寫式非揮發性記憶體控制器，耦接至該 模組與該連接器’用以依據—#訊判斷該 曰豆 相容於一第—介面規格或-第二介面規格， |面疋 、其中當該資料傳輸介面相容於該第—介面規該 可複寫式非揮發性記憶體控制器更用以使用二 該資料寫人至該些記憶體晶粒中，其中在該—般模式^該 些記憶體晶粒之巾同時被作動的記㈣晶粒的數目不大^ 一第一數量， ； —其中當該資料傳輸介面相容於該第二介面規格時，該 可複寫式非揮發性記憶體控制器更用以使用一第一省電^ 式將該資料寫人至該些記憶體晶粒巾，其中在該第—省電 模式中Α些Α憶體晶粒之巾同時被作動的記憶體晶粒的數 目不大於一第二數量， 其中該第二數量小於該第一數量。 13. 如申請專利範圍第12項所述之可複寫式非揮發 巧記憶體儲存系統，其中該可複寫式轉發性記憶體控制 器=該主機介財接收—偵測減以獲得該資訊或者測量 胃冑介面的—傳輸速度讀得該資訊。 14. 如申請專利範圍第12項所述之可複寫式非揮發 性§己憶體儲存系統， 其中在該一般模式中該可複寫式非揮發性記憶體控 201128397 PSPD-2010-0022 33319-ltwf.doc/t Ϊ器使用—交錯寫人模式將該資料寫人至該些記憶體晶粒 其中在該第一省電模式中該可 體控制器不使職交錯寫人模式將料;^記憶 體晶粒中。 負抖寫入至该些記憶 自於二主機=ί;1Γ發性記憶體控制器，用於將來 曰π主機系統的身料寫入至多個記冬 寫式非揮發性記憶體控制H包括：M Ba/，〜可複 面；—主機介面’用以叙接至該主機系統的—資料傳輸介 憶體H複寫式鱗發性記賴介面，用以域至該些記 一電源管理電路，具有一鎖相迴路；以及 一記憶體管理電路，_至該 非揮發性記憶體介面與該電源管理電柯複寫式 輸介用以依據—資訊判斷該資料傳 才二谷於-第面規格或—第二介面規格， 鎖相迴路:ίΐΓΤ"面相容於該第一介面規格時，該 電路邀兮第一運作頻率以提供給該記憶體管理 運作晶粒，並且該記憶體管理電路在該第— 龙下將該資料寫入至該些記憶體晶粒中， 鎖柄迴::=料傳輸介面相容於該第二介面規格時，該 電路斑兮1產生一第二運作頻率以提供給該記憶體管理 亥些記憶體晶粒，並且該記憶體管理電路在該第二 45 201128397 PSPD-2010-0022 33319-ltwf.doc/t 運作頻率下將該資料寫入至該些記憶體晶粒中。 16. 如申請專利範圍第15項所述之可複寫式非揮發 性記憶體控制器’其中該電源管理電路從該主機介面中接 收一偵測訊號以獲得該資訊。 17. 如申請專利範圍第15項所述之可複寫式非揮發 性δ己憶體控制器，其中該第一介面規格為一通用序列匯流 排版本 3.0 規格（Universal Serial Bus Revision 3.0 Specification)，並且該第二介面規格為一通用序列匯流排 版本 2.0 規格（Universal Serial Bus Revision 2.0 Specification) ° 18. —種可複寫式非揮發性記憶體儲存系統，包括： 一連接器，耦接至一主機系統； 一記憶體模組，具有多個記憶體晶粒；以及 一可複寫式非揮發性記，It體㈣H，_至該記憶體 模組’其巾該可複寫式非揮發性記鍾控制㈣以依據一 資訊判斷該㈣傳輸介面是相容於—第—介面規 二介面梘棬， ”中當該資料傳輸介面相容於該第—介面規格時，該 可複寫式非揮發性記龍控制H用以產生—第—運 以提供該些記憶體輸，並且在該第— 料寫入至該些記憶體晶粒中， m3貝 τ 傳輸介面相容於該第二介面規格時，該 可，寫式非揮發性記憶體控制器用以產生—第二運作頻率 以提供給能憶麵組，並且在糾二運麵率下將該資 46 201128397 PSPD-2010-0022 33319-1 twf.doc/t 料寫入至该些記憶體晶粒中，其中該第二運作頻率小於談 第一運作頻率。 、 19. 如申請專利範圍第18項所述之可複寫式非揮發 性記憶體儲存系統，其中該可複寫式非揮發性記憶體控^ 器從該資料傳輸介面中獲取一侧訊號以獲得該資訊。 20. 如申請專利範圍第18項所述之可複寫式非揮發 性記憶體儲存系統，其中該第一介面規格為一通用序列匯 鲁 流排版本 3.0 規格（Universal Serial Bus Revision 3 〇 Specification)，並且該第二介面規格為一通用序列匯流排 版本 2.0 規格（Universal Serial Bus Revisi〇n 2 〇 Specification) ° 47
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99141041A TWI467382B (zh) | 2010-02-12 | 2010-11-26 | 用於非揮發性記憶體的資料寫入方法及其控制器與儲存系統 |
| US13/034,686 US8595523B2 (en) | 2010-02-12 | 2011-02-24 | Data writing method for non-volatile memory, and controller and storage system using the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99104816 | 2010-02-12 | ||
| TW99141041A TWI467382B (zh) | 2010-02-12 | 2010-11-26 | 用於非揮發性記憶體的資料寫入方法及其控制器與儲存系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201128397A true TW201128397A (en) | 2011-08-16 |
| TWI467382B TWI467382B (zh) | 2015-01-01 |
Family
ID=44370420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99141041A TWI467382B (zh) | 2010-02-12 | 2010-11-26 | 用於非揮發性記憶體的資料寫入方法及其控制器與儲存系統 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US8266334B2 (zh) |
| TW (1) | TWI467382B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103019970A (zh) * | 2011-09-21 | 2013-04-03 | 株式会社东芝 | 存储装置及其控制方法 |
| TWI550406B (zh) * | 2013-09-26 | 2016-09-21 | 英特爾公司 | 於持續性記憶體中之資料儲存的技術 |
| US9626114B2 (en) | 2013-02-07 | 2017-04-18 | Apple Inc. | Monitoring of excessive write operations issued to a non-volatile memory |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8427891B2 (en) * | 2007-04-17 | 2013-04-23 | Rambus Inc. | Hybrid volatile and non-volatile memory device with a shared interface circuit |
| US8595523B2 (en) * | 2010-02-12 | 2013-11-26 | Phison Electronics Corp. | Data writing method for non-volatile memory, and controller and storage system using the same |
| US8266334B2 (en) | 2010-02-12 | 2012-09-11 | Phison Electronics Corp. | Data writing method for non-volatile memory, and controller and storage system using the same |
| CN103853666B (zh) * | 2012-12-04 | 2016-12-21 | 群联电子股份有限公司 | 存储器、其存储控制器与数据写入方法 |
| CN104423888B (zh) * | 2013-08-23 | 2017-10-03 | 群联电子股份有限公司 | 数据写入方法、存储器控制电路单元与存储器存储装置 |
| US9218283B2 (en) * | 2013-12-02 | 2015-12-22 | Sandisk Technologies Inc. | Multi-die write management |
| TWI498732B (zh) * | 2014-02-20 | 2015-09-01 | Phison Electronics Corp | 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置 |
| US9507704B2 (en) * | 2014-06-13 | 2016-11-29 | Sandisk Technologies Llc | Storage module and method for determining ready/busy status of a plurality of memory dies |
| US9870153B2 (en) * | 2014-12-29 | 2018-01-16 | Sandisk Technologies Llc | Non-volatile memory systems utilizing storage address tables |
| US11593262B1 (en) * | 2018-04-25 | 2023-02-28 | Seagate Technology Llc | Garbage collection command scheduling |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619471A (en) * | 1995-06-06 | 1997-04-08 | Apple Computer, Inc. | Memory controller for both interleaved and non-interleaved memory |
| US8341332B2 (en) * | 2003-12-02 | 2012-12-25 | Super Talent Electronics, Inc. | Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices |
| US6622252B1 (en) | 2000-04-12 | 2003-09-16 | International Business Machines Corporation | Data storage device having selectable performance modes for use in dual powered portable devices |
| JP2002343012A (ja) * | 2001-05-18 | 2002-11-29 | Sanyo Electric Co Ltd | ディスクドライブ装置 |
| US6944717B2 (en) * | 2001-07-27 | 2005-09-13 | Fujitsu Limited | Cache buffer control apparatus and method using counters to determine status of cache buffer memory cells for writing and reading data therefrom |
| JP2005316593A (ja) | 2004-04-27 | 2005-11-10 | Sony Corp | 電力制御装置及び電力制御方法 |
| US7606947B2 (en) * | 2004-09-07 | 2009-10-20 | Industrial Technology Research Institute | Removable electronic device and method thereof |
| JP4309421B2 (ja) * | 2006-12-25 | 2009-08-05 | エルピーダメモリ株式会社 | 半導体記憶装置とその書き込み制御方法 |
| US8266456B2 (en) * | 2007-10-15 | 2012-09-11 | Apple Inc. | Supplying remaining available current to port in excess of bus standard limit |
| US8205209B2 (en) * | 2008-03-18 | 2012-06-19 | International Business Machines Corporation | Selecting a number of processing resources to run an application effectively while saving power |
| KR101517185B1 (ko) * | 2008-04-15 | 2015-05-04 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| US8266334B2 (en) | 2010-02-12 | 2012-09-11 | Phison Electronics Corp. | Data writing method for non-volatile memory, and controller and storage system using the same |
-
2010
- 2010-04-21 US US12/764,583 patent/US8266334B2/en active Active
- 2010-11-26 TW TW99141041A patent/TWI467382B/zh active
-
2012
- 2012-05-22 US US13/477,813 patent/US8706948B2/en active Active
- 2012-06-27 US US13/534,557 patent/US8606970B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103019970A (zh) * | 2011-09-21 | 2013-04-03 | 株式会社东芝 | 存储装置及其控制方法 |
| US8843696B2 (en) | 2011-09-21 | 2014-09-23 | Kabushiki Kaisha Toshiba | Memory device and method of controlling the same |
| TWI463317B (zh) * | 2011-09-21 | 2014-12-01 | Toshiba Kk | Memory device and control method thereof |
| US9626114B2 (en) | 2013-02-07 | 2017-04-18 | Apple Inc. | Monitoring of excessive write operations issued to a non-volatile memory |
| TWI550406B (zh) * | 2013-09-26 | 2016-09-21 | 英特爾公司 | 於持續性記憶體中之資料儲存的技術 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110202690A1 (en) | 2011-08-18 |
| US20120233388A1 (en) | 2012-09-13 |
| US20120265905A1 (en) | 2012-10-18 |
| US8266334B2 (en) | 2012-09-11 |
| US8706948B2 (en) | 2014-04-22 |
| TWI467382B (zh) | 2015-01-01 |
| US8606970B2 (en) | 2013-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201128397A (en) | Data writing method for non-volatile memory and controller and storage system using the same | |
| CN102193747B (zh) | 数据写入方法、可复写式非易失性存储器控制器及系统 | |
| TWI460593B (zh) | 具有無線功能之固態碟 | |
| CN103699202B (zh) | 具有根据数据业务控制供电能力的片上系统及其操作方法 | |
| CN107533509A (zh) | 存储器设备特定的自刷新进入和退出 | |
| US9110787B2 (en) | Initiating memory wear leveling | |
| CN109313617A (zh) | 负载减少的非易失性存储器接口 | |
| CN107924697A (zh) | 具有隐式刷新和外部刷新的混合刷新 | |
| US8595523B2 (en) | Data writing method for non-volatile memory, and controller and storage system using the same | |
| CN104571933B (zh) | 具固态储存元件的电子装置及其相关控制方法 | |
| KR20140102771A (ko) | 전류 스파이크를 제한하기 위한 동작들의 제어 및 시차를 둔 실행 | |
| TWI508099B (zh) | 工作時脈切換方法、記憶體控制器與記憶體儲存裝置 | |
| CN101010668A (zh) | 基于易失性存储的掉电恢复机制 | |
| US20240184467A1 (en) | Memory devices with multiple sets of latencies and methods for operating the same | |
| CN106020721A (zh) | 存储器装置及其节能控制方法 | |
| KR20160122631A (ko) | 명령들의 비순차적 실행을 개선한 메모리 시스템들과 상기 메모리 시스템들을 동작하는 방법 | |
| KR101221265B1 (ko) | 구성가능 입력/출력 포트를 구비한 메모리 모듈 | |
| JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
| CN112578895A (zh) | 降低非易失性存储器中的由于待机泄漏电流引起的功耗 | |
| US10216421B2 (en) | Method of operating storage device using serial interface and method of operating data processing system including the same | |
| WO2015165055A1 (zh) | 存储数据的方法、内存控制器和中央处理器 | |
| TWI688864B (zh) | 儲存設備及儲存方法 | |
| US20160210072A1 (en) | Controller and memory system | |
| CN118642646A (zh) | 存储装置、存储装置的操作方法以及主机装置的操作方法 | |
| CN103985403B (zh) | 工作时钟切换方法、存储器控制器与存储器存储装置 |