200915574 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種顯示裝置，特別是有關於一種 低溫多晶矽薄膜電晶體液晶顯示裝置及其製作方法。 【先前技術】 一般而言’薄膜電晶體（thin film transistor; TFT)可 以分為非晶矽（amorphous)薄膜電晶體及多晶石夕 (polysilcion)薄膜電晶體。多晶矽薄電晶體係使用低溫多 晶矽（low-temperature polysilicon; LTPS)技術製作，且與 非晶石夕（a-Si)技術所製作的非晶石夕薄膜電晶體十分的不 同。低溫多晶石夕（LTPS)電晶體具有較大的電子遷移率 (electron mobility)(>20 cm2/Vsec)，因此，LTps 電晶體具 有相對較佳的尺寸、較大的開孔率（aperture rati〇)及較低 的功率消耗(power ratmg)。此外，低溫多晶矽製程可在 同一基板同時製作驅動電路及薄膜電晶體，使得可增顯 示面板的可靠性⑽iabmty) ’及降低顯示面板的製彳^ 本。 然而’傳統之低溫多晶秒驅動電路及薄膜電 製作’需要8道或9道光罩’使得需花費較高 ： 本。此外’較多的光罩數也導致較長的製作時間 的製作良率。 民 晶石夕製 因此，亟需一種具有較少光罩數之低溫多 程，以降低製作成本。 0773-A33387TWF;P2007053 5 200915574 【發明内容】 有鑑於此，本發明一實施例係提供一種影像顯示系 統，包含·一 低溫多晶矽（1〇w_temperature 如ic〇n; LTPS)驅動電路及薄膜電晶體伸沁打如的如以叫 TFT)。此驅動電路及薄膜電晶體，包含··一基板；一主 動層，形成於該基板上；一閘極絕緣層，覆蓋該第一主 動層，’I電層，位於該閘極絕緣層上，且該介電層具有 + I伸°卩，以及一閘極電極，形成於該介電層上，且暴 露該延伸部；—包含有—上下電極的儲存電容，形成: 基板上；—躺孔，形成於間極絕緣層之巾，且此接觸 =暴：下電極與主動層鄰接的區域。上述影像顯示系 速=含複數個導線及—晝素電極，其中導線係電性 上，以電性連接曰素電極形成於基板 _ + '甩日日體上述）丨電層的延伸部可降 低薄膜電晶體的關閉電流(I〇ff)。 本發明另一實施例係提供— 方法，包含提供_低、、☆種办像#不系統的製作 此低㈤多低，血夕日日矽驅動電路及薄膜電晶體。 含：提供-基板，·形成一第―乍方法，包 該基板上；進行_ ρ+Μ㈣動層及—第二主動層於 該第二主動層之巾^ ^㈣成—源/汲極區域於 第-主動声?成—具有-延伸部的介電層於該 極電極==成—第—間極電極及-第二閉 口次矛主動層與該篦__ 茨弟―主動層上方；以及進行 〇773-A33387TWF;P2〇〇7〇53 200915574 :N+#雜製程’以同時形成—輕摻雜源/汲極區域及一源 Λ及極區域於該第—主動層之中。上述影像顯示系統的製 作方法’更包含形成複數個導線於該基板上，以電性連 接該驅動電路與該薄膜電日日日體；以及形成-晝素電極於 该基板上，且電性連接該薄膜電晶體。上述形成具有延 伸部之介電層與第—及第二雜電極的方式，包含沈積 -介電層及一金屬層，接著，圖案化金屬層，以同時形 成第一、第二間極電極及具有延伸部之介電層。 由於上述介電層的延伸部可與閘極電極同時形成， 而不需額外使用光罩，因此，可減少製程的光罩數。再 ^ ’上述_電極以及介電層的延伸部可作為遮罩，使 付可全面性地進行Ν+摻雜製程’而不需要额外的光罩， 且可於一次摻雜步驟同時形成輕摻雜源/汲極區域及源/ 〉及極區域°據此’本發明實施例之影像顯示系統的製作 方法，可減少光罩數，進而降低製作成本。 、、本發明y實施例係提供—種影像顯示系統的製作 方法’包含提供-低溫多晶⑪驅動電路及薄 此低溫多晶矽驅動電路及薄膜電晶體的製作方法，勺 含··提供-基板；形成一第一主動層及 動二 兮I 4c I· w , π —王動層於 Μ土板上，形成—具有一延伸部的介電層於該第一主 層上方，分別形成—第一一— 該第-主動層與該第二主動及以二:閘㈣ 制仿 勒膺上万，以及進仃—Ν+摻雜 於5亥第一主動層之中；進行一 Ρ+摻雜製程，以形成 :二：輕摻雜源/汲極區域及，極區域 源/ 0773-A33387TWF;P2007053 7 200915574 汲極區域於該第二主動層 伸部之介電f ㈣1料成具有延 一介電界：曰一及弟二閉極電極的方式，包含沈積 成二=-金屬層，接著，圖案化金屬層，以同時形 德顧-备 開極電極及具有延伸部之介電層。上述影 ’’Ί統的製作方法’更包含形成複數個導線於該基 板上，以電性連接該驅動電路與該薄膜電晶體；以及ς 成旦素電極於該基板上，且電性連接該薄膜電晶體。 【實施方式】 接下來，將詳細說明本發明之具體實施例及其製作 的方法°然而’可以了解的是’本發明提供許多可實施 於廣泛多樣之應用領域的發明概念。用來說明的實施 例，僅是湘本發明概念之具體實施方式的說明，並不 限制本發明的範圍。 本發明係以低溫多晶矽（LTPS)驅動電路及薄膜電晶 體(TFT)的實施例作為說明。然而，本發明的概念當然也 可以=來製作其它積體電路。第1A_m圖係顯示根據本 表月第貝細例之製作一種低溫多晶石夕驅動電路及薄膜 電aa體的σ彳面圖。苐2A-2G圖係顯示根據本發明第二實 把例之製作一種低溫多晶石夕驅動電路的剖面圖。 如第1Α圖所不，提供一上方形成有一緩衝層（buffer layer)l〇2的基板100，且此基板1〇〇可以劃分為一驅動 區域（driving area) 1 〇4 及一晝素區域(pixd area) 1 〇6。在一 貝％例中，上述基板100可以是玻璃、塑夥或其它合適 0773-A33387TWF;P2007053 8 200915574 的透明基材。 接著 $ 成半^Γ 體層（semiconductor layer) 108 於 基板100上方。在-實施例中，形成半導體層⑽的方 式’可以是藉由例如是仆 γ · &化學现相沈積（chemical vapor deposition·，CVD)法，冰往 L 積〜非晶；δ夕層（amorphous silicon layer)於上述基板100上古 t方’接著，進行一準分子雷射退 火（， her annealmg; ela)處理，使得此非晶石夕層 可結晶成為-多晶矽層(p〇lysiHc〇nlayer)。 如第1B圖所示，_电 ， 圖案化上述半導體層108,接著， 進行一摻雜製程，以形成士壬, n 双主動詹（active layer) 112、主動 層114及已推雜之半違_顺p 等祖層 115(doped semiconductor 106之部分已摻雜半導體層 電晶體（TFT)的主動層。在一實 施例中，上述摻雜製程士 〜 ,..^ 也可以在圖案化半導體層步驟之 前進行。 layer)。此外，位於晝 115也可作為後續之薄膜 ' 仅1中’也可以在進行沈積非晶矽層 時，同時進行摻雜製程，蚀& 然後，再進行雷射退火非晶矽 層，使其轉化為多晶矽饴 ^ Μ I ’再圖案化此多晶破層。上述 摻雜製程也可以稱為通道协 、捧雜製程（channel doping)。 如第1C圖所示，推〜 運仃一例如是硼離子的P+摻雜製 程12 2 ’以形成一源/访k τ™ 及極區域（source/drain region) 114b 於主動I 114之中。在〜實施例中，塗佈一光阻材料於 上述基板100上’接著，圖案化此光阻材料，以形成圖 案化光阻層118及12G。在驅動區域1Q4，圖案化光阻層 0773-A33387TWF；P2007053 9 200915574 118係遮蔽主動層112，而圖案化光阻層120係遮蔽部分 的主動層114，以暴露欲摻雜的部分。在晝素區域106， 圖案化光阻層118係遮蔽部分已摻雜之半導體層115,以 暴露欲摻雜的部分。接著，進行一摻雜製程122，以形成 源/汲極區域114b及通道區域114a，且在晝素區域106， 形成一儲存電容（storage capacitance)的下電極（low electrode)116。完成上述摻雜製程112後，移除圖案化光 阻層118及120。 如第1D圖所示，依序形成一閘極絕緣層（gate insulation layer)l24及一介電材料層125於上述基板100 上，且覆蓋上述已製作於基板100上的元件。在一實施 例中，上述介電材料層125的材質可以是氮化石夕（silicon nitride)、氮氧化石夕（silicon oxynitride)或其它合適的氛化 材料。而閘極絕緣層124的材質可以是氧化石夕（silicon oxide)。此外，上述介電材料層125的厚度係與後續的 N+摻雜製程的植入能量有關，且較佳之厚度可以是約400 埃（A)，但並不以此為限。 在另一實施例中’也可以先形成閘極絕緣層124、 介電材料層125後，接著，再進行P+摻雜製程，以形成 源/汲極區域114b於主動層114之中。 如第1E圖所示，接著，分別形成閘極電極（gate electrode)130、132及134及上電極136於介電層126、 127、128及129上。在一實施例中，形成例如是鋁/鉬合 金（aluminum/molybdenumalloy)的金屬層於基板 100 上， 0773-A33387TWF;P2007053 10 200915574 接著，形成圖案化光阻層（未顯示）於上述金屬層上，且進 行一過度蝕刻（over etching)製程，同時移除部分金屬層及 部分介電材料層。之後，移除圖案化光阻層，以形成閘 極電極130、132、234及上電極136，以及介電層126、 127 、 128 及 129 。 士 /此外，藉由上述對金屬層的過度蝕刻製程，也可同 守开/成各別具有延伸部（extending portion) 126a、127a及 128a之；丨電層126、127及128，而不需要額外形成遮罩 的步驟。據此，也可以減少製程步驟。在一實施例中， 上述介電層126、127及128之延伸部126a、127a及128a 的長度d較佳可以是介於3〇〇〇埃（A)〜5〇〇〇埃（人)之間。 如第1F圖所示，進行一磷離子的N+摻雜製程138， 以同時形成輕摻雜源/汲極Glght d〇ped drain/s〇urce; ldd) 區域140、144及源/汲極區域142、146。值得注意的是， 由於N+摻雜製程係在形成閘極電極之後進行，使得上述 問極電極130、丨32及134可作為通道區域112a、丨… 及115 a的遮罩。 此外’上述介電層126及128的延伸部126a及128a 也可作為一遮罩，在進rn+摻雜製程時，可減少穿過延 伸部126a及128a的磷離子。因此，在上方覆蓋有延伸 部伽及128a之主動層⑴及U5中的鱗離子濃度會 小於未覆蓋有延伸部126&及128a之主動層112及115 中的兩離子/辰度。據此，依據本發明第一實施例的方式， 可藉由閘極電極及介電層的延伸部作為遮罩，全面性地 0773-A33387TWF；P2〇〇7〇53 11 200915574 ΐ : : 製程，而不需額外形成遮罩的步驟，以同時 凡成輕払雜源/汲極區域及源/汲極區域的製作。 由於，延伸部126^128a可作為遮舉，因此 7雜源/沒極區域140及144的側邊大體上會分 =伸部伽及挪的侧邊。再者，由於介電層的延 “可與間極電極同時形成’而不需要額外的光罩，且 =由已形成之延伸部及閘極電極，其可作為遮罩，可同 時形成輕摻雜源/汲極區域及源/汲區域，亦不需光罩。因 此Μ友據本發明第一實施例所述的方式，可減少至少兩 運光罩數。故，可縮短製作流程及節省成本。 在完成上述步驟後，在驅動區域1〇4會形成一 Ν型 金氧半導體（metal-oxide semic〇nduct〇r; M〇s)元件⑹， f由通道區域U2a、輕摻雜源/汲極區域14〇、源/沒極區 域⑷、、閘極絕緣層124、介電層126及閘極電極13〇所 構成’以及-P型金氧半導體元件164，其由通道區域 H4a '源/汲極區域n4b、閘極絕緣層124、介電層I” 及閘極電極132所構成。同時，在畫素區域1〇6也會形 成-薄膜電晶體166，其由通道區域115 極區域⑷、源/汲極區域146、閘極絕緣層12/雜介^ 28及閘極电極丨34所構成，以及一儲存電容1。 值得一提的是，在上述1^+摻雜製程中，為了可以完 全地遮蔽通道區域114a，P型金氧半導體元件164的間 極乱極132的底部見度較佳係大於其通道區域i j如 的長度L1，使得N+摻雜製程中閘極電極132可完全地遮 0773-A33387TWF；P2〇〇7〇53 12 200915574 敝通道區域U4a。為了上述目的，在通道區域U4a的長 度L1’相似於通道區域112a之長度Li的實施例中，可以 將P型金氧半導體元件164之閘極電極132的底部寬度 L2設計為大於N型金氧半導體元件162之閘極電極 的底邠覓度L2。或者，在閘極電極132的底部寬度L2 相似於閘極電極130之底部寬度L2，的實施例中，也可以 將p型金氧半導體元件164之通道區域u4a的長度u 設計為小於N型金氧半導體元件162之通道區域⑴ 長度L1，。 Η·】口1G圖所不，依序沈積一層間介電層（interlayer nC)148及—保護層（陶i猶職layer)l5G於上述基 板100上’接著，圖案化層間介電層148
=二―,及152。於層間介電層148及 保護们50之中，且暴露源極/没極區域142、114W 在第1G ®巾，在圖案化層間介 ，及〜各接= 及心在-實施例中 =^^_域142、⑽ 導線，⑽及154c，且電性 == 膜電晶體166與驅動區域104的驅動電路 薄 值得-提的是’在畫素區域1Q 的下電極116係摻雜p型參储存笔谷168 源_物係摻㈣型二物而=^ 0773-A33387TWF;P2007053 13 200915574 接面（PN junction)的現象。在一較佳實施例中，可將接觸 孔152c設置於下電極116及源/沒極區域146之相鄰或鄰 接的位置’且將導線154c填充於接觸孔152c之中，以 導出在此所衍生出的電子與電洞。藉此，可避免PN接面 現象的發生。 如第1H圖所示，形成一平坦層156於基板 接著’圖案化此平坦層156，以形成一開口 15 8。之後， 形成一晝素電極（pixel electr〇de) 160於上述平坦層上，且 經由開口 158,電性連接薄膜電晶體166。在一實施例中， 形成例如是銦錫氧化物（1丁〇)的透明導電層於基板1〇〇， 接著，圖案化此透明導電層，以形成晝素電極16〇。 第1H圖顯示根據本發明之第一實施例之低溫多晶 矽驅動電路及薄膜電晶體的剖面圖。請參閱第丨幵圖，在 驅動區域104,顯示一具有N型及p型之金氧半導體元 件162及164的互補式金氧半導體（c〇_eme_y metal-oxide semiconductor; CM0S)元件驅動電路。上述 n 型金氧半導體元件162包含主㈣112、間極絕緣層 ⑶、具有延伸部心之介電層126、閘極電極13〇,盆 中閘極電極！30位於介電層126上，且暴露延伸部n 而，上述p型金氧半導體元件164包含 U4、源_域收的主動層114、閑極絕緣 =極電8 132,其中閘極電極⑴❸底部寬度大於 區域114的長度。 、 請再參閱第1H圖，在晝素區域1〇6，顯示一薄膜電 0773-A33387TWF;P2OO7O53 14 200915574 ^166及一儲存電容】⑽。上述薄膜電晶體166包含主 層、間極、絕緣層124、具有延伸部128a之介電層128、 ::電：134’其中閘極電極134位於介電層}二，且 二：：咖。上述主動層包含有通道區域"5a、輕 物及源/汲極區域146，其中輕換雜源/ 的側邊大體上分別對齊上
to； * 1H.H a $ 11連接相電晶體166及_電路。上 = ;54c經由一接觸孔同時接觸儲存電容 極U6嫌及極區域。再者，一晝素電極16〇電性連接 潯膜電晶體166 ’且對應於儲存電容168。 可寻1主罢意的是’由於介電層的延伸部在摻雜製程中 :二1 ’且介電層的延伸部可與間極電極同時形 ==此，根據本發明第—實施例的方式，可減少製程 的光罩數’進而降低製作成本。此外，上述介電層的延 伸部同時也可以降低薄膜電晶體的關閉電流(I〇ff)。 第2A-2G圖顯示根據本發明第二實施例之製作 低溫多晶料動電路及薄膜電晶體的剖面圖。相較 中，p+摻雜製程係在形成閘極 "極及N+摻雜製程之後進行。因此，相似元件的材質及 =了式可以參閱上述第一實施例的說明，在此並不再 如第2A圖所示，接徂 L …丄、丄 基板200,且此基板2。。‘分：動^^層202的 刀為一驅動區域2〇4及—書素 〇V73-A333S7TWF;P2007053 200915574 區域2〇6。接著，形成主動層208及210，以及已摻雜之 半導體層212於上述基板2〇〇上方。 、，如第2B圖所不，依序形成閘極絕緣層214、介電材 料層216於上述基板上方，且覆蓋上述已製作於基 板200上的元件。接箸，如第2c圖所示，形成間極電極 218 220及222’以及各別具有延伸部226&、228&及 ^介電層226、228及230於基板200上。相似於第—實 %例，首先，沈積一金屬層於介電材料層215上，接著， 形成圖案化光阻材料（未顯示），且進行—過度㈣製程， 以同時形成閘極電極218、22〇及222，以及各別具有延 伸部226a、228a及230a之介電層226、228及23〇，而 不需額外的遮罩步驟。在一實施例中，上述延伸部2心、 228a及230a的長度d較佳可以是介於3〇〇〇埃〜5〇〇〇埃 之間。此外，藉由上述步驟，也會形成一儲存電容於基 板200上，且此儲存電容包含有上電極224及下電極 212b(如第2D圖所示）。由於，介電層的延伸部可與問極 電極同時形成，而不需額外的光罩，因此，也可以減少 製程光罩數，進而節省製作成本。 在第2D圖中’接著，藉由上述閘極電極218、222 及延伸部226a、230a所構成的遮罩，進行一 N+摻雜製 程2 3 2，以同時形成輕摻雜源/汲極區域2 3 4及源/汲極區 域236，以及輕摻雜源/汲極區域238及源/汲極區域24〇， 而不需額外的遮罩步驟。值得注意的是，由於延伸部226a 及230a可作為遮罩，因此，上述輕摻雜源/汲極區域幻4 〇773-A33387TWF;P2007053 16 200915574 及238的侧邊係大體上對齊延伸部226a及230a的侧邊。 如第2E圖所示，進行一 P+摻雜製程244，以形成 源/汲極區域246。在一實施例中，覆蓋一光阻材料，且 圖案化此光阻材料，形成圖案化光阻層242及243，以曝 露欲摻雜的部分。接著，進行P+摻雜製程244，以形成 源/汲極區域246。值得注意的是，由於上述N+摻雜製程 係以全面性地摻雜，因此，在P+摻雜製程時，其掺雜濃 度較佳係大於上述N+摻雜製程時的摻雜濃度，以將原本 為N+的摻雜區域210b轉變為P+的源/汲極區域246。 如第2F圖所示，接著，依序形成一層間介電層248 及一保護層250於基板200上，接著，圖案化上述層間 介電層248及保護層250，以形成接觸孔252a、252b及 252c於層間介電層248及保護層250之中。形成導線 254a、254b及254c於基板200上，且分別延伸於上述接 觸孔252a、252b及252c之中，以電性連接薄膜電晶體 266與包含有N型金氧半導體元件262及P型金氧半導 體元件264的互補式金氧半導體元件驅動電路。值得一 提的是，上述接觸孔252c會暴露源/汲極區域240與下電 極212b鄰接的區域，使得後續形成的導線254c會同時 接觸源/汲極區域240及下電極212b。 如第 2G圖所示，形成一平坦層（overcoating layer)256於基板200上，接著，圖案化此平坦層256， 以形成一開口（〇pening)258。之後，形成一晝素電極260 對應於儲存電容268，且電性連接薄膜電晶體266。 0773-A33387TWF;P2007053 17 200915574 第2G圖顯示根據本發明第二實施例之低溫多晶矽 驅動電路及薄膜電晶體的剖面圖。請參閱第2G圖，在驅 動區域204,顯示一具有N型金氧半導體元件262及P 型金氧半導體元件264的互補式金氧半導體元件驅動電 路。上述N型金氧半導體元件262包含主動層208、閘 極絕緣層214、具有延伸部226a之介電層226、閘極電 極218，其中閘極電極218位於介電層226上，且暴露延 伸部226a。而，P型金氧半導體元件264包含主動層210、 閘極絕緣層214及閘極電極2 2 0。 請再參閱第2G圖，在晝素區域206，顯示一薄膜電 晶體266及一儲存電容268。上述薄膜電晶體266包含具 有通道區域212a、輕摻雜源/汲極區域238及源/汲極區域 240的主動層、閘極絕緣層214、具有延伸部230a之介 電層230及閘極電極222，其中閘極電極222設置於介電 層230上，暴露延伸部230a，且輕掺雜源/没極區域238 的側邊大體上對齊上述延伸部230a的侧邊。而，儲存電 容268係位於基板200上，且包含一上電極224及一下 電極212b。又如第2G圖所示，導線254a、254b及254c 形成於基板100上方，且電性連接薄膜電晶體266及驅 動電路。一畫素電極260對應上述儲存電容268，且電性 連接薄膜電晶體266。值得一提的是，在晝素區域206， 導線254c經由一接觸孔同時接觸儲存電容268之下電極 212b及薄膜電晶體266之源/汲極區域240。 第3圖顯示根據本發明實施例之製作低溫多晶矽驅 0773-A33387TWF;P2007053 18 200915574
動電路及薄膜電晶體的流程圖。在第3圖中，提供一基 板一且形纟1動層於基板上(光罩”’如步驟S5及S10 所不。接著，進行一局部性地p+摻雜製程（光罩2),以形 成P型金氧半導體元件的源/汲極區域，如步驟S15所 Γ形成一間極電極於基板上（光罩3)，如步驟S20所示。 = N+摻雜製程(不需光罩)，以同時形成N ’ ¥ —兀件及薄膜電晶體的輕摻雜源/汲極區域及 ==rs25所示。沈積-保護層於基板上， /、 呆4層，以形成複數個接觸孔（光罩4)，如步 示。形成複數個導線於基板上（光罩5)，以電性 ==及薄膜電晶體，如步驟s35所示。覆蓋一 門口-曰於^上，且圖案化此平坦層（光$ 6),以形成一 带性連1 4〇所示。之後，形成—晝素電極（光罩1)， •生連接㈣電晶體，如步驟％所示。 極區= 丄::雜製程時，可同時製作輕摻雜源/没 可、、志^ 區域’而不需要額外形成遮罩。因此， 在第所"^的光罩數，進而降低製程成本。此外， 步驟S15也可以在步驟s2。及S25之後進 例揭干的；：轭例所揭示。由此可知’根據本發明實施 驅動電路僅需1道光罩，即可製作低溫多晶石夕的 助私路及溥骐電晶體。 此影二圖f示一種影像顯示系統300的示意圖，其中 動電路統则係使用包含本發明之低溫多晶石夕驅 /膜電晶體的顯示面板310，且此顯示面板310 19 1 73-A33387TWF；P2〇〇7〇53 200915574 可以是電子裝置的一部分構件。如第4圖所示，上述影 像顯示系統300包含顯示面板310及一與之耦接的控制 單元320，以傳輸訊號至顯示面板310，使得控制顯示面 板顯示影像。上述影像顯示系統300可以是行動電話 (mobile phone)、數位相機（digital camera)、個人資料助理 (personal digital assistant; PDA)、筆記型電腦（notebook computer)、桌上型電腦（desktop computer)、電視、車用 顯示器、全球定位系統（GPS)、航空用顯示器或可攜式數 位多功能光碟播放機等的電子裝置。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作此許之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定為準。 【圖式簡單說明】 第1A-1H圖顯示本發明第一實施例之製作低溫多晶 ^ 矽驅動電路及薄膜電晶體的剖面圖； 第2A-2G圖顯示本發明第二實施例之製作低溫多晶 矽驅動電路及薄膜電晶體的剖面圖； 弟3圖顯不本發明貫施例之製作低溫多晶發驅動電 路及薄膜電晶體的流程圖；以及 第4圖顯示一種影像顯示系統的示意圖，其中此影 像顯示系統係使用包含本發明實施例之低溫多晶矽驅動 電路及薄膜電晶體的顯示面板。 0773-A33387TWF;P2007053 20 200915574 【主要元件符號說明】 100〜基板； 104〜驅動區域； 108〜半導體層； 112〜主動層； 114〜主動層； 114b〜源/汲極區域； 115a〜通道區域； 118〜圖案化光阻層； 122〜摻雜製程； 125〜介電材料層； 126a〜延伸部； 127a〜延伸部； 128a〜延伸部； 13 0〜閘極電極； 13 4〜閘極電極； 138〜摻雜製程； 142〜源/没極區域； 146〜源/没極區域； 150〜保護層； 152b〜接觸孔； 154a〜導線； 154c〜導線； 10 2〜緩衝層； 106〜晝素區域； 110〜摻雜製程； 112a〜通道區域； 114a〜通道區域； 115〜摻雜之半導體層； 116〜下電極； 120〜圖案化光阻層； 124〜閘極絕緣層； 126〜介電層； 127〜介電層； 128〜介電層； 129〜介電層； 132〜閘極電極； 136〜上電極； 140〜輕摻雜源/汲極區域； 144〜輕摻雜源/汲極區域； 148〜層間介電層； 15 2 a〜接觸孔； 15 2c〜接觸孔； 1Mb〜導線； 156〜平坦層； 0773-A33387TWF;P2007053 200915574 158〜開口； 162〜N型金氧半導體元件 164〜P型金氧半導體元件 16 6〜薄膜電晶體， 2 00〜基板； 204〜驅動區域； 208〜主動層； 210〜主動層； 210b〜摻雜區域； 212a〜通道區域； 214〜閘極絕緣層， 218〜閘極電極； 2 2 2〜閘極電極， 226〜介電層； 228〜介電層； 230〜介電層； 232〜摻雜製程； 236〜源/没極區域； 2 4 0〜源/>及極區域， 243〜光阻材料； 2 4 6〜源/>及極區域， 250〜保護層； 2 5 2b〜接觸孔； 254a〜導線； 16 0〜晝素電極， 168〜儲存電容； 202〜緩衝層； 206〜晝素區域； 208a〜通道區域； 210a〜通道區域； 212〜摻雜之半導體層； 212b〜下電極； 216〜介電材料， 2 20〜閘極電極， 224〜上電極； 226a〜延伸部； 228a〜延伸部； 230a〜延伸部； 23 4〜輕摻雜源/汲極區域 23 8〜輕摻雜源/没區域； 242〜光阻材料； 244〜摻雜製程； 248〜層間介電層； 252a〜接觸孔； 252c〜接觸孔； 254b〜導線； 0773-A33387TWF;P2007053 22 200915574 254c〜導線； 256〜平坦層； 25 8〜開口； 260〜晝素電極 262〜N型金氧半導體元件； 264〜P型金氧半導體元件； 266〜薄膜電晶體； 268〜儲存電容 300〜影像顯示系統； 320〜控制單元。 ; 3 10〜顯示面板 0773-A33387TWF;P2007053 23