[go: up one dir, main page]

TW200805505A - Manufacturing method of vertical thin film transistor - Google Patents

Manufacturing method of vertical thin film transistor Download PDF

Info

Publication number
TW200805505A
TW200805505A TW095125799A TW95125799A TW200805505A TW 200805505 A TW200805505 A TW 200805505A TW 095125799 A TW095125799 A TW 095125799A TW 95125799 A TW95125799 A TW 95125799A TW 200805505 A TW200805505 A TW 200805505A
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
manufacturing
substrate
Prior art date
Application number
TW095125799A
Other languages
English (en)
Other versions
TWI300251B (en
Inventor
Yi-Kai Wang
Tsung-Hsien Lin
Tarng-Shiang Hu
Yu-Yuan Shen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW095125799A priority Critical patent/TWI300251B/zh
Priority to US11/778,668 priority patent/US7588971B2/en
Publication of TW200805505A publication Critical patent/TW200805505A/zh
Application granted granted Critical
Publication of TWI300251B publication Critical patent/TWI300251B/zh
Priority to US12/536,492 priority patent/US7638374B2/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/491Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/944Shadow
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/951Lift-off

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Description

TW 19046twf.doc/e 200805505 九、發明說明: 【發明所屬之技術領域】 2明是有關於—種半導體^件,且特別 種垂直薄膜電晶體的製造方法。 0万、 【先前技術】 示;更輕、更薄、可攜帶、可撓曲的顯 L t 引料人的注意,許多大公司也紛 二^、研赉仃列。有機薄膜電晶體(OTFT)是利用有機八早 厂以開發適合應用於電子產品= 點在於元件可以在低、制% ,㈣电日曰駿其取大優 元件特性仍r祕^作’亚且在面板彎㈣電晶體 蔣可h 轉,相正常的顯H效果,這種應用 、口1^可撓式電子產品如顯示器的實現。 … 的遵=結構的有機薄膜電晶體的優點在於其可以有較言 上困難声Γ 垂直結構有機薄膜電晶體於製作 垂直結° 一般而言’利用傳統的半導體製程來製作 因此二㈣轉,需要進行多道賴製程及圖案化製程, 會面衫°不但在製程上製作較為複雜,也 半導升。而且,經過微频刻製程之後的有機 構所破壞,而使得經由此法㈣作 =有I;摘電晶體無法得到良好的元件躲。罝'、,。 L奐明内容】 本發明的目的就是在提供—種錄薄 方去’可簡化垂直結構之有機薄膜電晶體製程。體w 200805505 ruJWUJZ〇rW 19046twf.doc/e 本發明的再-目的是提供一種垂直薄膜 方法,可以低溫製程製倾直結構之有機_電^製造 本叙月的又一目的是提供一種垂直薄膜電曰— 方法,使有機薄膜電晶體具有較低的玉作日,日^製造 佳的元件特性。 亚獲得較 本發明提出一種垂直薄膜電晶體之製造方 列^。首先,提供基底,此基底上已形成有圖宰 極層。於閘極層上設置擋板光罩,此擋板光罩具右„ 3 露出閘極層_侧的部分基底。織,以檔板光罩=暴 於開叫暴露的基底上依序形成第—源極/_層]半^ 層與第二源極/汲極層。移除擋板光罩後,於由第一 ^ 淡極層、半導體層與第二源極/汲極層構成 盥間極 層之間形成閘介電層。 且曰一閉位 依照士發明的較佳實施例所述之垂直薄膜電晶體之製 造方法’ im第-雜/祕層與第二雜/祕 為導電材料。 貝 依照本發明的較佳實施例所述之垂直薄臈電晶體之製 造方法,丽述第一源極/汲極層與前述第二源極/汲極層的 形成方法為進行物理氣相沈積製程。前述物 4 程包㈣賴㈣紐製程。 依照本發明的較佳實施例所述之垂直薄膜電晶體之製 造方法,前述半導體層之材質為有機半導體材料或無機半 導體材料。 … 依照本發明的較佳實施例所述之垂直薄膜電晶體之製 200805505 .^_3TW 19046twf.doc/e 造方法,前述半導體層為選自N型、p型、小分子或高分 子的有機半導體材料之其中之一;以及氧化鋅或經推雜的 無機半導體材料。 生依恥本發明的較佳實施例所述之垂直薄膜電晶體之製 ,方法,前述半導體層的形成方法為進行物理氣相沈積【 程或噴塗製程。前述物理氣相沈積製程包括濺錢製程或蒸 鑛製程。 、、、 ^依照本發明的較佳實施例所述之垂直薄膜電晶體之製 造方法’前述閘介電層的形成方法包括進行化學氣相沈= ,、印製法、旋轉塗佈法、恤、浸泡法或蒸 〒之一 〇 1依照士發明的較佳實施例所述之垂直薄膜電晶體之製 k方法,4述基底包括矽基板、軟性基板或玻璃基板。 —在本發明的垂直有機薄膜電晶體的製造方法中,由於 間極層’然後再以擋板光罩製作第-源極/沒極層1 ¥體層及第H/没極層。由於閘極層具有凸肋 :擋板光罩放上去之後,可以精確控制第-源極/ /木層、半導體層及第二源極/祕層的朗_,可防止 具短路。 而且,藉由精罐控制間極層的厚度,可準確的 ^原極/沒極層、半導體層及第二源極你極層的鑛膜區 或,因此在閘介電層形成之後,間極 有短路情形發生g宜居之間不會 可m i t 有㈣的間介電層厚度,因而 了以減少兀件的操作麵,同時也具有較大的開啟電流。 200805505 …一 JTW 19046twf.doc/e 此夕卜 有機薄膜電晶體的製造方法中, ^成半導體層之後’並沒有利關微影綱製程因此 =可以避免半導體層遭受破壞,而可以得到良好的元件: 本發明又提出一種垂直薄膜電晶體之製造方法 罩^ =1。^,提供基底’並於基底上設置第-擋板光 光單具有第—開口暴露出部分基底。接I, 罩幕,於第—開口所暴露的基底上形成 ==源極/汲極層、半導體層與第二源極續 第:舰罩後,於基底上形成閑介電層。 ;土 &上°又置第一擒板光罩’此第二擋板光罩具有 弟-開口暴露出堆疊層—侧。接著,以第二 幕’於堆疊層—側形成閘極層。之後,移除第L擋板H罩 、生依照,明的較佳實施例所述之垂直薄膜“體之製 =法、.’·前述第—源極/練層與前述第二源極/及極層ί 材貝為導電材料。 ^依照本發明的較佳實施例所述之垂直薄膜電晶體之製 造方法、,前述第一源極/汲極層與前述第二源極/汲^層的 形成方法為進行物理氣相沈積製程。前述物理氣相沈積制 私包括濺鍍製程或蒸鍍製程。 π ^依照本發明的較佳實施例所述之垂直薄膜電晶體之製 f方法,前述半導體層之材質為有機半導體材料或無機半 導體材料。 依照本發明的較佳實施例所述之垂直薄膜電晶體之製 8TW 19046twf.doc/e 200805505 造方法,前述半導體層為選自N型、P型、小分子或高分 子的有機半導體材料之其中之一;以及氧化鋅或經摻雜的 無機半導體材料。 ’ 依照本發明的較佳實施例所述之垂直薄膜電晶體之製 造方法’前述半導體層的形成方法為進行物理氣相沈積製 私或喷塗製程。前述物理氣相沈積製程包括濺鑛製程墓 鍍製程。 依Α?、本發明的較佳實施例所述之垂直薄膜電晶體之製 造方法,前述閘介電層的形成方法包括進行化學 = 法、印製法、旋轉塗佈法、喷墨法、浸泡法或蒸鑛法之 1 中之一。 '、 /、 &依照本發明的較佳實施例所述之垂直薄膜電晶體之製 &方法,4述基底包括矽基板、軟性基板或玻璃基板。 _ ,本發明垂直有機薄膜電晶體的製造方法中,由於以 弟擋板光罩製作第—祕極層、半導體層及第二源極 万及= 亟層’因此可以精確控制第一源極/汲極層、半導體層 弟二源極/汲極層的鍍膜面積及厚度。 而且’在閘介電層形成完畢之後,再以第二擋板光罩 "閘極層。因此,閘極層與堆疊層之間不會有短路情形 :生同日$又具有較薄的間介電層厚度,因而可以減少元 件的操作㈣,並使元件具有較大的開啟電流。 外、:,在上述的垂直有機薄膜電晶體的製造方法中, )成半導體層之後,並沒有利用到微影融刻製程,因此 可以避免半導體層遭受破壞,而可以得到良好的元件特 性0 9 200805505
8TW 19046twf.doc/e 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下。 【實施方式】 第一實施例 0 1A〜0 1D為綠示本發明第一實施例之垂直有機薄 膜電晶體的製作流程之局部上視圖。圖2A〜圖2D為分別 繪示圖1A〜圖1D中沿A_A,線的局部剖面圖。 請參照圖1A與圖2A,首先提供基底1〇〇。此基底1〇〇 例如是可撓之歸基板、絲板、軟縣板纽明玻璃基 板0 然後,於基底100上形成_化的閉極層 ,…^w m/]·工/百 丄㈣开 化的間極層1:2之材質包括導體材料,例如是金屬(铭、 翻、鉻或前述材料的合金等)或推雜多晶石夕等。問極層 2形成:法例如是採用擋板光罩(未繪示),配合物 =可侧案化之間極層102直接形成於 ^ 理氣相沈積製程例如是濺鍍製程或是蒗 :二;Γί在先於基底100上形成一層導體材料 層(未繪示)配合餘刻製程,以定義出圖案化:二 (起_a峨置於t體Λ之製程所使用的擒板光罩 直万、其上。當然,在另一較佳實施例中’ 10 200805505 --------8TW 19046twf.doc/e 圖案化的閘極層l〇2也可以是呈柱狀,在基底1〇〇上排列 成陣列型態。 請參照圖1B與圖2B,於閘極層1〇2上放置擂板光罩 1〇4。擋板光罩亦能夠以貼合之方式設置在閘極層1〇2上。 擋板光罩104具有開口 1〇6暴露出閘極層1〇2 一側的部分 基底1〇〇。擋板光罩104的材質例如是薄鋼片、矽晶圓 壓克力板等等。 / /以擋板光罩104為罩幕,於開口 1〇6所暴露的基底1〇〇 上形成源極/汲極層1〇8。源極/汲極層1〇8與閘極層1〇2之 間具有間隙110。源極/汲極層108之材質包括導電材料, 例如是金屬(鋁、銅、鉬、鉻或前述材料的合金等)。源極/ 汲極層108之形成方法包括進行物理氣相沈積製程,物理 氣相沈積製程例如是濺鍍製程或是蒸鍍製程。
睛苓照圖1C與圖2C --以搐扳光罩104為罩幕,於開 口 106所暴露的源極/汲極層1〇8上形成半導體層 導體層112之材質包括N型、p型、小分子或高曰分 ,半導體材料’例如是並五苯(pentacene)或聚三己基一 硫一烯五圜(p〇ly_(3_hexylthiophene),P3HT)等。半導體声 Π2之材質也可以是氧化鋅或經摻雜的無機半導體材^。曰 +導體層112的形成方法為進行物理氣相沈積製程 製程。物理氣相沈積製程包括濺㈣程或聽製程。、土 接著,以擋板光罩104為罩幕,於開口 106所暴露的 半$體層112上形成源極/沒極層114。源極/沒極層⑴之 材質包括導電材料’例如是金屬(銘、銅、翻、路^前述材 200805505 —----8TW 19046twf.doc/e ,的合金等)。源極/汲極層114之形成方法包括進行物癦 氣城積製程,物理氣相沈積製程例如是·製程或是蒸 鍍製程:源,/汲極層1〇8、半導體層112與源極/汲極層 1H構成堆疊層116。在堆疊層丨16與閘極層1〇2之間同椽 具有間隙110。 凊苓照圖1D與圖2D,移除擋板光罩104後,於堆* 二116與間極層102之間的間隙110形成閘介電層118。 居且介電層118也全面且連續地覆蓋基底、間極 你日堆宜層116之頂面與侧壁。閘介電層118之材質 开3、疋氧化石夕、氮化石夕或是有機介電^。間介電層118之 、、二成方法例如是進行化學氣相沉積法、印製法、旋轉塗佈 /、贺墨法、浸泡法或蒸鍍法。 方半Ϊ本t日月之第—貫施例的垂直有機薄膜電晶體的製造 後mi由於先定義間極層1〇2和外部線路(未緣示),然 拖/、方拓!·板光罩製作源極/;:及極層108、半導體層112及源 擒板光ί放1=由Γ極層102具有凸肋(Rib)之功能,當 導辦ΐ 後,可以精確控制源極/汲極層108、半 且田112及源極/汲極層114的鍍臈面積,可防止其短路。 制源I且’藉由精確控制閘極層102的厚度,可準確的控 祺區域/及極層108、半導體層112及源極/沒極層114的鍍 叠層° ^因此在閉介電層118形成之後,閉極層102與堆 介^ 會有短路情形發生,同時又具有較薄的閉 件I二18厚度,因而可以減少元件的操作偏壓,並使元 仟具有較大的間啟電流。 1史70 12 2008055058TW 19046twf.doc/e /而且,在上述的垂直有機薄膜電晶體的製造方法中, 在形成半導體層之後,並沒有利關微影爛製程,因此 也可以避免半導體層遭受破壞,而可以得到良好的元件特 性。 第二實施例 ^圖3A〜圖3D為繪示本發明第二實施例中之垂直有機 溥膜電晶體的製作流程的局部剖面圖。 請參照圖3A,首先提供基底2〇〇。此基底2〇〇例如是 可撓之塑膠基板、矽基板、軟性基板或透明玻璃基板。 然後,於基底200上設置擋板光罩2〇2。擋板光罩2〇2 具有開口 203暴露部分基底200。擋板光罩2〇2的材質例 如是薄鋼片、矽晶圓或壓克力板等等。 、 /以擂板光罩202為罩幕,於開口 2〇3所暴露的基底1〇〇 上形成源極/汲極層204。源極/汲極層204之材質包括導電 材料,例如是金屬(鋁、銅、鉬、鉻或前述材料的合金等)。 源極/汲極層204之形成方法包括進行物理氣相沈積製 程,物理氣相沈積製程例如是濺鍍製程或是蒸鑛製程。 請參照圖3B,以擂板光罩202為罩幕,於開口 2〇2 所暴露的源極/汲極層204上形成半導體層2〇6。半導體層 206之材質包括N型、P型、小分子或高分子的有機半導 體材料,例如是並五苯(pentacene)或聚三己基一硫二婦 五圜(poly-(3_hexylthiophene),P3HT)等。半導體層 2〇6 之 材質也可以是氧化鋅或經摻雜的無機半導體材料。半導體 層206的形成方法為進行物理氣相沈積製程或喷塗梦程。 13 !8TW 19046twf.doc/e 200805505 物理氣相沈積製程包括濺鑛製 半導 二源極/汲極層2〇8。源極/獨 料二:Ϊ ,例如是金屬(鋁、銅、翻、鉻或前述材 ί Γ、: 7沒極層2°8之形成方法包括進行物理 ί:;:積=/,物理氣相沈積製程例如是濺鍍製程或是某 =&物,船嶋極/汲極層 成門ίΐ,3C,移除擋板光罩202 I於基底200上形 成閘;丨電層212。而且,閘介雷屌 蓋堆疊物之頂面與側壁。·電層 墨〜沉積法、印製法、旋轉塗佈法、喷 睛芩照圖3D,於堆疊層210上設置擋板光 j反光罩214具有開口 216暴露出堆疊層21〇的—側。以^ 二為罩幕’於堆疊層210的一側形成間極層218: 二:之材質包括導體材料’例如是金屬(鋁、銅、鉬、 或剛逑材料的合金等)。閘極層218之形成方法包括 ^里氣相尤知製私,物理氣相沈積製程例如是賤鑛製程 疋洛鍍製程。之後,再移除擋板光罩214。 〆 、在本發明之第二實施例的垂直有機薄膜電晶體的製造 方法中,由於以擋板光罩202製作源極/汲極層2〇4、^導 體層206及源極/没極層2〇8,因此可以精確控制源極/没極 14 8TW 19046twf.doc/e 200805505 、半導體層高及源極/沒極層綱的鍵膜面積及厚 ;且二 =:=::r再·罩 不會有短路产胸u二士層18與堆疊層210之間 ::啟=可以減少元件的操作偏壓,並使元件“ 在形::導垂直有機薄膜電晶體的製造方法中, :可以避免半導體層遭受破壞,而可以得到二= 由於利用單-光直體的製造方法 ,,用二:化 有機薄膜電晶體,使:t製作垂直結構之 壓,並獲得難的元件特體具有較低的工作偏 限定上,然其並㈣ 和範圍内,當可作者,在不脫離本發明之精神 範園當視後附之申清專利與潤飾,因此本發明之保護 【圖式簡單朗r_界定者為準。 薄物體的製作二圖貫施例中之垂直有機 15 200805505 rujv^ujzftTW 19046twf.doc/e 圖2A〜圖2D為分別繪示圖1A〜圖ID中沿A-A’線 的局部剖面圖。 圖3A〜圖3D為繪示本發明第二實施例中之垂直有機 薄膜電晶體的製作流程的局部剖面圖。 【主要元件符號說明】 100、200 :基底 102、218 :閘極層。 104、202、214 :擋板光罩 106、203、216 :開口 108、114、204、208 ··源極/汲極層 110 :間隙 112、206 :半導體層 116、210 :堆疊層 118、212 :閘介電層 16

Claims (1)

  1. 8TW 19046twf.doc/e 200805505 十、申請專利範圍: 1·一種垂直薄膜電晶體之製造方法,包括· 提供基底,前述基底上已形成有圖案H 於前述閘極層上設置擋板光罩,前述浐二邏層; 口暴露出前述閘極層一側的部分前 5田反先罩戽有 以前述擔板光罩為罩幕,於前所" 底上依序形成第一源極/汲極層、半導體屑盥^的%魂基 極層; I、罘二綠柘/¾ 移除前述擋板光罩;以及 於由前述第一源極/汲極層、前述半 :她極層構成的堆疊層與前述閑極層之 |笔》 2·如申請專利範圍第丨項所述之垂直薄膜命曰 =方法’其中前述第—源極/汲極層與前、,日日體之製 層的材質為導電材料。 〜源極/汲極 造方t申4=圍=所述,之竭 層的形成方法為進行物理氣相沈積製程〜祕/沒極 造方i如利範圍第1項所述之垂直薄膜電晶體之製 製裎。。中珂述物理氣相沈積製程包括濺鍍製程或蒸鍍 造方i 如lit利範圍第1項所述之垂直薄膜電晶體之製 機半導體材料則述半導體層之材質為有機半導體材料或無 200805505 rvj»^-tuj»z.〇rW 19046twf.doc/e 6.如申請專利範圍第1項所述之垂直薄膜電晶體之製 造方法,其中前述半導體層為選自N型、P型、小分子或 高分子的有機半導體材料;以及氧化鋅或經摻雜的無機半 導體材料之其中之一。 7·如申請專利範圍第5項所述之垂直薄膜電晶體之製 造方法,其中前述半導體層的形成方法為進行物理氣相沈 積製程或喷塗製程。 8·如申請專利範圍第7項所述之垂直薄膜電晶體之製 造方法,其中前述物理氣相沈積製程包括濺鍍製程或蒸鍍 製程。 9. 如申請專利範圍第1項所述之垂直薄膜電晶體之製 造方法,其中前述閘介電層的形成方法包括進行化學氣相 沈積法、印製法、旋轉塗佈法、喷墨法、浸泡法或蒸鑛法 之其中之一。 10. 如申請專利範圍第1項所述之垂直薄膜電晶體之 製造方法,其中前述基底包括矽基板、軟性基板或玻璃基 板。 11. 一種垂直薄膜電晶體之製造方法,包括: 提供基底; 於前述基底上設置第一擋板光罩,前述第一擋板光罩 具有第一開口暴露出部分前述基底; 以前述第一摇板光罩為罩幕’於前述弟一開口所暴路 的前述基底上形成由第一源極/汲極層、半導體層與第二源 極/>及極層構成的堆豐層, 18 200805505^ 19046twf.doc/e 移除前述第一擋板光罩; 於前述基底上形成閘介電層; 於前述基底上設置第二擋板光罩,前述第二擋板光罩 具有第二開口暴露出前述堆疊層一側; 以前述第二擋板光罩為罩幕,於前述堆疊層一侧形成 閘極層;以及 移除前述第二擋板光罩。 12·如申請專利範圍第11項所述之垂直薄膜電晶體之 製造方法,其中前述第一源極/汲極層與前述第二源極/汲 極層的材質為導電材料。 13·如申請專利範圍第12項所述之垂直薄膜電晶體之 製造方法,其中前述第一源極/汲極層與前述第二源極/汲 極層的形成方法為進行物理氣相沈積製程。 14. 如申請專利範圍第11項所述之垂直薄膜電晶體之 製造方法,其中前述物理氣相沈積製程包括滅鑛製程或蒸 鍍製程。 15. 如申請專利範圍第11項所述之垂直薄膜電晶體之 製造方法,其中前述半導體層之材質為有機半導體材料或 無機半導體材料。 16. 如申請專利範圍第11項所述之垂直薄膜電晶體之 製造方法,其中前述半導體層為選自N型、P型、小分子 或高分子的有機半導體材料之其中之一;以及氧化鋅或經 摻雜的無機半導體材料。 17. 如申請專利範圍第15項所述之垂直薄膜電晶體之 19 8055逆tw 製造方法,其中前述半導體層的形成方法為進行物理氣相 沈積製程或喷塗製程。 18. 如申請專利範圍第17項所述之垂直薄膜電晶體之 製造方法,其中前述物理氣相沈積製程包括濺鍍製程或蒸 鍍製程。 19. 如申請專利範圍第11項所述之垂直薄膜電晶體之 製造方法,其中前述閘介電層的形成方法包括進行化學氣 相沈積法、印製法、旋轉塗佈法、喷墨法、浸泡法或蒸鑛 法之其中之一。 20. 如申請專利範圍第11項所述之垂直薄膜電晶體之 製造方法,其中前述基底包括^夕基板、軟性基板或玻璃基 板0 20
TW095125799A 2006-07-14 2006-07-14 Manufacturing method of vertical thin film transistor TWI300251B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095125799A TWI300251B (en) 2006-07-14 2006-07-14 Manufacturing method of vertical thin film transistor
US11/778,668 US7588971B2 (en) 2006-07-14 2007-07-17 Method of fabricating vertical thin film transistor
US12/536,492 US7638374B2 (en) 2006-07-14 2009-08-06 Method of fabricating vertical thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095125799A TWI300251B (en) 2006-07-14 2006-07-14 Manufacturing method of vertical thin film transistor

Publications (2)

Publication Number Publication Date
TW200805505A true TW200805505A (en) 2008-01-16
TWI300251B TWI300251B (en) 2008-08-21

Family

ID=38949752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095125799A TWI300251B (en) 2006-07-14 2006-07-14 Manufacturing method of vertical thin film transistor

Country Status (2)

Country Link
US (2) US7588971B2 (zh)
TW (1) TWI300251B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573420B2 (en) * 2007-05-14 2009-08-11 Infineon Technologies Ag RF front-end for a radar system
WO2008117362A1 (ja) * 2007-03-23 2008-10-02 Pioneer Corporation 有機トランジスタ及びその製造方法
PT103998B (pt) * 2008-03-20 2011-03-10 Univ Nova De Lisboa Dispositivos electrónicos e optoelectrónicos de efeito de campo compreendendo camadas de fibras naturais, sintéticas ou mistas e respectivo processo de fabrico
PT103999B (pt) * 2008-03-20 2012-11-16 Univ Nova De Lisboa Processo de utilização e criação de papel à base de fibras celulósicas naturais, fibras sintéticas ou mistas como suporte físico e meio armazenador de cargas elétricas em transístores de efeito de campo com memória autossustentáveis usando óxidos sem
KR101567336B1 (ko) * 2008-12-22 2015-11-11 삼성디스플레이 주식회사 표시 기판 및 그 제조 방법
TWI406419B (zh) * 2009-11-06 2013-08-21 Chunghwa Picture Tubes Ltd 垂直式薄膜電晶體及其製造方法以及包括該垂直式薄膜電晶體之顯示裝置及其製造方法
US8669552B2 (en) 2011-03-02 2014-03-11 Applied Materials, Inc. Offset electrode TFT structure
CN102338955B (zh) * 2011-08-08 2013-11-06 深圳市华星光电技术有限公司 薄膜晶体管像素单元
US8592909B2 (en) 2011-08-26 2013-11-26 Eastman Kodak Company Transistor including single layer reentrant profile
US8637355B2 (en) 2011-08-26 2014-01-28 Eastman Kodak Company Actuating transistor including single layer reentrant profile
US8617942B2 (en) 2011-08-26 2013-12-31 Eastman Kodak Company Producing transistor including single layer reentrant profile
US8865576B2 (en) 2011-09-29 2014-10-21 Eastman Kodak Company Producing vertical transistor having reduced parasitic capacitance
US8803227B2 (en) 2011-09-29 2014-08-12 Eastman Kodak Company Vertical transistor having reduced parasitic capacitance
US8865535B2 (en) 2012-04-13 2014-10-21 Sandisk Technologies Inc. Fabricating 3D non-volatile storage with transistor decoding structure
US8673791B2 (en) 2012-05-25 2014-03-18 International Business Machines Corporation Method and apparatus for substrate-mask alignment
CN102842601B (zh) * 2012-08-17 2015-05-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法
KR102050561B1 (ko) 2012-12-18 2020-01-09 삼성디스플레이 주식회사 수직형 박막트랜지스터 및 이의 제조 방법
US9202694B2 (en) 2013-03-04 2015-12-01 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9240420B2 (en) 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
TWI624874B (zh) * 2014-12-03 2018-05-21 鴻海精密工業股份有限公司 一種垂直型電晶體及其製作方法
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
KR102576428B1 (ko) 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
CN108428796B (zh) 2017-02-14 2021-10-15 元太科技工业股份有限公司 有机薄膜晶体管与显示装置
WO2019135753A1 (en) * 2018-01-04 2019-07-11 Intel Corporation Vertical switching device with self-aligned contact
KR102046127B1 (ko) * 2018-03-30 2019-11-19 호서대학교 산학협력단 수직 구조 박막 트랜지스터의 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324960A (en) * 1993-01-19 1994-06-28 Motorola, Inc. Dual-transistor structure and method of formation
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
ATE377842T1 (de) 1998-01-28 2007-11-15 Thin Film Electronics Asa Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode
US6472705B1 (en) 1998-11-18 2002-10-29 International Business Machines Corporation Molecular memory & logic
KR100542310B1 (ko) 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
TW417294B (en) 1999-05-18 2001-01-01 Taiwan Semiconductor Mfg Process of SRAM vertical TFT with load device
US6107660A (en) 1999-05-19 2000-08-22 Worldwide Semiconductor Manufacturing Corp. Vertical thin film transistor
US6534867B1 (en) * 1999-09-27 2003-03-18 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor element and method for producing same
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
GB0013473D0 (en) * 2000-06-03 2000-07-26 Univ Liverpool A method of electronic component fabrication and an electronic component
US6429060B1 (en) * 2000-08-24 2002-08-06 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
FR2823010B1 (fr) * 2001-04-02 2003-08-15 St Microelectronics Sa Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
GB0111424D0 (en) 2001-05-10 2001-07-04 Koninkl Philips Electronics Nv Electronic devices comprising thin film transistors
TW535293B (en) * 2001-10-03 2003-06-01 Hannstar Display Corp Structure of and method for producing double vertical channel thin film transistor (DVC TFT) CMOS
JP3823312B2 (ja) * 2001-10-18 2006-09-20 日本電気株式会社 有機薄膜トランジスタ
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell
US6664576B1 (en) 2002-09-25 2003-12-16 International Business Machines Corporation Polymer thin-film transistor with contact etch stops
US6803263B1 (en) * 2003-04-22 2004-10-12 Toppoly Optoelectronics Corp. Method of fabricating TFT with self-aligned structure
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
US20050130422A1 (en) * 2003-12-12 2005-06-16 3M Innovative Properties Company Method for patterning films
CN100490180C (zh) * 2004-10-04 2009-05-20 松下电器产业株式会社 纵向场效应晶体管及其制造方法
KR101102133B1 (ko) * 2004-10-27 2012-01-02 삼성전자주식회사 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자

Also Published As

Publication number Publication date
US20080014686A1 (en) 2008-01-17
US20090298241A1 (en) 2009-12-03
US7588971B2 (en) 2009-09-15
TWI300251B (en) 2008-08-21
US7638374B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
TW200805505A (en) Manufacturing method of vertical thin film transistor
JP5487421B2 (ja) トランジスタの構造及びその製造方法
TW201003924A (en) Thin film transistor array arrangement, organic light emitting display device having the same, and manufacturing method
JP2006519478A (ja) 薄膜トランジスタを形成する方法およびこれに関連するシステム
TW201133643A (en) Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
JP2013520844A (ja) 内側にへこんだ形状を含んだトランジスタを製造する方法
US9653493B2 (en) Bottom-gate and top-gate VTFTs on common structure
US9401430B1 (en) VTFT with a top-gate structure
TWI343129B (en) Thin film transistor
TW200945648A (en) Oganic thin film transistor and pixel and method for manufacturing the same and display panel
TW201209925A (en) Thin film transistor, method of fabricating thin film transistor and pixel structure
US9117914B1 (en) VTFT with polymer core
TWI356499B (en) Method for fabricating pixel structure
CN101772848A (zh) 电子元件及其制造方法
TW200841472A (en) Method for fabricating a pixel structure and the pixel structure
US20160365370A1 (en) Dual-gate vtft
US9443887B1 (en) Vertical and planar TFTS on common substrate
TWI343496B (en) Method for fabricating pixel structure
US20150257283A1 (en) Forming vertically spaced electrodes
CN100552976C (zh) 半导体器件及其制造方法
US9202898B2 (en) Fabricating VTFT with polymer core
US9147770B1 (en) VTFT with extended electrode
US9198283B2 (en) Vertically spaced electrode structure
TW554444B (en) Manufacturing method for liquid crystal display
US9129993B1 (en) Forming a VTFT using printing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees