[go: up one dir, main page]

KR950030271A - 열적 안정성을 개선하기 위한 다층 반도체 장치용 박막과 그 방법 - Google Patents

열적 안정성을 개선하기 위한 다층 반도체 장치용 박막과 그 방법 Download PDF

Info

Publication number
KR950030271A
KR950030271A KR1019950008351A KR19950008351A KR950030271A KR 950030271 A KR950030271 A KR 950030271A KR 1019950008351 A KR1019950008351 A KR 1019950008351A KR 19950008351 A KR19950008351 A KR 19950008351A KR 950030271 A KR950030271 A KR 950030271A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
forming
platinum
nitrogen
Prior art date
Application number
KR1019950008351A
Other languages
English (en)
Other versions
KR0156064B1 (ko
Inventor
데이빗 애그넬로 폴
쥬니어 시리얼 캐브럴
알프레트 클리벤져 로렌스
워렌 코플 매튜
맥스 도를 프랑수와
홍 키총
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR950030271A publication Critical patent/KR950030271A/ko
Application granted granted Critical
Publication of KR0156064B1 publication Critical patent/KR0156064B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에서는 고온 공정(750℃ 이상)하에서 실리콘화 코발트/실리콘 구조외 구조적 특성(quality) 을 열화시키지 않도록 하기 위하여, 실리콘화 코발트/단결정성 실리콘, 비정질실리콘 다결정성 실리콘, 케르마나이드/단결정성 게르마늄, 다결정성 게르마늄 구조 또는 다른 반도체 물질 구조를 안정화시키기 위한 방법 및 장치가 개시되어 있다. 본 발명의 방법은 코발트를 기판과 반응시키고 또는 실리사이드나 게르마나이드를 기판 위에 함께 증착시킴으로써 실리사이드 혹은 게르마나이드를 형성하는 단계, 백금 또는 질소와 같은 선택된 원소를 코발트 안으로 주입하여 표준 열처리 공정으로 실리사이드를 형성하는 단계를 포함한다. 또 다른 실시예로서, 실리콘화 코발트 또는 게르마나늄화 코발트는 각각 실리사이드 및 게르마나이드가 형성된 후에 형성될 수 있다. 그 결과, 실리사이드 또는 게르마나이드가 구조적으로 붕괴되는 어닐링 온도의 상한값을 증가시킬 수 있다.

Description

열적 안정성을 개선하기 위한 다층 반도체 장치용 박막과 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1(a)∼1(e)도는 본 발명의 실시 방법에 의하여 CMOS 다층 장치의 소스, 드레인, 게이트 영역을 갖는 다층 CMOS 장치를 제조하는 단계를 도시한 도면, 제2도는 백금을 포함한 전도성 코발트 박막의 증착 후에, 제1(a)∼1(e)도에서 도시된 형태의 CMOS 장치의 단면도, 제3도는 열 어닐링 및 선택적 식각에 의하여 만들어진 소스, 드레인 및 게이트 접촉의 형성후 본 발명의 실시예의 단면도, 제4도는 열 어닐링(thermal annealing)과 선택적 식각에 의한 소스, 드레인 및 게이트 접촉을 형성한 후에 종래의 CMOS 장치의 단면도, 제5도는 고온 어닐링(750℃이상) 이 제4도의 종래의 CMOS 장치에 미치는 영향을 보여주는 단면도, 제6도는 고온 어닐링으로 야기된 구별되는 실리사이드와 실리콘 상을 보여주는 제5도의 종래의 CMOS 장치의 분해 부품 배열도, 제7도 (a)와 (b)는 백금대신 질소를 사용하는 본 발명의 실시예의 단계들을 나타낸 도면도.

Claims (36)

  1. 기판 위에 박막을 형성하는 방법에 있어서, 상기의 방법은 a) 백금과 주기율표의 제5a족으로 구성된 군(group)으로부터 선택된 원소와 코발트를 포함하는 혼합물을 상기 기판 상에 형성하는 단계; 및 b) 상기 박막이 열적으로 안정되고, 상승 열 주기(elevated thermal cycle)동안 응집(agglomeration) 및 층 반전(layer inversion)에 대해 견딜 수 있도록 하게 하기 위해 상기 혼합물을 상기 기판에 반응시키는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  2. 제1항에 있어서, 상기 박막을 형성하는 방법은 상기 기판과 반응을 하지 않은 혼합물의 일부분을 박막으로부터 제거하는 단계를 포함하는 것을 특징으로 하는 박막 형성 장치.
  3. 제1항에 있어서, 상기 박막을 형성하는 방법은 상기 기판을 비정질 실리콘, 단결정성 실리콘, 다결정성 실리콘, 비정질 게르마늄, 비정질 SixGex-y(x 및 y는 0과 1 사이의 값), 단결정성 SixGex-y및 다결정성 SixGex-y을 구성하는 군으로부터 선택하는 것을 특징으로 하는 박막 형성 방법.
  4. 제1항에 있어서, 상기 기판의 주기율표의 2b, 3a, 4a, 5a, 6a족으로 구성된 군으로부터 선택된 반도체 또는 화합물 반도체인 것을 특징으로 하는 박막 형성 방법.
  5. 제1항에 있어서, 상기 박막 형성 방법은 단계 b)가 상기 박막을 형성하기 위하여 상기 기판 및 상기 혼합물을 가열하는 것을 포함하는 것을 특징으로 하는 박막 형성 방법.
  6. 제1항에 있어서, 상기 박막의 형성 방법은 선택된 원소가 백금이고, 박막에서의 백금 농도가 0.15%에서 6.5% 사이의 범위 내의 원자 농도(atomic concentration)를 갖는 것을 특징으로 하는 박막 형성 방법.
  7. 제1항에 있어서, 상기 박막은 형성 방법은 선택된 원소가 백금이고 박막에서의 백금의 농도가 10% 이하의 원자 농도를 갖는 것을 특징으로 하는 박막 형성 방법
  8. 제1항에 있어서, 상기 박막의 형성 방법은 단계 b)가 혼합물의 두께를 0nm에서 20nm까지 형성하는 것을 포함하는 것을 특징으로 하는 박막 형성 방법.
  9. 제1항에 있어서, 상기 박막의 형성 방법은 상기 박막이 CoYx, SiYx및 CoSizYx(Y는 질소와 백금 중 하나이고, x 및 z는 원자 분률) 중 어느 하나의 침전물(precipitates)을 포함하는 것을 특징으로 하는 박막 형성 방법.
  10. 제1항에 있어서, 상기 박막의 형성 방법은 상기 기판 위에 코발트 층을 형성하는 단계; 상기 코발트 층과 상기 기판을 중간 층(intermediate layer) 를 형성하기 위하여 가열하는 단계; 및 상기 박막을 형성하기 위하여 질소와 백금 중 하나로 상기 중간층에 이온 주입을 하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  11. 제10항에 있어서, 이온 주입 단계는 질소를 5×1014에서 5×1017㎝-2사이의 도우즈(dose) 량을 포함하는 것을 특징으로 하는 박막 형성 방법.
  12. 제11항에 있어서, 이온 주입 단계는 중간층의 두께가 이온 투사 범위 보다 크지 않고 작지도 않도록 하기 위하여 질소와 백금중 어느 하나를 특정 가속전압(acceleration voltage)으로 이온 주입 시키는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  13. 제12항에 있어서, 이온 주입 단계는 질소의 이온과 분자 중 어느 하나를 이온 주입하는 것을 포함하는 것을 특징으로 하는 박막 형성 방법.
  14. 제1항에 있어서, 단계 a) 는 기판 위에 연속적인 박막으로서 혼합물을 형성하는 것을 포함하는 것을 특징으로 하는 박막 형성 방법.
  15. 제14항에 있어서, 연속적인 박막이 형성된 후 상기 연속적인 박막을 패턴하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  16. 제1항에 있어서, 단계 a) 는 상기 기판 위에 코발트 층을 형성하고 질소와 백금 중 어느 하나를 상기 혼합물을 형성하기 위하여 상기 코발트 층에 이온 주입하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  17. 제1항에 있어서, 상기 단계 b) 는 박막 내에 제2상(phase)의 분산된 침전물과 함께 다결정성 금속-실리사이드 상(phase)을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법
  18. 제17항에 있어서, 상기 분산된 침전물은 코발트와 질소와 백금 중 하나와의 금속 화합물 (intermetallic compound) 금속 실리사이드 및 터너리(terary) 실리사이드 중의 하나를 포함하는 것을 특징으로 하는 박막 형성 방법.
  19. 제1항에 있어서, 단계 b) 는 박막 내에 제2상(phase)의 분산된 침전물과 다결정성 금속-게르마나이드 상(phase)을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  20. 제19항에 있어서, 상기 분산된 침전물을 코발트와 질소와 백금 중 적어도 하나와의 금속 화합물, 금속 게르마나이드 및 터너리 게르마나이드 중 하나를 포함하는 것을 특징으로 하는 박막 형성 방법.
  21. 제1항에 있어서, 단계 a)는 기판 위에 기상 증착(vapor deposition)을 통해 혼합물을 형성하는 것을 특징으로 하는 박막 형성 방법.
  22. 제1항에 있어서, 상기 원소는 백금, 질소, 인, 비소로 구성된 군으로부터 선택되는 것을 특징으로 하는 박막 형성 방법.
  23. 제1항에 있어서, 상기 원소는 백금과 질소로 구성된 군으로부터 선택되는 것을 특징으로 하는 박막 형성 방법.
  24. 제1항에 있어서, 박막 형성 방법은 도판트 종류(species)를 상기 박막에 이온 주입되는 단계; 및 상기 도판트를 상기 기판에 외확산(out-diffuse)시키기 위해 박막을 가열하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  25. 박막을 갖는 반도체 장치를 형성하는 방법으로서, 상기 방법은 a) 기판 상에 보호 패턴을 형성하는 단계; b) 상기 기판에 도우핑 된 영역을 형성하기 위해 도우핑하는 단계; c) 상기 기판 상에 백금과 질소로 구성된 군으로부터 선택된 원소와 코발트를 포함하는 혼합물을 형성하는 단계; d) 상기 박막이 열적으로 안정하고 상승 열주기(elevated thermal cycles)동안 응집 및 층 반전에 견딜 수 있는 상기 박막을 형성하기 위해 상기 기판과 상기 혼합물을 반응시키는 단계; 및 e) 상기 박막으로부터 상기 기판과 반응하지 않는 상기 혼합물의 일부분을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  26. 제25항에 있어서, 선택된 원소는 백금이고, 박막에 있어서 백금의 농도는 10% 이하의 원자 농도를 갖는 것을 특징으로 하는 박막 형성 방법.
  27. 제25항에 있어서, 단계 c) 0nm에서 200nm 사이의 두께를 갖는 혼합물을 형성하는 것을 포함하는 것을 특징으로 하는 박막 형성 방법.
  28. 제25항에 있어서, 상기 박막은 CoYx, SiYx및 CoSizYx(Y는 질소와 백금 중 하나이고, x 및 z는 원자분률) 중 하나의 침전물을 포함하는 것을 특징으로 하는 박막 형성 방법.
  29. 제25항에 있어서, 단계 c)는 상기 기판 위에 코발트 층을 형성하는 단계; 중간 층을 형성하기 위하여 상기 코발트 층과 상기 기판을 가열하는 단계; 상기 박막을 형성하기 위해 상기 중간층에 질소와 백금 중 하나로 이온 주입하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  30. 제29항에 있어서, 이온 주입 단계를 질소를 5×1014에서 5×1017㎝-2의 도우즈 량으로 하는 것을 포함하는 것을 특징으로 하는 박막 형성 방법.
  31. 제29항에 있어서, 이온 주입 단계는 중간층의 두께가 이온 범위 보다 크지 않고, 이온 범위와 수직 방향 스트래글(vertical straggle)과의 차이보다 작지 않은 값을 가지도록, 특정 이온 주입 가속 전압으로 질소와 백금 중 하나를 이온 주입하는 것을 특징으로 하는 박막 형성 방법.
  32. 제25항에 있어서, 상기 기판은 비정질 실리콘, 단결정성 실리콘, 다결정성 실리콘, 비정질 게르마늄, 단결정성 게르마늄 및 다결정성 게르마늄으로 구성된 군으로부터 선택되는 것을 특징으로 하는 박막 형성 방법.
  33. 기판; 상기 기판 위에 배치된 실리콘과 코발트의 혼합물 층; 상기 코발트와 실리콘 층에 배치된 질소와 백금으로 구성된 군으로부터 선택된 원소를 포함하는 것을 특징으로 하는 반도체 장치.
  34. 제33항에 있어서, 상기 기판은 비정질 실리콘, 단결정성 실리콘, 다결정성 실리콘, 비정질 게르마늄, 단결정성 게르마늄, 다결정성 게르마늄, 비정질 SixGex-y(x 및 y 는 0과 1 사이의 값), 단결정성 SixGex-y및 다결정성 SixGex-y을 구성하는 군으로부터 선택하는 것을 특징으로 하는 반도체 장치.
  35. 제33항에 있어서, 선택된 원소는 백금이고 상기 층에 있어 백금의 농도는 10% 이하의 원자 농도를 갖는 것을 특징으로 하는 반도체 장치.
  36. 제33항에 있어서, 상기 층은 200nm 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008351A 1994-04-13 1995-04-11 열적 안정성을 개선하기 위한 다층 반도체 장치용 박막과 그 방법 KR0156064B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/226,923 1994-04-13
US08/226,923 1994-04-13
US08/226,923 US5624869A (en) 1994-04-13 1994-04-13 Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen

Publications (2)

Publication Number Publication Date
KR950030271A true KR950030271A (ko) 1995-11-24
KR0156064B1 KR0156064B1 (ko) 1998-12-01

Family

ID=22851006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008351A KR0156064B1 (ko) 1994-04-13 1995-04-11 열적 안정성을 개선하기 위한 다층 반도체 장치용 박막과 그 방법

Country Status (5)

Country Link
US (2) US5624869A (ko)
EP (1) EP0677868A1 (ko)
JP (1) JP3393731B2 (ko)
KR (1) KR0156064B1 (ko)
TW (1) TW289137B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524874B1 (ko) * 1998-06-10 2006-02-20 엘지.필립스 엘시디 주식회사 비정질실리콘박막의결정화방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834374A (en) * 1994-09-30 1998-11-10 International Business Machines Corporation Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates
US7245376B2 (en) * 1995-09-20 2007-07-17 J. A. Woollam Co., Inc. Combined spatial filter and relay systems in rotating compensator ellipsometer/polarimeter
JPH09153616A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 半導体装置およびその製造方法
US6720627B1 (en) * 1995-10-04 2004-04-13 Sharp Kabushiki Kaisha Semiconductor device having junction depths for reducing short channel effect
US5960319A (en) 1995-10-04 1999-09-28 Sharp Kabushiki Kaisha Fabrication method for a semiconductor device
JP2874626B2 (ja) * 1996-01-23 1999-03-24 日本電気株式会社 半導体装置の製造方法
US5874351A (en) * 1996-06-13 1999-02-23 Micron Tecnology, Inc. Sputtered metal silicide film stress control by grain boundary stuffing
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
US6080645A (en) * 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US5997634A (en) 1996-11-14 1999-12-07 Micron Technology, Inc. Method of forming a crystalline phase material
US6090708A (en) 1996-11-14 2000-07-18 Micron Technology, Inc. Method of forming a crystalline phase material, electrically conductive line and refractory metal silicide
JP2930042B2 (ja) * 1997-01-13 1999-08-03 日本電気株式会社 半導体装置の製造方法
US6262458B1 (en) 1997-02-19 2001-07-17 Micron Technology, Inc. Low resistivity titanium silicide structures
US6015997A (en) * 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
KR100276388B1 (ko) * 1997-10-30 2001-01-15 윤종용 코발트/니오븀 이중 금속층 구조를 이용한 실리사이드 형성 방법
JPH11204791A (ja) * 1997-11-17 1999-07-30 Toshiba Corp 半導体装置及びその製造方法
US5924001A (en) * 1998-01-08 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ion implantation for preventing polycide void
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
US6204177B1 (en) * 1998-11-04 2001-03-20 Advanced Micro Devices, Inc. Method of forming junction leakage free metal silicide in a semiconductor wafer by alloying refractory metal
KR100313510B1 (ko) * 1999-04-02 2001-11-07 김영환 반도체 소자의 제조방법
US6162713A (en) * 1999-06-17 2000-12-19 United Microelectronics Corp. Method for fabricating semiconductor structures having metal silicides
US6242348B1 (en) * 1999-10-04 2001-06-05 National Semiconductor Corp. Method for the formation of a boron-doped silicon gate layer underlying a cobalt silicide layer
US6440851B1 (en) * 1999-10-12 2002-08-27 International Business Machines Corporation Method and structure for controlling the interface roughness of cobalt disilicide
JP3554514B2 (ja) * 1999-12-03 2004-08-18 松下電器産業株式会社 半導体装置及びその製造方法
US6214679B1 (en) * 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
US6413859B1 (en) 2000-03-06 2002-07-02 International Business Machines Corporation Method and structure for retarding high temperature agglomeration of silicides using alloys
US6331486B1 (en) 2000-03-06 2001-12-18 International Business Machines Corporation Method and structure for reduction of contact resistance of metal silicides using a metal-germanium alloy
US6323130B1 (en) 2000-03-06 2001-11-27 International Business Machines Corporation Method for self-aligned formation of silicide contacts using metal silicon alloys for limited silicon consumption and for reduction of bridging
US20020031909A1 (en) * 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
US6388327B1 (en) 2001-01-09 2002-05-14 International Business Machines Corporation Capping layer for improved silicide formation in narrow semiconductor structures
US6645861B2 (en) * 2001-04-18 2003-11-11 International Business Machines Corporation Self-aligned silicide process for silicon sidewall source and drain contacts
US6559018B1 (en) 2002-01-18 2003-05-06 Taiwan Semiconductor Manufacturing Company Silicon implant in a salicided cobalt layer to reduce cobalt-silicon agglomeration
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
JP4445213B2 (ja) * 2003-05-12 2010-04-07 株式会社日立製作所 半導体装置
US9673280B2 (en) * 2003-06-12 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Cobalt silicidation process for substrates comprised with a silicon-germanium layer
TW594872B (en) * 2003-06-12 2004-06-21 Taiwan Semiconductor Mfg Self-aligned silicided process and structure
US7183182B2 (en) * 2003-09-24 2007-02-27 International Business Machines Corporation Method and apparatus for fabricating CMOS field effect transistors
EP1575082A3 (en) * 2004-03-08 2006-05-31 Interuniversitair Micro-Elektronica Centrum (IMEC) Method for forming a self-aligned germanide structure
US7241674B2 (en) * 2004-05-13 2007-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
US7015126B2 (en) * 2004-06-03 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
US7396767B2 (en) * 2004-07-16 2008-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure including silicide regions and method of making same
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
CN102856177B (zh) * 2011-06-27 2015-01-28 中芯国际集成电路制造(北京)有限公司 半导体器件和用于制造半导体器件的方法
EP2763159A1 (en) * 2013-01-30 2014-08-06 University College Cork Improved low resistance contacts for semiconductor devices
US9166014B2 (en) 2013-06-06 2015-10-20 GlobalFoundries, Inc. Gate electrode with stabilized metal semiconductor alloy-semiconductor stack
EP2978868A4 (en) * 2013-07-12 2017-01-04 Hewlett-Packard Development Company L.P. Amorphous thin metal film
US10177310B2 (en) 2014-07-30 2019-01-08 Hewlett Packard Enterprise Development Lp Amorphous metal alloy electrodes in non-volatile device applications
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US20190119101A1 (en) * 2016-06-24 2019-04-25 Hewlett-Packard Development Company, L.P. Amorphous thin metal film
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
US10515810B2 (en) * 2018-04-10 2019-12-24 Macronix International Co., Ltd. Self-aligned di-silicon silicide bit line and source line landing pads in 3D vertical channel memory
FR3097076B1 (fr) * 2019-06-05 2023-08-18 St Microelectronics Crolles 2 Sas Prises de contact pour composant électronique

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322453A (en) * 1980-12-08 1982-03-30 International Business Machines Corporation Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering
US4946803A (en) * 1982-12-08 1990-08-07 North American Philips Corp., Signetics Division Method for manufacturing a Schottky-type rectifier having controllable barrier height
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4707197A (en) * 1984-08-02 1987-11-17 American Telephone And Telegraph Company, At&T Bell Laboratories Method of producing a silicide/Si heteroepitaxial structure, and articles produced by the method
JPS6191974A (ja) * 1984-10-11 1986-05-10 Kanegafuchi Chem Ind Co Ltd 耐熱性マルチジヤンクシヨン型半導体素子
US4663191A (en) * 1985-10-25 1987-05-05 International Business Machines Corporation Salicide process for forming low sheet resistance doped silicon junctions
FR2636472B1 (fr) * 1988-09-09 1990-11-30 France Etat Procede de formation autoalignee de siliciure de tungstene
JP2877328B2 (ja) * 1988-11-18 1999-03-31 三洋電機株式会社 光起電力装置の製造方法
NL9100334A (nl) * 1991-02-26 1992-09-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt.
JPH0613340A (ja) * 1992-06-24 1994-01-21 Sharp Corp 半導体装置及びその製造方法
US5449631A (en) * 1994-07-29 1995-09-12 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor salicide process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524874B1 (ko) * 1998-06-10 2006-02-20 엘지.필립스 엘시디 주식회사 비정질실리콘박막의결정화방법

Also Published As

Publication number Publication date
US5624869A (en) 1997-04-29
US5608266A (en) 1997-03-04
JPH0845875A (ja) 1996-02-16
KR0156064B1 (ko) 1998-12-01
JP3393731B2 (ja) 2003-04-07
TW289137B (ko) 1996-10-21
EP0677868A1 (en) 1995-10-18

Similar Documents

Publication Publication Date Title
KR950030271A (ko) 열적 안정성을 개선하기 위한 다층 반도체 장치용 박막과 그 방법
CN1095196C (zh) 具有超浅端区的晶体管及其制造方法
KR950010065A (ko) 반도체 장치 및 그 제조방법
KR940022913A (ko) 트렌지스터 및 그의 제작방법
JPS61159768A (ja) 電界効果トランジスタの製造方法
KR940006248A (ko) 반도체장치 및 그 제조방법
JPH0453090B2 (ko)
KR950002180B1 (ko) 반도체장치의 제조방법
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
US7521740B2 (en) Semiconductor device comprising extensions produced from material with a low melting point
KR0151038B1 (ko) 반도체장치의 폴리사이드 콘택 및 그 형성방법
JP2000077549A5 (ko)
JP2746959B2 (ja) 半導体装置の製造方法
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
KR0172250B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPH04307741A (ja) 半導体装置の製造方法
KR970018713A (ko) 반도체 장치 및 그 제조 방법
KR19980068517A (ko) 반도체장치의 제조방법
KR100580049B1 (ko) 반도체 소자의 제조 방법
KR940010919B1 (ko) Ldd형 mos 트랜지스터 제조방법
KR100265560B1 (ko) 반도체 소자의 게이트 전극 및 그 형성방법
KR970008570A (ko) 샐리사이드 구조를 갖는 모스전계효과 트랜지스터 및 그 제조방법
KR19990026608A (ko) 반도체 소자의 금속 확산 방지막 형성방법
JPH04291929A (ja) 半導体装置の製造方法
KR960012371A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950411

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950411

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980720

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980720

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010529

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020628

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030703

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041025

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050630

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060629

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070702

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090701

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20100428

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20100428

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120609