KR20220022019A

KR20220022019A - 입력 감지 방법 및 이를 포함하는 입력 감지 장치

Info

Publication number: KR20220022019A
Application number: KR1020200102734A
Authority: KR
Inventors: 박경태; 이종현; 조강빈; 차고은
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-08-14
Filing date: 2020-08-14
Publication date: 2022-02-23
Also published as: US20240078836A1; US20220050984A1; US20240078835A1; EP4462803A3; EP3955565A3; US11837010B2; EP3955565A2; EP3955565B1; EP4462803A2; EP4462804A2; CN114079740A; EP4462804A3

Abstract

과제를 해결하기 위한 본원 발명의 일 실시예에 따른 입력 감지 장치는 구동선 및 신호 입력선에 연결된 복수의 센서 화소들, 센서 화소들에 구동선을 통해 수평 구동 신호를 순차적으로 제공하는 수평 구동부, n 개의 입력선들 및 하나의 출력선에 연결되고, n 개의 신호 입력선들을 통해 수신한 n 개의 감지 신호를 하나의 출력선으로 순차적으로 출력하는 멀티플렉서, 및 하나의 출력선을 통해 n 개의 감지 신호를 수신하는 수직 구동부;를 포함한다. 수평 구동부는, n 개의 감지 신호에 대응하도록, 수평 구동 신호를 n 번 인가한다.

Description

입력 감지 방법 및 이를 포함하는 입력 감지 장치{INPUT SENSING METHOD AND INPUT SENSING DEVICE INCLUDING THE SAME}

본 발명은 입력 감지 방법 및 이를 포함하는 입력 감지 장치에 관한 것이다.

스마트 폰이나 태블릿 PC 등과 같은 표시 장치가 다방면으로 활용되면서, 사용자의 지문 등을 이용한 생체 정보 인증 방식이 폭 넓게 이용되고 있다. 지문 센싱 기능을 제공하기 위하여, 지문 센서가 표시 장치에 내장되거나 표시 장치의 상부 및/또는 하부에 부착되는 형태로 제공될 수 있다. 이러한 지문 센서 일체형 표시 장치를 FOD(Fingerprint on Display)라고 한다.

FOD는 일 예로, 광 감지 방식의 센서로 구성될 수 있다. 광 감지 방식의 FOD는 화소 내에 마련되는 발광 소자를 광원으로 사용하며, 광 센서 어레이를 구비할 수 있다. 광 센서 어레이는 예를 들어 CMOS 이미지 센서(CMOS Image Sensor; CIS)로 구현될 수 있다.

최근 FOD는 대면적화되는 경향이 있다. 대면적화된 FOD가 더 많은 수의 광 센서들을 구비함에 따라, 광 센서들로부터 출력되는 감지 신호들을 입력 검출부(또는 Read-Out IC)로 전달하기 위한 더 많은 수의 출력선들이 필요하게 되었다. 또한, 광 센서들을 초기화하는데 필요한 리셋 구동부도 더 많은 수의 스테이지 회로들이 필요하게 되었다.

이로 인해, FOD의 대면적화에 보다 적합한 구동 방식을 구현하기 위한 연구가 진행되고 있으며, 아울러, FOD가 대면적화됨에 따라 증가된 노이즈를 저감시키기 위한 방법도 함께 모색되고 있다.

본 발명이 해결하고자 하는 과제는 대면적을 구비한 FOD에서, 리셋 구동부 및 입력 검출부의 사이즈 증가를 최소화하고 제조 비용을 절감할 수 있는 입력 감지 장치를 제공하는데 있다.

또한, 본 발명이 해결하고자 하는 다른 과제는 대면적을 구비한 FOD에서, 외부로부터 발생하는 노이즈를 감소시켜, 센싱 감도를 향상시킬 수 있는 입력 감지 방법 및 이를 포함하는 입력 감지 장치를 제공하는데 있다.

다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

상기 과제를 해결하기 위한 본원 발명의 일 실시예에 따른 입력 감지 장치는 구동선 및 신호 입력선에 연결된 복수의 센서 화소들, 상기 센서 화소들에 상기 구동선을 통해 수평 구동 신호를 순차적으로 제공하는 수평 구동부, n 개의 상기 입력선들 및 하나의 출력선에 연결되고, 상기 n 개의 신호 입력선들을 통해 수신한 n 개의 감지 신호를 상기 하나의 출력선으로 순차적으로 출력하는 멀티플렉서, 및 상기 하나의 출력선을 통해 상기 n 개의 감지 신호를 수신하는 수직 구동부를 포함한다.

상기 수평 구동부는, 상기 n 개의 감지 신호에 대응하도록, 상기 수평 구동 신호를 n 번 인가한다.

상기 수직 구동부는 상기 감지 신호를 적분한 제1 출력 신호를 출력하는 적분 회로를 포함하되, 상기 적분회로는, 상기 출력선에 연결되는 제1 입력단자, 기준 전압선에 연결되는 제2 입력단자 및 출력단자를 포함하는 증폭기, 상기 제1 입력 단자에 연결되는 제1 전극 및 상기 출력 단자에 연결되는 제2 전극을 포함하는 커패시터, 및 상기 제1 입력 단자 및 상기 출력 단자 사이에 배치되는 초기화 스위치를 포함할 수 있다.

상기 수직 구동부는 아날로그 형태의 상기 제1 출력 신호를 디지털 형태의 감지 데이터 신호로 변환하는 아날로그-디지털 컨버터를 포함할 수 있다.

상기 수직 구동부는 상기 증폭기의 출력단자와 상기 아날로그-디지털 컨버터 사이에 배치되는 상관된 이중 샘플 회로를 더 포함할 수 있다.

상기 상관된 이중 샘플 회로는, 상기 출력 단자와 상기 아날로그-디지털 컨버터 사이에 배치되는 제1 샘플링 스위치, 상기 출력 단자와 상기 아날로그-디지털 컨버터 사이에 배치되는 제2 샘플링 스위치, 상기 제1 샘플링 스위치 및 상기 아날로그-디지털 컨버터 사이에 일단이 연결되는 제1 샘플링 커패시터, 상기 제2 샘플링 스위치 및 상기 아날로그-디지털 컨버터 사이에 일단이 연결되는 제2 샘플링 커패시터, 및 상기 제1 샘플링 커패시터의 일단에 연결되는 제1 입력 단자, 상기 제2 샘플링 커패시터의 일단에 연결되는 제2 입력 단자 및 출력단자를 포함하는 차분 증폭기를 포함할 수 있다.

상기 상관된 이중 샘플 회로는, 상기 수평 구동 신호가 인가되기 전에 상기 제1 샘플링 스위치를 턴-온하여, 상기 제1 샘플링 커패시터에 제1_1 출력 신호를 저장하고, 상기 수평 구동 신호가 인가된 후에 상기 제2 샘플링 스위치를 턴-온하여, 상기 제2 샘플링 커패시터에 제1_2 출력 신호를 저장하고, 상기 차분 증폭기는 상기 제1_1 출력 신호 및 상기 제1_2 출력 신호를 차분하여 제1_3 출력 신호를 출력할 수 있다.

상기 증폭 회로는, 상기 제1 샘플링 스위치를 턴-온하기 전에 상기 초기화 스위치를 턴-온할 수 있다.

상기 n 개의 신호 입력선과 상기 하나의 출력선 사이에 접속되는 n 개의 트랜지스터들을 포함할 수 있다.

상기 수평 구동 신호는 상기 구동선마다 n 번 인가될 수 있다.

상기 n 개의 트랜지스터들 각각은, 상기 제1 샘플링 스위치보다 먼저 턴-온되고, 상기 제2 샘플링 스위치보다 늦게 턴-오프될 수 있다.

상기 n 개의 트랜지스터들 각각은, 상기 초기화 스위치보다 먼저 턴-온될 수 있다.

상기 센서 화소는, 리셋 전압 전원선, 바이어스 전압 전원선 및 공통 전압 전원선에 더 연결될 수 있다.

상기 복수의 센서 화소들과 리셋 신호 제어선으로 연결되고, 상기 복수의 센서 화소들로 동시에 리셋 전압을 인가하도록 제어하는 리셋부를 더 포함할 수 있다.

상기 센서 화소는, 상기 리셋 전압 전원에 연결되는 제1 전극, 제1 노드에 연결되는 제2 전극, 및 상기 리셋 신호 제어선과 연결되는 게이트 전극을 포함하는 제1 트랜지스터, 상기 바이어스 전압 전원선에 연결되는 애노드 전극, 및 상기 제1 노드에 연결되는 캐소드 전극을 포함하는 포토 다이오드, 상기 공통 전압 전원선에 연결되는 제1 전극, 제2 노드에 연결되는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터, 및 상기 제2 노드에 연결되는 제1 전극, 상기 신호 입력선에 연결되는 제2 전극, 및 상기 구동선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터를 포함할 수 있다.

상기 센서 화소는, 상기 바이어스 전압 전원선에 연결되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 커패시터를 더 포함할 수 있다.

상기 과제를 해결하기 위한 본원 발명의 일 실시예에 따른 입력 감지 장치는 리셋 제어선 및 구동선에 연결된 복수의 센서 화소들, 상기 센서 화소들 각각에 연결된 리셋 제어선들을 통해 리셋 신호를 인가하는 리셋부, 및 상기 센서 화소들에 상기 구동선을 통해 수평 구동 신호를 순차적으로 제공하는 수평 구동부를 포함한다.

상기 리셋부는, 상기 센서 화소들에 리셋 신호를 동시에 인가한다.

상기 리셋부는, 상기 센서 화소들에 상기 수평 구동 신호를 인가하기 전에, 상기 리셋 신호를 복수회 인가할 수 있다.

상기 센서 화소는, 신호 입력선, 리셋 전압 전원선, 바이어스 전압 전원선 및 공통 전압 전원선에 더 연결되고, 상기 리셋 전압 전원에 연결되는 제1 전극, 제1 노드에 연결되는 제2 전극, 및 상기 리셋 신호 제어선과 연결되는 게이트 전극을 포함하는 제1 트랜지스터, 상기 바이어스 전압 전원선에 연결되는 애노드 전극, 및 상기 제1 노드에 연결되는 캐소드 전극을 포함하는 포토 다이오드, 상기 공통 전압 전원선에 연결되는 제1 전극, 제2 노드에 연결되는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터, 및 상기 제2 노드에 연결되는 제1 전극, 상기 신호 입력선에 연결되는 제2 전극, 및 상기 구동선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터를 포함할 수 있다.

상기 과제를 해결하기 위한 본원 발명의 일 실시예에 따른 입력 감지 방법은 복수의 센서 화소들에 리셋 신호를 동시에 인가하는 단계, 상기 리셋 신호에 응답하여 감지 신호를 생성하는 단계, 상기 센서 화소들에 수평 구동 신호를 순차적으로 인가하는 단계, 상기 수평 구동 신호에 응답하여 순차적으로 출력되는 상기 감지 신호를 수신하는 단계, 상기 수신된 감지 신호에 대응하는 감지 데이터 신호를 생성하는 단계, 및 상기 감지 데이터 신호를 보정하는 단계를 포함한다.

상기 감지 데이터 신호를 보정하는 단계는 상기 감지 데이터 신호를 생성되는 순서에 반비례하도록 스케일(Scale) 보정하는 것을 특징으로 한다.

상기 감지 신호의 크기는 상기 리셋 신호가 인가되는 시점과 상기 수평 구동 신호가 인가되는 시점간의 기간에 비례하여 증가하는 것을 특징으로 할 수 있다.

상기 복수의 센서 화소들에 리셋 신호를 동시에 인가하는 단계는, 상기 센서 화소들에 상기 수평구동 신호를 인가하기 전에, 상기 리셋 신호를 복수회 제공하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따른 입력 감지 장치는, FOD의 모든 광 센서들에 동시에 리셋 전압을 인가하는 리셋 구동부 및 광 센서들과 입력 검출부 사이에 멀티플렉서를 포함함으로써, 리셋 구동부 및 입력 검출부의 사이즈 증가를 최소화하고 제조 비용을 절감할 수 있다.

본 발명의 실시예들에 따른 입력 감지 방법 및 이를 포함하는 입력 감지 장치는, FOD 구동부의 구동 신호들을 제어함으로써, 센싱 감도를 향상시킬 수 있다.

다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1a는 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1b는 도 1a의 표시 장치의 다른 예를 나타내는 블록도이다.
도 2a는 도 1a의 표시 장치의 일 예를 나타내는 단면도이다.
도 2b는 도 1a의 표시 장치의 다른 예를 나타내는 단면도이다.
도 3은 도 1a 또는 도 1b의 표시 장치에 포함되는 입력 감지 장치의 일 예를 나타내는 블록도이다.
도 4는 도 3에 도시된 주사 구동부의 실시예를 나타내는 도면이다.
도 5는 도 4에 도시된 스테이지의 실시예를 나타내는 회로도이다.
도 6a 및 도 6b는 도 3의 입력 감지 장치의 일 예를 나타내는 회로도이다.
도 7은 도 6a의 입력 감지 장치에 포함된 센서 화소의 일 예를 나타내는 도면이다.
도 8a 및 도 8b는 도 6a의 센서 어레이의 동작을 설명하는 파형도이다.
도 9는 도 1a 또는 도 1b의 표시 장치에 포함되는 입력 감지 장치의 일 예를 나타내는 블록도이다.
도 10은 도 9의 입력 감지 장치의 일 예를 나타내는 회로도이다.
도 11은 일 실시예에 따른 도 10의 센서 어레이의 동작을 설명하는 파형도이다.
도 12는 포토 다이오드가 광에 노출되는 시간과 커패시터에 누적되는 전하량의 관계를 나타내는 그래프이다.
도 13은 다른 실시예에 따른 도 10의 센서 어레이의 동작을 설명하는 파형도이다.
도 14는 입력 감지 장치의 센싱 방법을 설명하기 위한 순서도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.

도 1a는 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다. 도 1b는 도 1a의 표시 장치의 다른 예를 나타내는 블록도이다. 도 1a 및 도 1b에는 표시 장치가 개략적으로 도시되어 있다.

도 1a 및 도 1b를 참조하면, 표시 장치(1000)는 표시 패널(100) 및 구동부(200)를 포함할 수 있다. 편의상, 도 1a 및 도 1b에서 표시 패널(100)과 구동부(200)를 분리하여 도시하였으나, 본 발명은 이로써 한정되지 않는다. 예를 들어, 구동부(200)의 전부 또는 일부는 표시 패널(100) 상에 일체로 구현될 수 있다.

표시 패널(100)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.

표시 패널(100)은 표시 영역(AA) 및 비표시 영역(NA)을 포함한다. 표시 영역(AA)에 화소(PXL, 또는 복수의 화소들)가 제공되며, 표시 영역(AA)은 활성 영역(Active Area)으로 명명될 수 있다. 화소(PXL)는 적어도 하나의 발광 소자를 포함할 수 있다. 표시 장치(1000)는 외부로부터 입력되는 영상 데이터에 대응하여 화소(PXL)를 구동하여, 표시 영역(AA)에 영상을 표시한다.

일 실시예에서, 표시 영역(AA)은 입력 감지 영역(FSA)을 포함할 수 있다. 입력 감지 영역(FSA)에는 표시 영역(AA)에 제공되는 화소(PXL) 중 적어도 일부의 화소(PXL)가 제공될 수 있다.

일 실시예에서, 도 1a에 도시된 바와 같이, 표시 영역(AA) 중 적어도 일부가 입력 감지 영역(FSA)으로 설정될 수 있다.

한편, 도 1a에서는 표시 영역(AA)에 하나의 입력 감지 영역(FSA)만이 설정되는 예가 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 표시 영역(AA)에는 규칙적으로 또는 불규칙적으로 배열된 복수 개의 입력 감지 영역(FSA)들이 설정될 수 있다.

또한, 도 1a에서는 입력 감지 영역(FSA)이 표시 영역(AA)의 적어도 일부에 설정되는 예가 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 표시 영역(AA)과 입력 감지 영역(FSA)은 적어도 일부 영역에서만 중첩할 수도 있다.

다른 예에서, 도 1b에 도시된 바와 같이, 표시 영역(AA)의 전체가 입력 감지 영역(FSA)으로 설정될 수도 있다. 이 경우, 입력 감지 수행 시, 실질적으로 사용자의 터치가 이루어지는 부분에서만 입력 감지 동작이 수행될 수 있다. 이하에서, 입력은 사용자의 피부의 융선(ridge)에 의해 만들어진 패턴 또는 생체 정보를 의미하며, 예를 들어, 사용자의 지문(finger print) 및 장문(palm pattern)을 포함할 수 있다.

비표시 영역(NA)은 표시 영역(AA)의 주변에 배치되며, 비활성 영역(Non-active Area)으로 명명될 수 있다. 예를 들어, 비표시 영역(NA)은 배선 영역, 패드 영역, 및 각종 더미 영역을 포함할 수 있다.

일 실시예에서, 표시 장치(1000)는 입력 감지 영역(FSA)에 제공되는 센서 화소(SPXL)를 더 포함할 수 있다. 센서 화소(SPXL)는 광을 감지하기 위한 센서로 구성될 수 있다. 일 실시예에서, 표시 장치(1000)에 마련되는 광원(또는, 화소(PXL))으로부터 출사된 광이 사용자의 신체(예를 들어, 손가락, 손바닥)에 의해 반사되는 경우, 센서 화소(SPXL)는 반사광을 감지하여 대응하는 전기적 신호(예를 들어, 전압 신호)를 출력할 수 있다. 전기적 신호는 구동부(200)(예를 들어, 입력 검출부(220))로 전달되고, 입력 감지를 위해 이용될 수 있다. 이하에서는, 센서 화소(SPXL)가 입력 감지(예를 들어, 지문 감지) 용도로 사용되는 것을 예로 들어 본 발명을 설명하지만, 센서 화소(SPXL)는 터치 센서나 스캐너 등과 같이 다양한 기능을 수행하기 위한 용도로 사용될 수도 있다.

센서 화소(SPXL)가 입력 감지 영역(FSA)에 제공되는 경우(또는, 입력 감지 영역(FSA) 상에 배치되는 경우), 센서 화소(SPXL)는 화소(PXL)와 중첩하거나, 화소(PXL)의 주변에 배치될 수 있다. 예를 들어, 센서 화소(SPXL) 중 일부 또는 전부는 화소(PXL)와 중첩되거나, 센서 화소(SPXL)는 화소(PXL) 및 이에 인접한 화소(PXL) 사이에 배치될 수 있다. 센서 화소(SPXL)와 화소(PXL)는 동일하거나 상이한 크기를 가질 수 있다. 센서 화소(SPLX)와 화소(PXL) 사이의 상대적인 크기 및 배열은 특별히 제한되지 않는다.

센서 화소(SPXL)가 화소(PXL)에 인접하게 배치되거나 화소(PXL)의 적어도 일부와 중첩하는 경우, 센서 화소(SPXL)는 화소(PXL)에 구비되는 발광 소자를 광원으로 사용할 수 있다. 이 경우, 센서 화소(SPXL)는 화소(PXL)에 마련되는 발광 소자와 함께 광 감지 방식의 입력 감지 센서를 구성할 수 있다. 이와 같이, 별도의 외부 광원 없이 화소(PXL)를 광원으로 이용하여 입력 감지 센서 내장형 표시 장치(예를 들어, 지문 센서 내장형 표시 장치)를 구성할 경우, 광 감지 방식의 입력 감지 센서 및 이를 구비한 표시 장치의 두께가 감소되고, 제조 비용이 절감될 수 있다.

실시예들에서, 센서 화소(SPXL)는 표시 패널(100)의 양면 중, 영상이 표시되는 면(예를 들어, 전면)에 대향되는 이면(예를 들어, 배면)에 배치될 수 있다. 다만, 본 발명은 이에 한정되지 않는다.

구동부(200)는 표시 패널(100)을 구동시킬 수 있다. 예를 들어, 구동부(200)는 표시 패널(100)로 영상 데이터에 대응하는 데이터 신호(DS)를 출력할 수 있다. 또한, 구동부(200)는 센서 화소(SPXL)를 위한 구동 신호를 출력하고, 센서 화소(SPXL)로부터 전기적 신호(예를 들어, 감지 신호(SS))를 수신할 수 있다. 구동부(200)는 전기적 신호를 이용하여 사용자의 입력(예를 들어, 지문, 장문)을 검출할 수 있다.

실시예들에서, 구동부(200)는 패널 구동부(210) 및 입력 검출부(220)를 포함할 수 있다. 편의상, 도 1a 및 도 1b에서는 패널 구동부(210)와 입력 검출부(220)가 분리되어 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 입력 검출부(220)의 적어도 일부는 패널 구동부(210)와 함께 집적되거나, 패널 구동부(210)와 연동하여 동작할 수 있다.

패널 구동부(210)는 표시 영역(AA)의 화소(PXL)를 순차적으로 주사하면서 화소(PXL)로 영상 데이터에 대응하는 데이터 신호(DS)를 공급할 수 있다. 이 경우, 표시 패널(100)은 영상 데이터에 대응하는 영상을 표시할 수 있다.

일 실시예에서, 패널 구동부(210)는 화소(PXL)로 지문 감지를 위한 구동 신호를 공급할 수 있다. 여기서, 구동 신호는, 화소(PXL)가 발광하여 센서 화소(SPXL)를 위한 광원으로서 동작하도록, 화소(PXL)에 제공될 수 있다. 이러한 실시예에서, 지문 감지를 위한 구동 신호는, 표시 패널(100) 내의 특정 영역에 마련되는 화소(PXL)(예를 들어, 입력 감지 영역(FSA)에 마련되는 화소(PXL))로 제공될 수 있다.

일 실시예에서, 입력 감지 영역(FSA)에 대응하는 영상 데이터는 입력 검출부(220)에 의해 제공 또는 제어될 수 있다. 예를 들어, 입력 감지 동작 시, 입력 검출부(220)는 입력 감지 영역(FSA)에서 표시될 영상에 대응하는 영상 데이터 또는 제어 신호(IPD)를 패널 구동부(210)에 제공할 수 있다.

또한, 지문 감지를 위한 구동 신호는 입력 검출부(220)에 의하여 센서 화소(SPXL)에 제공될 수 있다.

입력 검출부(220)는 센서 화소(SPXL)를 구동하기 위한 구동 신호(예를 들어, 구동 전압)를 센서 화소(SPXL)로 전달하고, 센서 화소(SPXL)로부터 수신되는 전기적 신호에 기초하여 사용자의 입력을 검출할 수 있다. 예를 들어, 입력 검출부(220)는 센서 화소(SPXL)(또는, 센서 화소(SPXL)를 포함하는 센서 어레이)로부터 공급되는 감지 신호(SS)에 기초하여 사용자의 지문 또는 장문을 검출할 수 있다.

입력 검출부(220) 및 센서 화소(SPXL)는 입력 감지 장치를 구성할 수 있다.

도 2a는 도 1a의 표시 장치의 일 예를 나타내는 단면도이다. 도 2a에는 도 1a 및 도 1b의 표시 장치(1000)의 입력 감지 영역(FSA)에서의 단면이 도시되어 있다.

도 1a 내지 도 2a를 참조하면, 표시 장치(1000)는 입력 감지 영역(FSA)에서 표시 패널(100)과 표시 패널(100)의 일면에 배치된 센서 어레이(PS)(또는, 입력 감지 패널)를 포함할 수 있다. 또한, 표시 장치(1000)는 기판(SUB), 기판(SUB)의 일면(예를 들어, 상부면) 상에 순차적으로 배치되는 회로 소자층(BPL), 발광 소자층(LDL), 제1 보호층(PTL1), 제1 점착층(ADL1) 및 윈도우(WIN)를 포함할 수 있다. 또한, 표시 장치(1000)는 기판(SUB)의 다른 일면(예를 들어, 하부면) 상에 순차적으로 배치되는 제2 점착층(ADL2) 및 제2 보호층(PTL2)을 포함할 수 있다.

기판(SUB)은 표시 패널(100)의 베이스 기재로서, 실질적으로 투명한 투광성 기판일 수 있다. 기판(SUB)은 유리 또는 강화 유리를 포함한 경성 기판(rigid substrate), 또는 플라스틱 재질의 가요성 기판(flexible substrate)일 수 있다. 다만, 기판(SUB)의 재질이 이에 한정되지는 않으며, 기판(SUB)은 다양한 물질로 구성될 수 있다.

회로 소자층(BPL)은 기판(SUB)의 일면 상에 배치되며, 적어도 하나의 도전층을 포함할 수 있다. 예를 들어, 회로 소자층(BPL)은 화소(PXL)의 화소 회로를 구성하는 복수의 회로 소자들과, 화소(PXL)를 구동하기 위한 각종 전원 및 신호를 공급하기 위한 배선들을 포함할 수 있다. 이 경우, 회로 소자층(BPL)은, 적어도 하나의 트랜지스터 및 커패시터 등과 같은 각종 회로 소자들과 이에 연결되는 배선들을 구성하기 위한, 복수의 도전층들을 포함할 수 있다. 또한, 회로 소자층(BPL)은 복수의 도전층들 사이에 제공된 적어도 하나의 절연층을 포함할 수 있다.

발광 소자층(LDL)은 회로 소자층(BPL)의 일면 상에 배치될 수 있다. 발광 소자층(LDL)은, 컨택홀 등을 통해 회로 소자층(BPL)의 회로 소자들 및/또는 배선들에 연결되는 발광 소자(LD)(또는, 복수의 발광 소자들)을 포함할 수 있다. 일 실시예에서, 발광 소자(LD)는 화소(PXL)(또는, 화소 영역(PXA))에 대해 적어도 하나가 마련될 수 있다. 예를 들어, 발광 소자(LD)는 유기 발광 소자, 또는, 마이크로 LED(light emitting diode), 양자점(quantum dot) LED와 같은 무기 발광 소자로 구성될 수 있다. 또한, 유기물과 무기물이 복합적으로 구성된 발광 소자일 수도 있다.

화소(PXL)는 회로 소자층(BPL)에 배치된 회로 소자들과 회로 소자층(BPL) 상부의 발광 소자층(LDL)에 배치된 적어도 하나의 발광 소자(LD)를 포함하여 구성될 수 있다.

제1 보호층(PTL1)은 표시 영역(AA)을 커버하도록 발광 소자층(LDL)의 상부에 배치될 수 있다. 제1 보호층(PTL1)은 박막 봉지층(thin film encapsulation: TFE) 또는 봉지 기판과 같은 밀봉 부재를 포함할 수 있고, 상기 밀봉 부재 외에도 보호 필름 등을 추가적으로 포함할 수 있다.

제1 점착층(ADL1)은 제1 보호층(PTL1)과 윈도우(WIN)의 사이에 배치되어 제1 보호층(PTL1)과 윈도우(WIN)를 결합한다. 제1 점착층(ADL1)은 OCA(optically clear adhesive), OCR(optically clear resin)과 같은 투명 접착제를 포함할 수 있으며, 이외에 다양한 접착 물질을 포함할 수 있다.

윈도우(WIN)는 표시 패널(100)을 포함하는 표시 장치(1000)의 모듈 최상단에 배치되는 보호 부재로서, 실질적으로 투명한 투광성 기판일 수 있다. 윈도우(WIN)는 유리 기판, 플라스틱 필름, 플라스틱 기판으로부터 선택된 다층 구조를 가질 수 있다. 윈도우(WIN)는 경성 또는 가요성의 기재를 포함할 수 있으며, 윈도우(WIN)의 구성 물질이 특별히 한정되지는 않는다.

표시 장치(1000)는 편광판, 반사 방지층, 및/또는 터치 센서층(터치 전극층) 등을 더 포함할 수도 있다. 예를 들어, 표시 장치(1000)는 제1 보호층(PTL1)과 윈도우(WIN)의 사이에 배치되는 편광판 및/또는 터치 센서층을 더 포함할 수 있다.

제2 보호층(PTL2)은 기판(SUB)의 다른 일면 상에 배치될 수 있다. 제2 보호층(PTL2)은 제2 점착층(ADL2)에 의해 기판(SUB)에 결합될 수 있다.

제2 점착층(ADL2)은 기판(SUB)과 제2 보호층(PTL2)을 견고하게 결합(또는 부착)할 수 있다. 제2 점착층(ADL2)은 OCA와 같은 투명 접착제를 포함할 수 있다. 제2 점착층(ADL2)은 접착면과 접착시키기 위한 압력이 가해질 때 접착 물질이 작용하는 감압 접착제(PSA: Pressure Sensitive Adhesive)를 포함할 수 있다.

제2 보호층(PTL2)은 외부로부터 산소 및/또는 수분 등이 유입되는 것을 차단하며 단일층 또는 다중층의 형태로 제공될 수 있다. 제2 보호층(PTL2)은 필름 형태로 구성되어 표시 패널(100)의 가요성을 더욱 확보할 수 있다. 제2 보호층(PTL2)은 OCA와 같은 투명 접착제를 포함한 다른 접착층(미도시)을 통해 센서 어레이(PS)와 결합할 수 있다.

제2 보호층(PTL2)의 하부에는 선택적 광 차단 필름이 더 마련될 수도 있다. 선택적 광 차단 필름은 표시 장치(1000)로 유입된 외부 광 중 특정 주파수 대역의 광(예를 들어, 적외선)을 차단하여 센서 어레이(PS)의 센서 화소(SPXL)로 해당 광이 입사하는 것을 방지할 수 있다. 선택적 광 차단 필름이 제2 보호층(PTL2)의 하부에 더 마련되는 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다.

센서 어레이(PS)는 표시 패널(100)의 적어도 일 영역과 중첩하도록 표시 패널(100)의 다른 일면(예를 들어, 배면)에 점착제 등을 통하여 부착된다. 예를 들어, 센서 어레이(PS)는 입력 감지 영역(FSA)에서 표시 패널(100)과 중첩하도록 배치될 수 있다. 센서 어레이(PS)는 소정의 해상도 및/또는 간격으로 분산된 센서 화소(SPXL)(또는, 복수의 센서 화소들)을 포함할 수 있다.

일 실시예에서, 도시되지는 않았으나, 센서 어레이(PS) 상에는 센서 어레이(PS)로 향하는 광을 집광하여 광 경로를 제공하는 광학계가 제공될 수 있다. 광학계에서 광을 도파하는 투광부의 폭은 센싱 정밀도와 광 변환 효율을 고려하여 결정될 수 있다. 광학계에 의해 센서 어레이(PS)로 입사되는 광의 집광률이 향상될 수 있다. 광학계는 광섬유, 실리콘 등으로 형성될 수 있다.

센서 화소(SPXL)는, 센서 화소(SPXL)로부터 출력되는 전기적 신호로부터 식별 가능할 정도의 지문 영상이 생성될 수 있도록, 적절한 개수, 크기 및 배열을 가질 수 있다. 센서 화소(SPXL) 및 다른 센서 화소 사이의 간격은, 감지 대상물(예를 들어, 지문 등)로부터 반사되는 반사광이 이웃한 적어도 두 개의 센서 화소(SPXL)들에 입사될 수 있도록 조밀하게 설정될 수 있다.

센서 화소(SPXL)는 외부 광을 감지하여 대응하는 전기적 신호, 예를 들어 전압 신호를 출력할 수 있다. 센서 화소(SPXL)에 입사되는 반사광은 사용자의 신체(예를 들어, 손가락)에 형성되는 골(valley)과 융선(ridge)에 의한 광 특성(일 예로, 주파수, 파장, 크기 등)을 가질 수 있다. 따라서, 센서 화소(SPXL)는 반사광의 광 특성에 대응하는 감지 신호(SS)를 출력할 수 있다.

센서 화소(SPXL)로부터 출력된 감지 신호(SS)는 입력 검출부(220)에 의해 영상 데이터로 변환되고, 사용자의 식별(예를 들어, 지문 인증)을 위해 사용될 수 있다.

도 2b는 도 1a의 표시 장치의 다른 예를 나타내는 단면도이다.

도 1a, 도 2a 및 도 2b를 참조하면, 표시 장치(1000)는 핀홀(PIH)을 포함하는 차광층(PHL)을 더 포함할 수 있다. 즉, 광학계로서 핀홀(PIH) 타입을 적용한 구조로, 표시 패널(100) 내부에 광학계가 위치하는 구성이다. 차광층(PHL)은 표시 패널(100) 내부에, 또는 표시 패널(100)과 센서 화소(SPXL) 사이에 배치되고, 센서 화소(SPXL)로 입사되는 광의 일부를 차단할 수 있다. 예를 들어, 차광층(PHL)으로 입사되는 광 중 일부는 차단되고, 나머지 일부는 핀홀(PIH)을 통과하여 차광층(PHL) 하부의 센서 화소(SPXL)에 도달할 수 있다.

핀홀(PIH)은 광학적인 홀을 의미할 수 있는 것으로서, 투광홀의 일종일 수 있다. 예를 들어, 핀홀(PIH)은, 반사광이 표시 패널(100)을 사선 방향 또는 수직 방향으로 투과하여 센서 화소(SPXL)로 입사되는 경로 상에서, 표시 장치(1000)의 레이어들이 서로 중첩하여 형성하는 투광홀들 중 가장 작은 크기(또는, 면적)를 갖는 투광홀일 수 있다.

핀홀(PIH)은 소정의 폭, 예를 들어 5㎛ 내지 20㎛ 범위의 폭을 가질 수 있다. 이에 따라, 차광층(PHL)으로부터 멀어질수록(즉, 차광층(PHL)의 상부 및 하부 방향으로 갈수록) 표시 장치(1000)의 각 층에서 확보해야 할 광학적 개구 영역의 폭은 점진적으로 증가할 수 있다.

핀홀(PIH)의 폭(또는 직경)은 빛의 회절을 방지할 수 있도록 반사광의 파장의 대략 10배 이상, 예를 들어, 대략 4㎛ 또는 5㎛ 이상으로 설정될 수 있다. 또한, 핀홀(PIH)의 폭은 이미지 블러(image blur)를 방지하고, 보다 또렷하게 지문의 형태를 감지할 수 있을 정도의 크기로 설정될 수 있다. 예를 들어, 핀홀(PIH)의 폭은 대략 15㎛ 이하로 설정될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 핀홀(PIH)의 폭은 반사광의 파장 대역 및/또는 모듈의 층별 두께 등에 따라 달라질 수도 있다.

핀홀(PIH)을 통과한 반사광만이 센서 어레이(PS)의 센서 화소(SPXL)에 도달할 수 있다. 매우 좁은 폭의 핀홀(PIH)에 의해 지문으로부터 반사되는 광의 위상과 센서 어레이(PS)에 맺히는 상의 위상은 180도 차이를 가질 수 있다.

센서 화소(SPXL)는 핀홀(PIH)을 통과한 반사광에 대응하는 감지 신호(SS), 예를 들어 전압 신호를 출력할 수 있다.

다만, 이는 예시적인 것으로서, 지문으로부터의 반사광을 검출하는 센서 어레이(PS)의 구성, 배치, 구동 방식 등이 도 2a 또는 도2b에 도시된 센서 어레이(PS)에 한정되는 것은 아니다.

도 3은 도 1a 또는 도 1b의 표시 장치에 포함되는 입력 감지 장치의 일 예를 나타내는 블록도이다. 입력 감지 장치(ISD)는 센서 어레이(PS), 입력 검출부(220) 및 멀티플렉서들(222)을 포함할 수 있다.

도 1a, 도 1b 및 도 3을 참조하면, 센서 어레이(PS)(또는, 입력 감지 패널)는 복수의 센서 화소(SPXL)들을 포함할 수 있다. 일 실시예에서, 센서 화소(SPXL)는 2차원 어레이로 배열될 수 있으나, 이에 한정되지 않는다. 센서 화소(SPXL)는 입사되는 광을, 그 광량에 따라 전하로 광전 변환하는 광전 소자를 포함할 수 있다. 이 때, 센서 어레이(PS)는 센서 화소(SPXL)를 구동하기 위한 리셋 전압(VRST), 바이어스 전압(VBIAS) 및 공통 전압(VCOM)을 외부로부터 수신할 수 있다.

입력 검출부(220)는 수평 구동부(221), 멀티플렉서 제어부(223), 수직 구동부(224), 리셋부(225), 및 제어부(226)를 포함할 수 있다.

수평 구동부(221)는 구동선들(H1 내지 Hn, 단, n은 2 이상의 정수)을 통해 센서 화소(SPXL)에 연결될 수 있다. 수평 구동부(221)는 시프트 레지스터나 어드레스 디코더 등으로 구성되며, 구동선들(H1 내지 Hn)에 구동 신호(또는, 구동 신호들)를 순차적으로 인가할 수 있다. 여기서, 구동 신호는 센서 화소(SPXL)를 선택 구동하기 위한 신호일 수 있다. 예를 들어, 수평 구동부(221)는 센서 화소행 단위로 구동 신호를 인가할 수 있다.

수평 구동부(221)에 의해 선택되고 구동된 센서 화소(SPXL)는, 내부의 광전 소자를 이용하여 광을 감지하고, 감지된 광에 대응하는 전기적 신호(즉, 감지 신호(SS)), 예를 들어, 전압 신호를 출력한다. 전기적 신호는 아날로그 신호일 수 있다.

센서 어레이(PS)는 신호 입력선들(O1 내지 Ok)을 통하여, 멀티플렉서들(222)로 감지 신호(SS)를 제공할 수 있다.

멀티플렉서들(222)은 센서 어레이(PS)로부터 감지 신호(SS)를 제공받고, 감지 신호(SS)를 수직 구동부(224)로 공급할 수 있다. 예를 들어, 멀티플렉서들(222)은 신호 입력선들(O1 내지 Ok)을 통해 감지 신호(SS)를 입력받고, 신호 입력선들(O1 내지 Ok)보다 적은 수의 출력선들(V1 내지 Vm)로 감지 신호(SS)를 시분할적으로 출력할 수 있다.

도 3에서는 신호 입력선들(O1 내지 Ok)의 개수가 출력선들(V1 내지 Vm, m은 2 이상의 정수)의 4 배인 경우를 일례로 도시하였으나, 신호 입력선들(O1 내지 Ok)과 출력선들(V1 내지 Vm)의 비율은 멀티플렉서들(222)의 구조에 따라 다양하게 변화될 수 있다.

멀티플렉서 제어부(223)는 감지 신호 제어 신호(CSS)를 통해 멀티플렉서들(222)의 동작을 제어할 수 있다. 예를 들어, 감지 신호 제어 신호(CSS)는 각 멀티플렉서들(222)에 포함된 트랜지스터들의 동작을 제어하는 역할을 수행할 수 있다.

수직 구동부(224)는 출력선들(V1 내지 Vm)을 통해 감지 신호(SS)를 공급받을 수 있다. 수직 구동부(224)는 센서 화소(SPXL)로부터 출력되는 신호에 대한 처리를 수행할 수 있다.

예를 들어, 수직 구동부(224)는 센서 화소(SPXL)로부터 제공되는 전기적 신호로부터 노이즈를 제거하기 위한 CDS(Correlated Double Sampling) 처리를 수행할 수 있다. 또한, 수직 구동부(224)는 아날로그 형태의 전기적 신호를 디지털 형태의 신호로 변환할 수 있다. 일 실시예에서, 아날로그-디지털 컨버터는 출력선들(V1 내지 Vm)마다 각각 마련되고, 출력선들(V1 내지 Vm)로부터 제공되는 전기적 신호들(또는, 아날로그 신호들)을 병렬적으로 처리할 수 있다.

리셋부(225)는 하나의 리셋 제어선(RSTL)을 통해 센서 어레이(PS)에 구비된 모든 센서 화소(SPXL)들에 연결될 수 있다. 리셋부(225)는 모든 센서 화소(SPXL)들에 리셋 신호(RST)를 동시에 인가할 수 있다. 여기서, 리셋 신호(RST)는 센서 화소(SPXL)에 리셋 전압(VRST)을 인가하기 위한 신호일 수 있다.

제어부(226)는 수평 구동부(221), 멀티플렉서 제어부(223), 수직 구동부(224) 및 리셋부(225)를 제어할 수 있다.

제어부(226)는 클럭 신호, 및 제어 신호(예를 들어, 스타트 펄스)를 수평 구동부(221)에 제공할 수 있다. 이 경우, 수평 구동부(221)는 제어부(226)로부터 제공되는 신호들에 기초하여 센서 화소(SPXL)를 선택 구동하기 위하여 수평 구동 신호(HDS)를 생성할 수 있다.

제어부(226)는 멀티플렉서 제어부(223)로 멀티플렉서 제어신호(MCS)를 제공할 수 있다. 멀티플렉서 제어부(223)는 멀티플렉서 제어신호(MCS)를 입력받고, 이에 대응하는 감지 신호 제어 신호(CSS)를 생성할 수 있다.

제어부(226)는 수직 구동부(224)에 클럭 신호 및 제어 신호를 제공할 수 있다. 이 경우, 수직 구동부(224)는 클럭 신호 및 제어 신호에 기초하여 센서 화소(SPXL)로부터 제공되는 감지 신호(SS)를 주기적으로 샘플링하고, 샘플링된 신호를 디지털 형태의 감지 데이터 신호로 변환할 수 있다.

일 실시예에서, 제어부(226)는 수직 구동부(224)가 수신한 감지 신호(SS)에 대응하는 영상 데이터를 생성하고, 생성된 영상 데이터의 처리를 수행할 수 있다. 또한, 제어부(226)는 처리된 영상 데이터로부터 입력(예를 들어, 지문, 장문)을 검출하며, 검출된 입력을 인증하거나 외부로 전송할 수 있다.

다만, 이는 예시적인 것으로서, 영상 데이터의 생성 및 입력 검출은 제어부(226)에 의해 수행되지 않고, 외부의 호스트 프로세서 등에 의해 수행될 수도 있다.

제어부(226)는 리셋부(225)에 리셋 구동부 제어신호(RCS)를 제공할 수 있다. 리셋부(225)는 리셋 구동부 제어신호(RCS)를 입력받고, 이에 대응하는 리셋 신호(RST)를 생성할 수 있다.

한편, 도 3에서, 수평 구동부(221), 멀티플렉서 제어부(223), 수직 구동부(224), 리셋부(225) 및 제어부(226)가 독립적으로 구성되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 멀티플렉서 제어부(223), 수직 구동부(224), 리셋부(225) 및 제어부(226)는 하나의 집적 회로로 구현되고, 수평 구동부(221)는 센서 화소(SPXL)와 동일한 공정을 통해 센서 어레이(PS)에 형성될 수도 있다.

도 4는 도 3에 도시된 수평 구동부의 실시예를 나타내는 도면이다. 도 4에서는 설명의 편의를 위하여 4개의 스테이지를 도시하기로 한다.

도 4를 참조하면, 본 발명의 실시예에 의한 수평 구동부(221)는 복수의 스테이지(ST1 내지 ST4)를 구비할 수 있다. 스테이지(ST1 내지 ST4) 각각은 구동선들(H1 내지 H4) 중 어느 하나와 접속되며 클럭신호(CLK1, CLK2)에 대응하여 구동된다. 이와 같은 스테이지(ST1 내지 ST4)들은 동일한 회로로 구성된다.

스테이지(ST1 내지 ST4) 각각은 제1 입력단자(2211) 내지 제3 입력단자(2213), 출력단자(2214)를 구비할 수 있다.

스테이지(ST1 내지 ST4) 각각의 제1 입력단자(2211)는 이전단 스테이지의 출력신호(즉, 구동 신호) 또는 시작신호(SSP)를 공급받을 수 있다. 일례로, 첫 번째 스테이지(ST1)의 제1 입력단자(2211)는 시작신호(SSP)를 공급받고, 나머지 스테이지들(ST2 내지 ST4)의 제1 입력단자(2211)는 이전단 스테이지의 출력신호를 공급받는다.

i(i는 홀수 또는 짝수)번째 스테이지(STi)의 제2 입력단자(2212)는 제1 클럭신호(CLK1), 제3 입력단자(2213)는 제2 클럭신호(CLK2)를 공급받을 수 있다. i+1번째 스테이지(STi)의 제2 입력단자(2212)는 제2 클럭신호(CLK2), 제3 입력단자(2213)는 제1 클럭신호(CLK1)를 공급받을 수 있다.

제1 클럭신호(CLK1) 및 제2 클럭신호(CLK2)는 동일한 주기를 가지며 위상이 서로 중첩되지 않는다. 일례로, 하나의 구동선으로 구동 신호가 공급되는 기간을 1수평기간(1H) 이라고 할 때, 클럭신호(CLK1, CLK2) 각각은 2H의 주기를 가지며 서로 다른 수평기간에 공급될 수 있다.

도 5는 도 4에 도시된 스테이지의 실시예를 나타내는 회로도이다. 도 5에서는 설명의 편의성을 위하여 제1 스테이지(ST1) 및 제2 스테이지(ST2)를 도시하기로 한다. 그리고, 도 5에서는 트랜지스터들이 PMOS로 형성되는 것으로 도시되었지만, 본원 발명이 이에 한정되지는 않는다. 일례로, 트랜지스터들은 NMOS로 형성될 수 있다.

도 5를 참조하면, 본 발명의 제1 실시예에 의한 스테이지(ST1)는 제1 구동부(221a), 제2 구동부(221b), 출력부(221c) 및 제1 트랜지스터(M1)를 구비할 수 있다.

출력부(221c)는 제1 노드(N1) 및 제2 노드(N2)에 인가되는 전압에 대응하여 출력단자(2214)로 공급되는 전압을 제어할 수 있다. 이를 위하여, 출력부(221c)는 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제1 커패시터(C1) 및 제2 커패시터(C2)를 구비할 수 있다.

제5 트랜지스터(M5)는 제1 전원(VDD)과 출력단자(2214) 사이에 위치되며, 게이트전극이 제1 노드(N1)에 접속된다. 이와 같은 제5 트랜지스터(M5)는 제1 노드(N1)에 인가되는 전압에 대응하여 제1 전원(VDD)과 출력단자(2214)의 접속을 제어할 수 있다. 여기서, 제1 전원(VDD)은 게이트 오프 전압, 예를 들면 하이레벨의 전압으로 설정된다.

제6 트랜지스터(M6)는 출력단자(2214)와 제3 입력단자(2213) 사이에 위치되며, 게이트전극이 제2 노드(N2)에 접속된다. 이와 같은 제6 트랜지스터(M6)는 제2 노드(N2)에 인가되는 전압에 대응하여 출력단자(2214)와 제3 입력단자(2213)의 접속을 제어할 수 있다.

제1 커패시터(C1)는 제2 노드(N2)와 출력단자(2214) 사이에 접속된다. 이와 같은 제1 커패시터(C1)는 제6 트랜지스터(M6)의 턴-온 및 턴-오프에 대응하는 전압을 충전할 수 있다.

제2 커패시터(C2)는 제1 노드(N1)와 제1 전원(VDD) 사이에 접속된다. 이와 같은 제2 커패시터(C2)는 제1 노드(N1)에 인가되는 전압을 충전할 수 있다.

제1 구동부(221a)는 제1 입력단자(2211) 내지 제3 입력단자(2213)로 공급되는 신호들에 대응하여 제3 노드(N3)의 전압을 제어할 수 있다. 이를 위하여, 제1 구동부(221a)는 제2 트랜지스터(M2) 내지 제4 트랜지스터(M4)를 구비할 수 있다.

제2 트랜지스터(M2_1, M2_2)는 제1 입력단자(2211)와 제3 노드(N3) 사이에 위치되며, 게이트전극이 제2 입력단자(2212)에 접속된다. 이와 같은 제2 트랜지스터(M2_1, M2_2)는 제2 입력단자(2212)로 공급되는 신호에 대응하여 제1 입력단자(2211)와 제3 노드(N3)의 접속을 제어할 수 있다.

제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 제3 노드(N3)와 제1 전원(VDD) 사이에 직렬로 접속된다. 제3 트랜지스터(M3)는 제4 트랜지스터(M4)와 제3 노드(N3) 사이에 위치되며, 게이트전극이 제3 입력단자(2213)에 접속된다. 이와 같은 제3 트랜지스터(M3)는 제3 입력단자(2213)로 공급되는 신호에 대응하여 제4 트랜지스터(M4)와 제3 노드(N3)의 접속을 제어할 수 있다.

제4 트랜지스터(M4)는 제3 트랜지스터(M3)와 제1 전원(VDD) 사이에 위치되며, 게이트전극이 제1 노드(N1)에 접속된다. 이와 같은 제4 트랜지스터(M4)는 제1 노드(N1)의 전압에 대응하여 제3 트랜지스터(M3)와 제1 전원(VDD)의 접속을 제어할 수 있다.

제2 구동부(221b)는 제2 입력단자(2212) 및 제3 노드(N3)의 전압에 대응하여 제1 노드(N1)의 전압을 제어할 수 있다. 이를 위하여, 제2 구동부(221b)는 제7 트랜지스터(M7) 및 제8 트랜지스터(M8)를 구비할 수 있다.

제7 트랜지스터(M7)는 제1 노드(N1)와 제2 입력단자(2212) 사이에 위치되며, 게이트전극이 제3 노드(N3)에 접속된다. 이와 같은 제7 트랜지스터(M7)는 제3 노드(N3)의 전압에 대응하여 제1 노드(N1)와 제2 입력단자(2212)의 접속을 제어할 수 있다.

제8 트랜지스터(M8)는 제1 노드(N1)와 제2 전원(VSS) 사이에 위치되며, 게이트전극이 제2 입력단자(2212)에 접속된다. 이와 같은 제8 트랜지스터(M8)는 제2 입력단자(2212)의 신호에 대응하여 제1 노드(N1)와 제2 전원(VSS)의 접속을 제어할 수 있다. 여기서, 제2 전원(VSS)은 게이트 온 전압, 예를 들면 로우레벨의 전압으로 설정된다.

제1 트랜지스터(M1)는 제3 노드(N3)와 제2 노드(N2) 사이에 위치되며, 게이트전극이 제2 전원(VSS)에 접속된다. 이와 같은 제1 트랜지스터(M1)는 턴-온 상태를 유지하면서 제3 노드(N3) 및 제2 노드(N2)의 전기적 접속을 유지할 수 있다. 추가적으로 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 제3 노드(N3)의 전압 하강폭을 제한할 수 있다. 다시 말하여, 제2 노드(N2)의 전압이 제2 전원(VSS)보다 낮은 전압으로 하강하더라도 제3 노드(N3)의 전압은 제2 전원(VSS)에서 제1 트랜지스터(M1)의 문턱전압을 감한 전압보다 낮아지지 않는다.

도 6a 및 도 6b는 도 3의 입력 감지 장치의 일 예를 나타내는 회로도이다. 도 6a에는 i-1번째 내지 i+1번째 센서 화소행들(단, i는 n보다 작은 양의 정수) 및 j-1번째 내지 j+6번째 센서 화소열들(단, j+5는 k보다 작은 양의 정수)에 포함된 센서 화소(SPXL), 센서 화소(SPXL)에 연결된 멀티플렉서들(222), 리셋부(225) 및 멀티플렉서들(222)에 연결된 수직 구동부(224)를 중심으로, 입력 감지 장치(ISD)가 간략하게 도시되었다. 도 7은 도 6a의 입력 감지 장치에 포함된 센서 화소의 일 예를 나타내는 도면이다. 도 7에는 i번째 센서 화소행 및 j번째 센서 화소열에 포함된 센서 화소(SPXL)가 도시되었다.

도 3 내지 도 7을 참조하면, 입력 감지 장치(ISD)(또는, 센서 어레이(PS))는 수평 구동선들(Hi-1, Hi, Hi+1), 신호 입력선들(Oj-1, Oj, Oj+1, Oj+2, Oj+3, Oj+4, Oj+6), 리셋 제어선(RSTL), 리셋 전압 전원선(PL1), 바이어스 전압 전원선(PL2), 공통 전압 전원선(PL3) 및 이들 각각에 연결된 센서 화소(SPXL)들을 포함할 수 있다.

수평 구동선들(Hi-1, Hi, Hi+1)은 제2 방향(DR2)으로 연장하며, 제2 방향(DR2)에 교차하는 제1 방향(DR1)을 따라 배열될 수 있다.

신호 입력선들(Oj-1, Oj, Oj+1, Oj+2, Oj+3, Oj+4, Oj+6)은 제1 방향(DR1)으로 연장하며, 제2 방향(DR2)을 따라 배열될 수 있다.

리셋 전압 전원선(PL1)에는 리셋 전압(VRST)이 인가될 수 있다.

바이어스 전압 전원선(PL2)에는 바이어스 전압(VBIAS)이 인가될 수 있다.

공통 전압 전원선(PL3)에는 공통 전압(VCOM)이 인가될 수 있다.

센서 화소(SPXL)들은 구동선들(Hi-1, Hi, Hi+1), 신호 입력선들(Oj-1, Oj, Oj+1, Oj+2, Oj+3, Oj+4, Oj+6), 리셋 전압 전원선(PL1), 바이어스 전압 전원선(PL2) 및 공통 전압 전원선(PL3)에 전기적으로 연결될 수 있다.

센서 화소(SPXL)들은 상호 실질적으로 동일하므로, 센서 화소(SPXL)들을 포괄하여 i번째 센서 화소행 및 j번째 센서 화소열에 포함된 센서 화소(SPXL)를 설명하기로 한다.

도 7을 참조하면, 센서 화소(SPXL)는 포토 다이오드(PD), 커패시터(CPD), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3)를 포함할 수 있다.

센서 화소(SPXL)는 리셋 전압 전원선(PL1), 바이어스 전압 전원선(PL2), 공통 전압 전원선(PL3), 제i 수평 구동선(Hi), 및 제j 신호 입력선(Oj)에 연결되며, 제i 구동선(Hi)을 통해 제공되는 수평 구동 신호(HDS)에 응답하여 광전 변환된 전하(또는, 감지 신호(SS, 도 1a 참조))를 제j 신호 입력선(Oj)으로 전달할 수 있다.

제1 트랜지스터(T1)는 리셋 전압 전원선(PL1)에 연결되는 제1 전극, 제1 노드(N1)에 연결되는 제2 전극, 및 리셋 제어선(RSTL)에 연결되는 게이트 전극을 포함할 수 있다.

일 실시예에 따르면, 제1 트랜지스터(T1)는 리셋 전압 전원선(PL1) 및 제1 노드(N1) 사이에 연결되고, 리셋 제어선(RSTL)을 통해 제공되는 리셋 신호(RST, 예를 들어, 트랜지스터를 턴-온시키는 게이트 온 전압 레벨의 신호)에 응답하여 턴-온되며, 이 경우, 제1 노드(N1)의 전위는 리셋 전압(VRST)이 된다. 즉, 제1 트랜지스터(T1)는 포토 다이오드(PD)를 리셋 전압(VRST)으로 초기화할 수 있다.

포토 다이오드(PD)는 바이어스 전압 전원선(PL2) 및 제1 노드(N1) 사이에 전기적으로 연결되고, 입사된 광에 기초하여 전하(또는, 전류)를 생성할 수 있다. 즉, 포토 다이오드(PD)는 광전 변환의 기능을 수행할 수 있다. 예를 들어, 포토 다이오드(PD)의 애노드 전극은 바이어스 전압 전원선(PL2)에 연결되고, 포토 다이오드(PD)의 캐소드 전극은 제1 노드(N1)에 전기적으로 연결되며, 포토 다이오드(PD)는 제1 노드(N1)에 리셋 전압(VRST)이 인가된 이후부터 광전 변환의 기능이 수행될 수 있다.

커패시터(CPD)는 바이어스 전압 전원선(PL2) 및 제1 노드(N1) 사이에 전기적으로 연결되고, 포토 다이오드(PD)에 의해 생성된 전하(또는, 전류)를 일시적으로 저장할 수 있다. 예를 들어, 커패시터(CPD)의 일 전극은 바이어스 전압 전원선(PL2)에 연결되며, 커패시터(CPD)의 타 전극은 제1 노드(N1)에 전기적으로 연결될 수 있다.

제2 트랜지스터(T2)는 공통 전압 전원선(PL3)에 연결되는 제1 전극, 제2 노드(N2)에 연결되는 제2 전극, 및 제1 노드(N1)에 연결되는 게이트 전극을 포함할 수 있다. 일 실시예에 따르면, 포토 다이오드(PD)의 광전 변환 기능 수행시 제1 노드(N1)의 전위는 입사된 광에 기초하여 생성된 전하(또는 전류)량에 비례하여 변할 수 있다. 즉, 제2 트랜지스터(T2)의 게이트 전극 바이어스가 변화하게 된다. 이는 결국, 제2 노드(N2)(또는, 제2 트랜지스터(T2)의 제2 전극)의 전위의 변화를 초래한다.

제3 트랜지스터(T3)는 제2 노드(N2)에 연결되는 제1 전극, 제j 신호 입력선(Oj)에 전기적으로 연결되는 제2 전극, 및 제i 구동선(Hi)에 연결되는 게이트 전극을 포함할 수 있다.

즉, 제3 트랜지스터(T3)는 제2 노드(N2) 및 신호 입력선(Oj) 사이에 전기적으로 연결되고, 제i 구동선(Hi)을 통해 제공되는 수평 구동 신호(HDS, 예를 들어, 트랜지스터를 턴-온시키는 게이트 온 전압 레벨의 구동 신호)에 응답하여 턴-온되며, 제2 노드(N2)의 전하를 제j 신호 입력선(Oj)로 전달할 수 있다.

도 7에서 트랜지스터들(T1, T2, T3)이 P타입 트랜지스터인 것으로 도시되어 있으나, 트랜지스터들(T1, T2, T3) 중 적어도 일부는 N타입으로 구성될 수 있으며, 그에 대응하여 센서 화소(SPXL)의 회로 구조가 다양하게 변형될 수 있다.

다시 도 6a를 참조하면, 센서 어레이(PS)와 수직 구동부(224) 사이에 멀티플렉서들(222)이 배치될 수 있다. 멀티플렉서들(222)은 실질적으로 동일하게 동작하므로, 설명의 편의를 위해, 제1 출력선(V1)에 연결된 제1 멀티플렉서(MUX1)를 중심으로 설명한다.

일 실시예에 따르면, 제1 멀티플렉서(MUX1)는 제4_1 트랜지스터(T4_1), 제4_2 트랜지스터(T4_2), 제4_3 트랜지스터(T4_3), 및 제4_4 트랜지스터(T4_4)를 포함할 수 있다.

제4_1 트랜지스터(T4_1)는 제j-1 신호 입력선(Oj-1)과 제1 출력선(V1) 사이에 연결될 수 있다. 예를 들어, 제4_1 트랜지스터(T4_1)는 제j-1 신호 입력선(Oj-1)에 연결되는 제1 전극, 제1 출력선(V1)에 연결되는 제2 전극, 및 제1 감지 신호 제어선(CSSL1)에 연결되는 게이트 전극을 포함할 수 있다.

제4_1 트랜지스터(T4_1)는 제1 감지 신호 제어신호(CSS1)에 대응하여, 턴-온될 수 있다. 예를 들어, 제4_1 트랜지스터(T4_1)는 제1 감지 신호 제어선(CSSL1)을 통해 멀티플렉서 제어부(223)로부터 제1 감지 신호 제어신호(CSS1)를 공급받을 수 있다.

제4_2 트랜지스터(T4_2)는 제j 신호 입력선(Oj)과 제1 출력선(V1) 사이에 연결될 수 있다. 예를 들어, 제4_2 트랜지스터(T4_2)는 제j 신호 입력선(Oj)에 연결되는 제1 전극, 제1 출력선(V1)에 연결되는 제2 전극, 및 제2 감지 신호 제어선(CSSL2)에 연결되는 게이트 전극을 포함할 수 있다.

제4_2 트랜지스터(T4_2)는 제2 감지 신호 제어신호(CSS2)에 대응하여, 턴-온될 수 있다. 예를 들어, 제4_2 트랜지스터(T4_2)는 제2 감지 신호 제어선(CSSL2)을 통해 멀티플렉서 제어부(223)로부터 제2 감지 신호 제어신호(CSS2)를 공급받을 수 있다.

제4_3 트랜지스터(T4_3)는 제j+1 신호 입력선(Oj+1)과 제1 출력선(V1) 사이에 연결될 수 있다. 예를 들어, 제4_3 트랜지스터(T4_3)는 제j+1 신호 입력선(Oj+1)에 연결되는 제1 전극, 제1 출력선(V1)에 연결되는 제2 전극, 및 제3 감지 신호 제어선(CSSL3)에 연결되는 게이트 전극을 포함할 수 있다.

제4_3 트랜지스터(T4_3)는 제3 감지 신호 제어신호(CSS3)에 대응하여, 턴-온될 수 있다. 예를 들어, 제4_3 트랜지스터(T4_3)는 제3 감지 신호 제어선(CSSL3)을 통해 멀티플렉서 제어부(223)로부터 제3 감지 신호 제어신호(CSS3)를 공급받을 수 있다.

제4_4 트랜지스터(T4_4)는 제j+2 신호 입력선(Oj+2)과 제1 출력선(V1) 사이에 연결될 수 있다. 예를 들어, 제4_4 트랜지스터(T4_4)는 제j+2 신호 입력선(Oj+2)에 연결되는 제1 전극, 제1 출력선(V1)에 연결되는 제2 전극, 및 제4 감지 신호 제어선(CSSL4)에 연결되는 게이트 전극을 포함할 수 있다.

제4_4 트랜지스터(T4_4)는 제4 감지 신호 제어신호(CSS4)에 대응하여, 턴-온될 수 있다. 예를 들어, 제4_4 트랜지스터(T4_4)는 제4 감지 신호 제어선(CSSL4)을 통해 멀티플렉서 제어부(223)로부터 제4 감지 신호 제어신호(CSS4)를 공급받을 수 있다.

수직 구동부(224)는 적분 회로들, 상관된 이중 샘플(Correlated Double Sampling) 회로들(CDS) 및 아날로그-디지털 컨버터들(ADC)을 포함할 수 있다.

적분 회로들 각각은 출력선들(V1, V2) 및 상관된 이중 샘플 회로들(CDS) 사이에 배치될 수 있다. 적분 회로들은 상호 실질적으로 동일하므로, 제1 출력선(V1)에 연결되는 적분 회로를 설명하기로 한다.

적분 회로는 증폭기(AMP), 커패시터(CF), 및 초기화 스위치(SW_INT)를 포함할 수 있다. 증폭기(AMP)의 제1 입력 단자(예를 들어, 정극성(+) 입력 단자)는 제1 출력선(V1)에 연결되고, 증폭기(AMP)의 제2 입력 단자(예를 들어, 부극성(-) 입력 단자)에는 기준 전압(VREF)이 인가될 수 있다.

커패시터(CF)는 증폭기(AMP)의 제1 입력 단자 및 출력 단자 사이에 연결되며, 초기화 스위치(SW_INT)는 커패시터(CF)에 병렬로 연결될 수 있다.

초기화 스위치(SW_INT)가 턴-오프된 경우, 커패시터(CF)는 증폭기(AMP)의 제1 입력 단자에 제공되는 전하(즉, 감지 신호)가 적분되며, 증폭기(AMP)는 출력 단자를 통해 적분된 감지 신호(SS), 즉, 제1 출력 신호(VOUT1)를 출력할 수 있다.

스위치(SW)가 턴-온된 경우, 커패시터(CF)가 초기화될 수 있다.

상관된 이중 샘플 회로들(CDS) 각각은 적분 회로들 및 아날로그-디지털 컨버터(ADC) 사이에 배치될 수 있다.

상관된 이중 샘플 회로(CDS)는 센서 화소(SPXL)에 리셋 전압(VRST, 또는 기준 전압)이 인가되었을 때 제1_1 출력 신호(VOUT1_1) 및 실제 감지 신호(SS)가 인가되었을 때 제1_2 출력 신호(VOUT1_2)를 차분한 제1_3 출력 신호(VOUT1_3)를 출력할 수 있다. 이로 인해, 제1 출력 신호(VOUT1)에 포함된 노이즈를 감소시킬 수 있다.

일 실시예에 따르면, 상관된 이중 샘플 회로(CDS)는 제1 샘플링 스위치(SW_R), 제2 샘플링 스위치(SW_S), 제1 샘플링 커패시터(C_R), 제2 샘플링 커패시터(C_S), 및 차분 증폭기(AMP_DFF)를 포함할 수 있다.

예를 들어, 제1 샘플링 스위치(SW_R)는 제1 샘플링 신호(SHR, 도 8a참조)에 응답하여 턴-온되고, 이 경우, 센서 화소(SPXL)에 리셋 전압(VRST)이 인가되었을 때 제1_1 출력 신호(VOUT1_1)가 제1 샘플링 커패시터(C_R)에 일시적으로 저장될 수 있다. 또한, 제2 샘플링 스위치(SW_S)는 제2 샘플링 신호(SHS, 도 8a 참조)에 응답하여 턴-온되고, 이 경우, 실제 감지 신호(SS)가 인가되었을 때 제1_2 출력 신호(VOUT1_2)가 제2 샘플링 커패시터(C_S)에 일시적으로 저장될 수 있다. 차분 증폭기(AMP_DFF)는 제1 샘플링 커패시터(C_R)에 저장된 제1_1 출력 신호(VOUT1_1) 및 제2 샘플링 커패시터(C_S)에 저장된 제1_2 출력 신호(VOUT1_2)를 차분하여, 제1_3 출력 신호(VOUT1_3)를 아날로그-디지털 컨버터(ADC)에 공급할 수 있다.

다만, 상관된 이중 샘플 회로(CDS)는 상기 구성으로 한정되는 것은 아니며, 공지된 다양한 회로가 적용될 수 있다.

아날로그-디지털 컨버터(ADC)는 상관된 이중 샘플 회로(CDS)로부터 제공된 아날로그 제1_3 출력 신호(VOUT1_3)를 디지털 형태의 감지 데이터 신호(VOUTD)로 변환하여 출력할 수 있다.

다만, 수직 구동부(224)의 실시예는 이에 국한되는 것은 아니다. 도 6b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 수직 구동부(224')는 적분 회로가 생략되고, 제5 트랜지스터(T5)를 포함할 수 있다. 다시 말해, 수직 구동부(224')는 전류 적분 센싱 방식이 아닌, 전압 센싱 방식이 적용될 수 있다.일 실시예에 따르면, 제5 트랜지스터(T5)는 출력선(V1, V2)의 일 영역에 연결된 제1 전극, 접지에 연결된 제2 전극, 및 바이어스 전압(VBIAS)이 인가되는 바이어스 전압 전원선(PL2)에 연결된 게이트 전극을 포함할 수 있다. 이 때, 제1 전극은 이중 샘플 회로들(CDS)의 전단에 대응되는 출력선(V1, V2)에 연결될 수 있다.

도 7의 센서 화소(SPXL)에서, 광전 변환에 의해 발생된 포토 다이오드(PD)의 전압이 제2 트랜지스터(T2)의 게이트 전극(또는, 제1 노드(N1))에 인가되고, 이 전압에 의해 제2 트랜지스터(T2)의 저항 성분이 결정될 수 있다. 출력선들(V1, V2) 각각에 흐르는 전류가 일정하면, 옴의 법칙(V=IR)에 따라 포토 다이오드(PD)의 전압이 출력 전압(또는, 제1 출력 신호(VOUT1))과 비례할 수 있다. 즉, 제5 트랜지스터(T5)의 게이트 전극에 일정한 바이어스 전압(VBIAS)이 인가되는 경우, 출력선들(V1, V2) 각각에서 접지로 일정한 전류가 흐르게 되므로, 제5 트랜지스터(T5)는 전류원으로 기능할 수 있다.

상관된 이중 샘플 회로(CDS)를 통해, 수평 구동 신호(HDS) 인가 전후의 출력 전압들, 즉, 제1_1 출력신호(VOUT1_1) 및 제1_2 출력신호(VOUT1_2)를 산출하고, 두 출력 신호를 차분한 제1_3 출력 신호(VOUT1_3)를 산출하여 아날로그-디지털 컨버터(ADC)에 공급할 수 있다. 상관된 이중 샘플 회로(CDS) 및 아날로그-디지털 컨버터(ADC)는 도 6a를 통해 설명하였는 바, 이하, 중복되는 설명은 생략한다.

도 8a 및 도 8b는 도 6a의 센서 어레이의 동작을 설명하는 파형도이다.

도 6a 내지 도 8b를 참조하면, 초기화 신호(INT)는 초기화 스위치(SW_INT)에 제공되고, 제1 샘플링 신호(SHR)는 제1 샘플링 스위치(SW_R)에 제공되고, 제2 샘플링 신호(SHS)는 제2 샘플링 스위치(SW_S)에 제공될 수 있다. 제1 감지 신호 제어 신호(CSS1)는 제1 감지 신호 제어선(CSSL1)에 제공되고, 제2 감지 신호 제어 신호(CSS2)는 제2 감지 신호 제어선(CSSL2)에 제공되고, 제3 감지 신호 제어 신호(CSS3)는 제3 감지 신호 제어선(CSSL3)에 제공되고, 제4 감지 신호 제어 신호(CSS4)는 제4 감지 신호 제어선(CSSL4)에 제공될 수 있다. 또한, 리셋 신호(RST)는 리셋 제어선(RSTL)에 제공되고, 제1 내지 제n 수평 구동 신호들(HDS1~HDSn)은 제1 내지 제n 수평 구동선(H1~Hn)에 제공될 수 있다.

한 프레임 기간(Frame)은 리셋 구간(RP)과 센싱 구간(SP)을 포함할 수 있다.

본 발명의 일 실시예에 따르면, 리셋 구간(RP)은 한 프레임 기간(Frame) 동안, 한 번 포함될 수 있다. 다시 말해, 리셋 신호(RST)는 화소행 별로 적용되는 것이 아니고, 센서 어레이(PS)에 구비된 모든 센서 화소(SPXL)에 일괄적으로 적용될 수 있다. 이로 인해, 리셋 신호(RST)를 센서 화소(SPXL)에 인가 시 유입될 수 있는 노이즈 발생 확률을 감소시킬 수 있다.

반대로, 화소행 별로 리셋 신호(RST)를 인가하기 위해서는, 도 4 및 도 5에서 설명한 스테이지 회로와 같은 리셋 신호(RST) 인가용 스테이지 회로가 요구될 수 있다. 즉, 스테이지 회로에 연결되어야 하는 IC(예를 들어, 입력 검출부(220), 도 1a 및 도 1b 참조)의 핀수가 증가하므로, 대면적 입력 감지 장치(ISD, 또는 FOD(Fingerprint On Display))를 구현하는데 한계가 있다. 또한, 리셋 신호(RST) 인가용 스테이지 회로를 포함하는 경우, 화소행 별로 순차적으로 리셋 신호(RST)가 인가되므로 센서 화소(SPXL)에 인가 시 유입될 수 있는 노이즈 발생 확률이 증가할 수 있다.

일 실시예에 따르면, 센싱 구간(SP)은 제1 내지 제4 구간들(P1~P4)을 포함할 수 있다. 센싱 구간(SP) 동안 제1 내지 제4 구간(P1~P4)이 순차적으로 반복될 수 있다. 예를 들어, 1 수평 기간(1H)을 주기로 제1 내지 제4 구간(P1~P4)이 반복될 수 있다.

리셋 구간(RP)에서, 제1 시점(t1)에 리셋 신호(RST)가 공급됨에 따라, 모든 화소행의 제1 트랜지스터(T1)가 동시에 턴-온될 수 있다. 그러면, 센서 화소(SPXL)의 제1 노드(N1)로 리셋 전압(VRST)이 일괄적으로 공급될 수 있다. 즉, 리셋 신호(RST)에 의해 제1 트랜지스터(T1)가 턴-온되는 경우, 포토 다이오드(PD)를 리셋 전압(VRST)으로 초기화할 수 있다. 이 때, 포토 다이오드(PD)는 제1 노드(N1)에 리셋 전압(VRST)이 인가된 이후부터 광전 변환의 기능이 수행될 수 있다.

다만, 리셋 구간(RP)에서 인가되는 리셋 신호(RST)의 횟수는 이에 한정되는 것은 아니고, 하나의 리셋 구간(RP)에서 리셋 신호(RST')를 센서 화소(SPXL)의 전체 행에 일괄적으로 복수회 인가할 수 있다. 예를 들어, 하나의 리셋 구간(RP)에서 도 8b에 도시된 바와 같이 논리 로우 레벨(또는, 게이트 온 전압)의 리셋 신호(RST')를 적어도 세번 인가할 수 있다.

이로 인해, 입력 감지 장치(ISD)는 트랜지스터 히스테리시스 특성에 구애받지 않고, 더욱 향상된 센싱 감도를 가질 수 있다.

제1 구간(P1)동안, 제1 감지 신호 제어 신호(CSS1)는 논리 로우 레벨(또는, 게이트 온 전압 레벨)을 유지할 수 있다. 논리 로우 레벨의 제1 감지 신호 제어 신호(CSS1)가 제1 감지 신호 제어선(CSSL1)에 제공되는 경우, 제4_1 트랜지스터(T4_1)는 턴-온 상태를 유지하며, 제j-1 신호 입력선(Oj-1)과 제1 출력선(V1)이 전기적으로 연결될 수 있다.

한편, 본 발명의 일 실시예에 따라, 제1 감지 신호 제어 신호(CSS1)가 턴-온되는 시점이 제2 시점(t2)과 동일하고, 제2 시점(t2)이 제3 시점(t3)보다 앞설 수 있다. 또한, 제1 감지 신호 제어 신호(CSS1)가 턴-오프되는 시점이 제5 시점(t5)보다 늦을 수 있다. 이로 인해, 상관된 이중 샘플 회로(CDS)로 유입될 수 있는 제1 멀티플렉서(MUX1)의 온-오프시 발생하는 노이즈를 감소시킬 수 있다. 다만, 제2 시점(t2)은 제1 감지 신호 제어 신호(CSS1)가 턴-온되는 시점보다 늦을 수 있다.

제2 시점(t2)에 초기화 신호(INT)가 공급됨에 따라, 적분 회로(또는, 수직 구동부(224))의 초기화 스위치(SW_INT)가 턴-온될 수 있다. 그러면, 커패시터(CF)가 초기화될 수 있다. 이 때, 제2 시점(t2)은 제1 구간(P1)의 시작 시점과 동일할 수 있다. 다만, 이에 한정되는 것은 아니고, 제1 구간(P1)의 시작 시점보다 제2 시점(t2)이 늦을 수 있다.

제3 시점(t3)에 제1 샘플링 신호(SHR)가 공급됨에 따라, 제1 샘플링 스위치(SW_R)가 턴-온될 수 있다. 그러면, 신호 입력선(Oj-1 내지 Oj+6)의 노이즈가 포함된 신호(또는, 제1_1 출력신호(VOUT1_1))가 제1 샘플링 커패시터(C_R)에 일시적으로 저장될 수 있다.

한편, 본 발명의 일 실시예에 따라, 수직 구동부(224)는 n 개의 감지 신호 제어 신호(CSS)에 대응하도록, 제1 샘플링 신호(SHR)를 n 번 인가할 수 있다. 예를 들어, 제1 내지 제4 감지 신호 제어 신호(CSS1~CSS4) 각각에 대응되도록 제1 샘플링 신호(SHR)가 4번 인가될 수 있다.

다시 말해, 제1 멀티플렉서(MUX1)에 포함된 제4_1 트랜지스터(T4_1), 제4_2 트랜지스터(T4_2), 제4_3 트랜지스터(T4_3), 및 제4_4 트랜지스터(T4_4) 각각이 턴-온되는 구간과 대응하여, 제1 샘플링 스위치(SW_R)가 4번 턴-온되므로, 신호 입력선들(Oj-1 내지 Oj+6) 각각의 노이즈 성분을 보다 정확하게 산출할 수 있다.

반대로, 제4_1 트랜지스터(T4_1)가 턴-온되는 구간에서만 제1 샘플링 스위치(SW_R)가 턴-온되고, 제4_2 트랜지스터(T4_2), 제4_3 트랜지스터(T4_3), 및 제4_4 트랜지스터(T4_4)가 턴-온되는 구간에서는 제1 샘플링 스위치(SW_R)가 턴-오프 상태를 유지하는 경우, 결과적으로, 제j-1 번째 신호 입력선(Oj-1)의 노이즈를 제j, j+1 및 j+2 번째 신호 입력선(j, j+1 및 j+2)에도 동일하게 적용하는 것인 바, 실제 신호 입력선(Oj-1 내지 Oj+6) 각각의 노이즈를 정확하게 반영하지 못할 수 있다.이로 인해, 차분 증폭기(AMP_DFF)에 의해 제1 샘플링 커패시터(C_R)에 저장된 제1_1 출력 신호(VOUT1_1) 및 제2 샘플링 커패시터(C_S)에 저장된 제1_2 출력 신호(VOUT1_2)를 차분하여 아날로그-디지털 컨버터(ADC)로 출력하는 제1_3 출력 신호(VOUT_3)의 정확도가 저하될 수 있다.

제4 시점(t4)에서, 제1 수평 구동 신호(HDS1)가 공급됨에 따라, 제3 트랜지스터(T3)가 턴-온될 수 있다. 그러면, 제3 트랜지스터(T3)는 제2 노드(N2)의 전하(또는, 측정된 감지 신호(SS))를 제j 신호 입력선(Oj)로 전달할 수 있다. 이 때, 제2 노드(N2)의 전하는 포토 다이오드(PD)에 입사된 광에 기초하여 변화할 수 있다. 구체적으로, 포토 다이오드(PD)의 광전 변환 기능 수행시 제1 노드(N1)의 전위는 입사된 광에 기초하여 생성된 전하(또는 전류)량에 비례하여 변하므로, 제2 트랜지스터(T2)의 게이트 전극 바이어스가 변화하게 된다. 이는 결국, 제2 노드(N2)(또는, 제2 트랜지스터(T2)의 제2 전극)의 전위의 변화를 초래한다.

한편, 본 발명의 일 실시예에 따라, 수평 구동부(221)는, n 개의 감지 제어 신호(CSS)에 대응하도록, 수평 구동 신호(HDS)를 구동선(Hi-1, Hi, Hi+1)마다 n 번 인가할 수 있다. 예를 들어, 제1 내지 제4 감지 신호 제어 신호(CSS1~CSS4) 각각에 대응되도록 제j 번째 구동선(Hi)으로 제1 수평 구동 신호(HDS1)가 4번 인가될 수 있다.

다시 말해, 제1 멀티플렉서(MUX1)에 포함된 제4_1 트랜지스터(T4_1), 제4_2 트랜지스터(T4_2), 제4_3 트랜지스터(T4_3), 및 제4_4 트랜지스터(T4_4) 각각이 턴-온되는 구간과 대응하여, 센서 화소(SPXL)의 제3 트랜지스터(T3)가 4번 턴-온되므로, 제2 노드(N2)의 전하(또는, 측정된 감지 신호(SS))에 노이즈가 발생할 확률이 감소할 수 있다.

반대로, 제4_1 트랜지스터(T4_1)가 턴-온되는 구간에서만 센서 화소(SPXL)의 제3 트랜지스터(T3)가 턴-온되고, 제4_2 트랜지스터(T4_2), 제4_3 트랜지스터(T4_3), 및 제4_4 트랜지스터(T4_4)가 턴-온되는 구간에서는 제3 트랜지스터(T3)가 턴-오프 상태를 유지하는 경우, 제4_1 트랜지스터(T4_1)가 턴-온시 측정된 제2 노드(N2)의 전하들(감지 신호들(SS))을 제4_2 트랜지스터(T4_2), 제4_3 트랜지스터(T4_3), 및 제4_4 트랜지스터(T4_4)가 턴-온되는 경우 그대로 출력하는 것이므로, 제4_1 트랜지스터(T4_1), 제4_2 트랜지스터(T4_2), 제4_3 트랜지스터(T4_3), 및 제4_4 트랜지스터(T4_4) 각각이 턴-온되어 출력되는 제2 노드(N2)의 전하들(또는, 측정된 감지 신호들(SS))의 감도는 순차적으로 낮아질 수 있다.

제5 시점(t5)에서, 제2 샘플링 신호(SHS)가 공급됨에 따라, 제2 샘플링 스위치(SW_S)가 턴-온될 수 있다. 그러면, 제2 노드(N2)의 전하(또는, 측정된 감지 신호(SS))가 인가되었을 때 제1_2 출력 신호(VOUT1_2)가 제2 샘플링 커패시터(C_S)에 일시적으로 저장될 수 있다. 이 때, 차분 증폭기(AMP_DFF)는 제1 샘플링 커패시터(C_R)에 저장된 제1_1 출력 신호(VOUT1_1) 및 제2 샘플링 커패시터(C_S)에 저장된 제1_2 출력 신호(VOUT1_2)를 차분하여, 제1_3 출력 신호(VOUT1_3)를 아날로그-디지털 컨버터(ADC)에 공급할 수 있다.

본 발명에서 수평 구동부(221), 멀티 플렉서들(222), 수평 구동부(221), 및 센서 화소(SPXL) 모두 PMOS 구조로 도시하여 논리 로우일때 동작하는 것으로 설명하였으나, 본발명은 이에 한정하는 것은 아니며, NMOS 구조 혹은 PMOS 및 NMOS 둘 다 적용하는 하이브리드 구조일 수도 있다. 이에 따라, 수평 구동부(221), 멀티 플렉서들(222), 수평 구동부(221), 및 센서 화소(SPXL)의 턴온 시점은 논리 하이 일 수도 있다.

제1 구간(P1)과 유사하게, 제2 구간(P2), 제3 구간(P3) 및 제4 구간(P4) 각각에서, 제2 내지 제4 감지 신호 제어 신호(CSS2~CSS4) 각각은 논리 로우 레벨(또는, 게이트 온 전압 레벨)을 유지할 수 있다. 제2 구간(P2), 제3 구간(P3) 및 제4 구간(P4) 각각에서, 제2 시점(t2)에 초기화 신호(INT)가 공급됨에 따라, 적분 회로(또는, 수직 구동부(224))의 초기화 스위치(SW_INT)가 턴-온되고, 제3 시점(t3)에 제1 샘플링 신호(SHR)가 공급됨에 따라, 제1 샘플링 스위치(SW_R)가 턴-온되고, 제4 시점(t4)에 제1 수평 구동 신호(HDS1)가 공급됨에 따라, 제3 트랜지스터(T3)가 턴-온되며, 제5 시점(t5)에서, 제2 샘플링 신호(SHS)가 공급됨에 따라, 제2 샘플링 스위치(SW_S)가 턴-온될 수 있다.

이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.

도 9는 도 1a 또는 도 1b의 표시 장치에 포함되는 입력 감지 장치의 일 예를 나타내는 블록도이다. 입력 감지 장치(ISD')는 센서 어레이(PS) 및 입력 검출부(220')를 포함하여 구성될 수 있다. 도 10은 도 9의 입력 감지 장치의 일 예를 나타내는 회로도이다.

도 1a, 도 1b, 도 3, 도 6a, 도 9 및 도 10을 참조하면, 도 9에 도시된 실시예는 멀티플렉서들(222) 및 멀티플렉서 제어부(223)를 포함하지 않는다는 점, 및 수직 구동부(224')가 상관된 이중 샘플 회로들(CDS)을 포함하지 않는다는 점에서 도 3에 도시된 실시예와 차이점이 있다. 다만, 도 9의 실시예는 설명의 편의를 위해 도 3의 구성 일부를 생략하였을 뿐, 이하 논의되는 입력 감지 장치(IDS')의 감지 데이터 신호(VOUTD) 보상 방법은 도 3의 실시예에도 적용될 수 있다.

도 1a, 도 1b 및 도 9를 참조하면, 센서 어레이(PS)는 복수의 센서 화소(SPXL)들을 포함할 수 있다. 일 실시예에서, 센서 화소(SPXL)는 2차원 어레이로 배열될 수 있으나, 이에 한정되지 않는다. 센서 화소(SPXL)는 입사되는 광을, 그 광량에 따라 전하로 광전 변환하는 광전 소자를 포함할 수 있다.

입력 검출부(220')는 수평 구동부(221), 수직 구동부(224'), 리셋부(225)및 제어부(226)를 포함할 수 있다.

수평 구동부(221)는 구동선들(H1 내지 Hn, 단, n은 2 이상의 정수)을 통해 센서 화소(SPXL)에 연결될 수 있다. 수평 구동부(221)는 시프트 레지스터나 어드레스 디코더 등으로 구성되며, 구동선들(H1 내지 Hn)에 수평 구동 신호를 순차적으로 인가할 수 있다. 여기서, 수평 구동 신호는 센서 화소(SPXL)를 선택 구동하기 위한 신호일 수 있다. 예를 들어, 수평 구동부(221)는 센서 화소행 단위로 수평 구동 신호를 인가할 수 있다.

센서 어레이(PS)는 신호 입력선들(O1 내지 Ok)을 통하여, 수직 구동부(224')로 감지 신호(SS)를 제공할 수 있다.

수직 구동부(224')는 신호 입력선들(O1 내지 Ok)에 연결되며, 신호 입력선들(O1 내지 Ok)을 통해 센서 화소(SPXL)에 연결될 수 있다. 수직 구동부(224')는 센서 화소(SPXL)로부터 출력되는 신호에 대한 처리를 수행할 수 있다.

예를 들어, 수직 구동부(224')는 아날로그 형태의 전기적 신호를 디지털 형태의 신호로 변환할 수 있다. 일 실시예에서, 아날로그-디지털 컨버터는 신호 입력선들(O1 내지 Ok)마다 각각 마련되고, 신호 입력선들(O1 내지 Ok)로부터 제공되는 전기적 신호들(또는, 아날로그 신호들)을 병렬적으로 처리할 수 있다.

리셋부(225)는 하나의 리셋 제어선(RSTL)에 연결되며, 리셋 제어선(RSTL)을 통해 센서 어레이(PS)의 모든 센서 화소(SPXL)들에 연결될 수 있다. 리셋부(225)는 모든 센서 화소(SPXL)들에 리셋 신호(RST)를 동시에 인가할 수 있다. 여기서, 리셋 신호(RST)는 센서 화소(SPXL)에 리셋 전압(VRST)을 인가하기 위한 신호일 수 있다.

제어부(226)는 수평 구동부(221), 수직 구동부(224') 및 리셋부(225)를 제어할 수 있다.

제어부(226)는 수직 구동부(224')에 클럭 신호 및 제어 신호를 제공할 수 있다. 이 경우, 수직 구동부(224')는 클럭 신호 및 제어 신호에 기초하여 센서 화소(SPXL)로부터 제공되는 감지 신호(SS)를 주기적으로 샘플링하고, 샘플링된 신호를 디지털 형태의 신호로 변환할 수 있다.

일 실시예에서, 제어부(226)는 수직 구동부(224)로부터 수신되는 감지 신호(SS)에 대응하는 영상 데이터를 생성하고, 생성된 영상 데이터의 처리를 수행할 수 있다. 또한, 제어부(226)는 처리된 영상 데이터로부터 입력(예를 들어, 지문, 장문)을 검출하며, 검출된 입력을 인증하거나 외부로 전송할 수 있다.

제어부(226)는 리셋부(225')에 리셋부 제어신호(RCS)를 제공할 수 있다. 리셋부(225)는 리셋부 제어신호(RCS)를 입력받고, 이에 대응하는 리셋 신호(RST)를 생성할 수 있다.

한편, 도 9에서, 수평 구동부(221), 수직 구동부(224'), 리셋부(225) 및 제어부(226)가 독립적으로 구성되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 수직 구동부(224'), 리셋부(225) 및 제어부(226)는 하나의 집적 회로로 구현되고, 수평 구동부(221)는 센서 화소(SPXL)와 동일한 공정을 통해 센서 어레이(PS)에 형성될 수도 있다.

도 10은 도 9의 입력 감지 장치의 일 예를 나타내는 회로도이다. 도 10에는 i-1번째 내지 i+1번째 센서 화소행들(단, i는 n보다 작은 양의 정수) 및 j-1번째 내지 j+1번째 센서 화소열들(단, j는 k보다 작은 양의 정수)에 포함된 센서 화소(SPXL), 센서 화소(SPXL)에 연결된 리셋부(225) 및 수직 구동부(224)를 중심으로, 입력 감지 장치(ISD)가 간략하게 도시되었다.

도 7, 도 9 및 도 10을 참조하면, 입력 감지 장치(ISD')(또는, 센서 어레이(PS))는 수평 구동선들(Hi-1, Hi, Hi+1), 신호 입력선들(Oj-1, Oj, Oj+1), 리셋 제어선(RSTL), 리셋 전압 전원선(PL1), 바이어스 전압 전원선(PL2), 공통 전압 전원선(PL3) 및 이들 각각에 연결된 센서 화소(SPXL)들을 포함할 수 있다.

신호 입력선들(Oj-1, Oj, Oj+1)은 제1 방향(DR1)으로 연장하며, 제2 방향(DR2)을 따라 배열될 수 있다.

리셋 전압 전원선(PL1)에는 리셋 전압(VRST)이 인가될 수 있다.

공통 전압 전원선(PL3)에는 공통 전압(VCOM)이 인가될 수 있다.

센서 화소(SPXL)들은 구동선들(Hi-1, Hi, Hi+1), 신호 입력선들(Oj-1, Oj, Oj+1), 리셋 전압 전원선(PL1), 바이어스 전압 전원선(PL2) 및 공통 전압 전원선(PL3)에 전기적으로 연결될 수 있다.

센서 화소(SPXL)는 포토 다이오드(PD), 커패시터(CPD), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3)를 포함할 수 있다. 센서 화소(SPXL)의 구동은 도 7을 통해 상술한 바와 동일하므로, 여기서는 중복되는 설명을 생략한다.

수직 구동부(224')는 적분 회로들, 및 아날로그-디지털 컨버터들(ADC)을 포함할 수 있다.

적분 회로들 각각은 신호 입력선들(Oj-1, Oj, Oj+1) 및 아날로그-디지털 컨버터(ADC) 사이에 배치될 수 있다. 적분 회로는 증폭기(AMP), 커패시터(CF), 및 초기화 스위치(SW_INT)를 포함할 수 있다. 적분 회로들의 구동은 도 6a을 통해 상술한 바와 동일하므로, 여기서는 중복되는 설명을 생략한다.

적분 회로들 각각은 제j-1 출력 신호(VOUTj-1), 제j 출력 신호(VOUTj) 및 제j+1 출력 신호(VOUTj+1)를 아날로그-디지털 컨버터(ADC)에 공급할 수 있다.

아날로그-디지털 컨버터(ADC)는 적분회로들로부터 제공된 아날로그 제j-1 출력 신호(VOUTj-1), 제j 출력 신호(VOUTj) 및 제j+1 출력 신호(VOUTj+1) 각각을 디지털 형태의 감지 데이터 신호(VOUTD_j-1, VOUTD_j, VOUTD_j+1)로 변환하여 출력할 수 있다.

도 11은 일 실시예에 따른 도 6a10의 센서 어레이의 동작을 설명하는 파형도이다. 도 12는 포토 다이오드가 광에 노출되는 시간과 커패시터에 누적되는 전하량의 관계를 나타내는 그래프이다.

도 9 내지 도 11을 참조하면, 리셋 신호(RST)는 리셋 제어선(RSTL)에 제공되고, 제1 내지 제n-3 수평 구동 신호들(HDS1~HDSn-3)은 제4 내지 제n 수평 구동선(H1~Hn)에 제공될 수 있다. 이 때, 제1 내지 제3 구동선들(H1 내지 H3)은 더미(Dummy) 구동선들로서, 수평 구동 신호(HDS)가 인가되지 않을 수 있다.

반대로, 화소행 별로 리셋 신호(RST)를 인가하기 위해서는, 도 4 및 도 5에서 설명한 스테이지 회로와 같은 리셋 신호(RST) 인가용 스테이지 회로가 요구될 수 있다. 이 경우, 스테이지 회로에 연결되야하는 IC(예를 들어, 입력 검출부(220), 도 1a 및 도 1b 참조)의 핀수가 증가하므로, 대면적 입력 감지 장치(ISD, 또는 FOD(Fingerprint On Display))를 구현하는데 한계가 있다. 또한, 리셋 신호(RST) 인가용 스테이지 회로를 포함하는 경우, 화소행 별로 순차적으로 리셋 신호(RST)가 인가되므로 센서 화소(SPXL)에 인가 시 유입될 수 있는 노이즈 발생 확률이 증가할 수 있다.

일 실시예에 따르면, 센싱 구간(SP)동안 제1 내지 제n-3 수평 구동 신호들(HDS1 내지 HDSn-3)이 순차적으로 제4 내지 제n 구동선들(H4 내지 Hn)을 통해 센서 화소(SPXL)에 인가될 수 있다.

리셋 구간(RP)에서, 제0 시점(t0)에 리셋 신호(RST)가 공급됨에 따라, 모든 화소행의 제1 트랜지스터(T1)가 동시에 턴-온될 수 있다. 그러면, 센서 화소(SPXL)의 제1 노드(N1)로 리셋 전압(VRST)이 일괄적으로 공급될 수 있다. 즉, 리셋 신호(RST)에 의해 제1 트랜지스터(T1)가 턴-온되는 경우, 포토 다이오드(PD)를 리셋 전압(VRST)으로 초기화할 수 있다. 이 때, 포토 다이오드(PD)는 제1 노드(N1)에 리셋 전압(VRST)이 인가된 이후부터 광전 변환의 기능이 수행될 수 있다.

이 후, 제1 시점(t1)에서, 제1 수평 구동 신호(HDS1)가 공급됨에 따라, 제4 번째 화소행의 제3 트랜지스터(T3)가 턴-온될 수 있다. 그러면, 제3 트랜지스터(T3)는 제2 노드(N2)의 전하(또는, 측정된 감지 신호(SS))를 신호 입력선(Oj-1, Oj, Oj+1)로 전달할 수 있다.

제1 시점(t1)과 유사하게, 제2 시점(t2) 내지 제n-3 시점(tn-3)에서, 제2 내지 제n-3 수평 구동 신호(HDS2 내지 HDSn-3)가 순차적으로 공급됨에 따라, 해당하는 화소행의 제3 트랜지스터(T3)가 화소행 단위로 순차적으로 턴-온될 수 있다.

이 때, 센서 화소(SPXL)의 제2 노드(N2)의 전하는 포토 다이오드(PD)에 입사된 광에 기초하여 변화할 수 있다. 구체적으로, 포토 다이오드(PD)의 광전 변환 기능 수행시 제1 노드(N1)의 전위는 입사된 광에 기초하여 생성된 전하(또는 전류)량에 비례하여 변하므로, 제2 트랜지스터(T2)의 게이트 전극 바이어스가 변화하게 된다. 이는 결국, 제2 노드(N2)(또는, 제2 트랜지스터(T2)의 제2 전극)의 전위의 변화를 초래한다.

도 12에 도시된 그래프는, 리셋 신호(RST)가 제1 트랜지스터(T1)에 인가된 후, 경과된 시간이 증가할수록 커패시터(SW_PD)에 저장되는 전하량이 일정한 비율로 증가함을 나타낸다. 즉, 수평 구동 신호(HDS)가 늦게 인가될수록 포토 다이오드(PD)의 노출 시간이 길어지므로, 커패시터(CPD)에 저장된 전하량이 증가할 수 있다. 예를 들어, 4번째 화소행에 배치된 센서 화소(SPXL)의 커패시터(CPD)에 저장된 전하량보다 n번째 화소행에 배치된 센서 화소(SPXL)의 커패시터(CPD)에 저장된 전하량의 크기가 클 수 있다.

화소행 별로 리셋 신호(RST)가 인가되는 경우, 리셋 신호(RST)의 인가 시점부터 각 화소행의 수평 구동 신호(HDS)가 인가 시점까지의 기간이 동일하므로, 화소행 별로 포토 다이오드(PD)의 노출 시간이 동일하여, 실제 측정되어야할 감지 신호(SS, 도 1a, 도 1b 참조)에 대응되는 감지 데이터 신호(VOUTDj-1, VOUTDj, VOUTDj+1)를 얻을 수 있으나, 본 발명의 실시예와 같이 각 화소행 별로 포토 다이오드(PD)의 노출 시간이 상이한 경우, 결과적으로, 실제 측정되어야할 감지 신호(SS)에 대응되는 감지 데이터 신호(VOUTDj-1, VOUTDj, VOUTDj+1)를 얻을 수 없다.

이 때, 제4 화소행의 포토 다이오드(PD)의 노출시간(t_EX1)은 제0 시점(t0)과 제1 시점(t1)사이의 기간이고, 제5 화소행의 포토 다이오드(PD)의 노출시간(t_EX2)은 제0 시점(t0)과 제2 시점(t2)사이의 기간이고, 제6 화소행의 포토 다이오드(PD)의 노출시간(t_EX3)은 제0 시점(t0)과 제3 시점(t3)사이의 기간이고, 제7 화소행의 포토 다이오드(PD)의 노출시간(t_EX4)은 제0 시점(t0)과 제4 시점(t4)사이의 기간이고, 제n-1 화소행의 포토 다이오드(PD)의 노출시간(t_Exn-4)은 제0 시점(t0)과 제n-4 시점(수-4)사이의 기간이고, 제n 화소행의 포토 다이오드(PD)의 노출시간(t_Exn-3)은 제0 시점(t0)과 제n-3 시점(tn-3)사이의 기간이다(t_EX1 < t_EX2 < t_EX3 < t_EX4 < t_EXn-4 < t_Exn-3).

따라서, 본 발명의 일 실시예에 따른 입력 감지부(ISD')가 화소행 별로 포토 다이오드(PD)의 노출 시간이 동일한 경우에 얻을 수 있는 감지 데이터 신호(VOUTDj-1, VOUTDj, VOUTDj+1)를 얻기 위해서는 보정이 요구된다. 일 실시예에 따르면, 감지 데이터 신호(VOUTDj-1, VOUTDj, VOUTDj+1)를 생성되는 순서에 반비례하도록 스케일(Scale) 보정할 수 있다.

예를 들어, 4번째 화소행에 배치된 센서 화소(SPXL)의 커패시터(CPD)에 저장된 전하량을 4번째 화소행에 배치된 센서 화소(SPXL)의 포토 다이오드(PD)가 광에 노출된 시간(t_EX1)으로 나누고, n번째 화소행에 배치된 센서 화소(SPXL)의 커패시터(CPD)에 저장된 전하량을 n번째 화소행에 배치된 센서 화소(SPXL)의 포토 다이오드(PD)가 광에 노출된 시간(t_Exn-3)으로 나눔으로써, 스케일 보정을 진행할 수 있다.

이 때, 도 12에서 검토한 바와 같이, 포토 다이오드(PD)의 노출 시간과 커패시터(CPD)의 관계는 실험적으로 측정 가능하므로, 측정된 데이터를 토대로 미리 룩업 테이블을 만들어서 감지 데이터 신호(VOUTD)를 보정할 수도 있다.

다만, 보정 방법은 이에 한정되는 것은 아니고, 보정없이 감지 데이터 신호(VOUTDj-1, VOUTDj, VOUTDj+1)를 출력한 후에, 출력된 감지 데이터 신호(VOUTDj-1, VOUTDj, VOUTDj+1)를 화소행 별로 포토 다이오드(PD)가 광에 노출되는 시간으로 직접 나눔으로써, 스케일 보정을 진행할 수도 있다.

본 발명의 일 실시예에 따라, 리셋 신호(RST)를 모든 센서 화소(SPXL)에 동시에 인가하고, 감지 데이터 신호(VOUTD)를 후 보정하는 경우, 리셋 신호(RST)를 화소행 별로 인가하는데 필요한 스테이지 회로를 구비할 필요가 없으므로, 대면적 입력 감지 장치(ISD, 또는 FOD(Fingerprint On Display))를 구현하는데 유리할 수 있다. 또한, 리셋 신호(RST)가 인가되는 횟수가 감소하므로 센서 화소(SPXL)에 신호 인가 시 유입될 수 있는 노이즈 발생 확률도 감소할 수 있다.

도 13은 다른 실시예에 따른 도 10의 센서 어레이의 동작을 설명하는 파형도이다.

도 13을 참조하면, 리셋 구간(RP')동안 리셋 신호(RST')가 복수회 리셋 제어선(RSTL)에 제공된다는 점에서, 도 11에 도시된 실시예와 차이점이 있다.

본 발명의 일 실시예에 따르면, 한 프레임 기간(Frame)은 리셋 구간(RP')과 센싱 구간(SP)을 포함한다.

본 발명의 일 실시예에 따르면, 리셋 구간(RP')은 한 프레임 기간(Frame) 동안, 한 번 포함될 수 있고, 하나의 리셋 구간(RP')에서 리셋 신호(RST')를 센서 화소(SPXL)의 전체 행에 일괄적으로 복수회 인가할 수 있다. 예를 들어, 하나의 리셋 구간(RP')에서 도 13에 도시된 바와 같이 논리 로우 레벨(또는, 게이트 온 전압)의 리셋 신호(RST')를 적어도 세번 인가할 수 있다.

도 14는 입력 감지 장치의 센싱 방법을 설명하기 위한 순서도이다.

도 3 내지 도 14를 참조하면, 입력 감지 장치(ISD, ISD', 도 3, 및 도 9 참조)의 센싱 방법은 리셋부(225)를 통해, 모든 센서 화소들(SPXL)에 리셋 신호(RST)를 동시에 인가하는 단계를 포함할 수 있다(S10).

리셋부(225)는 리셋 신호(RST)를 리셋 제어선(RSTL)을 통해 모든 센서 화소(SPXL)에 일괄적으로 한 번 인가할 수 있다. 이로 인해, 리셋 신호(RST)를 센서 화소(SPXL)에 인가 시 유입될 수 있는 노이즈 발생 확률을 감소시킬 수 있다.

이후, 입력 감지 장치(ISD, ISD')의 센싱 방법은 센서 화소들(SPXL)에 의해, 리셋 신호(RST)에 응답하여 감지 신호를 생성하는 단계를 포함할 수 있다(S20).

포토 다이오드(PD)는 리셋 전압(VRST)이 인가된 이후부터 광전 변환의 기능을 수행할 수 있다. 커패시터(CPD)는 포토 다이오드(PD)에 의해 생성된 전하(또는, 전류)를 일시적으로 저장할 수 있다. 포토 다이오드(PD)의 광전 변환 기능 수행시 포토 다이오드(PD)의 캐소드에 연결된 제1 노드(N1)의 전위는 입사된 광에 기초하여 생성된 전하(또는 전류)량에 비례하여 변할 수 있다.

이후, 입력 감지 장치(ISD, ISD')의 센싱 방법은 수평 구동부(221)에 의해 센서 화소들(SPXL)에 수평 구동 신호(HDS)를 순차적으로 인가하는 단계를 포함할 수 있다(S30).

본 발명의 일 실시예에 따라 입력 감지 장치(ISD)가 멀티플렉서들(222)을 포함하는 경우, 멀티플렉서들(222)에 포함된 제4_1 트랜지스터(T4_1), 제4_2 트랜지스터(T4_2), 제4_3 트랜지스터(T4_3), 및 제4_4 트랜지스터(T4_4) 각각이 턴-온되는 구간과 대응하여, 센서 화소(SPXL)의 제3 트랜지스터(T3)가 4번 턴-온되므로, 측정된 감지 신호(SS))에 노이즈가 발생할 확률이 감소할 수 있다

이후, 입력 감지 장치(ISD, ISD')의 센싱 방법은 수평 구동 신호(HDS)에 응답하여 순차적으로 출력되는 감지 신호(SS)를 수신하는 단계를 포함할 수 있다(S40)

수평 구동 신호(HDS)가 공급됨에 따라, 화소행 별로 제3 트랜지스터(T3)가 턴-온될 수 있다. 그러면, 제3 트랜지스터(T3)는 측정된 감지 신호(SS)를 신호 입력선(O1 내지 Ok)으로 전달할 수 있다. 수직 구동부(224)는 출력선(V1 내지 Vm)을 통해 감지 신호(SS)를 수신할 수 있다.

이후, 입력 감지 장치(ISD, ISD')의 센싱 방법은 수신된 감지 신호(SS)에 대응하는 감지 데이터 신호(VOUTD)를 생성하는 단계를 포함할 수 있다(S50).

적분 회로들의 증폭기(AMP)는 출력 단자를 통해 적분된 감지 신호(SS), 즉, 제1 출력 신호(VOUT1)를 출력할 수 있다.

수직 구동부(224)가 상관된 이중 샘플 회로(CDS)를 포함하는 경우, 상관된 이중 샘플 회로(CDS)는 센서 화소(SPXL)에 리셋 전압(VRST, 또는 기준 전압)이 인가되었을 때 제1_1 출력 신호(VOUT1_1) 및 실제 감지 신호(SS)가 인가되었을 때 제1_2 출력 신호(VOUT1_2)를 차분한 제1_3 출력 신호(VOUT1_3)를 출력할 수 있다. 이로 인해, 제1 출력 신호(VOUT1)의 노이즈를 감소시킬 수 있다.

이후, 입력 감지 장치(ISD, ISD')의 센싱 방법은 감지 데이터 신호를 생성되는 순서에 반비례하도록 스케일(Scale) 보정하는 단계를 포함할 수 있다(S60).

본 발명의 일 실시예에 따른 입력 감지부(ISD')가 화소행 별로 포토 다이오드(PD)의 노출 시간이 동일한 경우에 얻을 수 있는 감지 데이터 신호(VOUTDj-1, VOUTDj, VOUTDj+1)를 얻기 위해서는 보정이 요구된다. 일 실시예에 따르면, 감지 데이터 신호(VOUTDj-1, VOUTDj, VOUTDj+1)를 생성되는 순서에 반비례하도록 스케일(Scale) 보정할 수 있다.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

1000: 표시 장치
100: 표시 패널
200: 구동부
210: 패널 구동부
220: 입력 검출부
221: 수평 구동부
222: 멀티플렉서들
223: 멀티플렉서 제어부
224: 수직 구동부
225: 리셋부
226: 제어부
ISD: 입력 감지 장치
PS: 센서 어레이
SPXL: 센서 화소

Claims

구동선 및 신호 입력선에 연결된 복수의 센서 화소들;
상기 센서 화소들에 상기 구동선을 통해 수평 구동 신호를 순차적으로 제공하는 수평 구동부;
n(n은 2이상의 자연수) 개의 상기 신호 입력선들 및 하나의 출력선에 연결되고, 상기 n 개의 신호 입력선들을 통해 수신한 n 개의 감지 신호를 상기 하나의 출력선으로 순차적으로 출력하는 멀티플렉서; 및
상기 하나의 출력선을 통해 상기 n 개의 감지 신호를 수신하는 수직 구동부;를 포함하되,
상기 수평 구동부는, 상기 n 개의 감지 신호에 대응하도록, 상기 수평 구동 신호를 n 번 인가하는 입력 감지 장치.
제1 항에 있어서,
상기 수직 구동부는 상기 감지 신호를 적분한 제1 출력 신호를 출력하는 적분 회로를 포함하되,
상기 적분회로는,
상기 출력선에 연결되는 제1 입력단자, 기준 전압선에 연결되는 제2 입력단자 및 출력단자를 포함하는 증폭기;
상기 제1 입력 단자에 연결되는 제1 전극 및 상기 출력 단자에 연결되는 제2 전극을 포함하는 커패시터; 및
상기 제1 입력 단자 및 상기 출력 단자 사이에 배치되는 초기화 스위치;를 포함하는 입력 감지 장치.
제2 항에 있어서,
상기 수직 구동부는 아날로그 형태의 상기 제1 출력 신호를 디지털 형태의 감지 데이터 신호로 변환하는 아날로그-디지털 컨버터를 포함하는 입력 감지 장치.
제3 항에 있어서,
상기 수직 구동부는 상기 증폭기의 출력단자와 상기 아날로그-디지털 컨버터 사이에 배치되는 상관된 이중 샘플 회로를 더 포함하고,
상기 상관된 이중 샘플 회로는,
상기 출력 단자와 상기 아날로그-디지털 컨버터 사이에 배치되는 제1 샘플링 스위치;
상기 출력 단자와 상기 아날로그-디지털 컨버터 사이에 배치되는 제2 샘플링 스위치;
상기 제1 샘플링 스위치 및 상기 아날로그-디지털 컨버터 사이에 일단이 연결되는 제1 샘플링 커패시터;
상기 제2 샘플링 스위치 및 상기 아날로그-디지털 컨버터 사이에 일단이 연결되는 제2 샘플링 커패시터; 및
상기 제1 샘플링 커패시터의 일단에 연결되는 제1 입력 단자, 상기 제2 샘플링 커패시터의 일단에 연결되는 제2 입력 단자 및 출력단자를 포함하는 차분 증폭기;를 포함하는 입력 감지 장치.
제4 항에 있어서,
상기 상관된 이중 샘플 회로는,
상기 수평 구동 신호가 인가되기 전에 상기 제1 샘플링 스위치를 턴-온하여, 상기 제1 샘플링 커패시터에 제1_1 출력 신호를 저장하고,
상기 수평 구동 신호가 인가된 후에 상기 제2 샘플링 스위치를 턴-온하여, 상기 제2 샘플링 커패시터에 제1_2 출력 신호를 저장하고,
상기 차분 증폭기는 상기 제1_1 출력 신호 및 상기 제1_2 출력 신호를 차분하여 제1_3 출력 신호를 출력하는 입력 감지 장치.
제4 항에 있어서,
상기 증폭 회로는,
상기 제1 샘플링 스위치를 턴-온하기 전에 상기 초기화 스위치를 턴-온하는 입력 감지 장치.
제4 항에 있어서,
상기 n 개의 신호 입력선과 상기 하나의 출력선 사이에 접속되는 n 개의 트랜지스터들을 포함하는 입력 감지 장치.
제1 항에 있어서,
상기 수평 구동 신호는 상기 구동선마다 n 번 인가되는 입력 감지 장치.
제7 항에 있어서,
상기 n 개의 트랜지스터 각각은, 상기 제1 샘플링 스위치보다 먼저 턴-온되고, 상기 제2 샘플링 스위치보다 늦게 턴-오프되는 입력 감지 장치.
제7 항에 있어서,
상기 n 개의 트랜지스터들 각각은, 상기 초기화 스위치보다 먼저 턴-온되는 입력 감지 장치.
제1 항에 있어서,
상기 센서 화소는, 리셋 전압 전원선, 바이어스 전압 전원선 및 공통 전압 전원선에 더 연결되는 입력 감지 장치.
제11 항에 있어서,
상기 복수의 센서 화소들과 리셋 신호 제어선으로 연결되고, 상기 복수의 센서 화소들로 동시에 리셋 전압을 인가하도록 제어하는 리셋부를 더 포함하는 입력 감지 장치.
제12 항에 있어서,
상기 센서 화소는,
상기 리셋 전압 전원에 연결되는 제1 전극, 제1 노드에 연결되는 제2 전극, 및 상기 리셋 신호 제어선과 연결되는 게이트 전극을 포함하는 제1 트랜지스터;
상기 바이어스 전압 전원선에 연결되는 애노드 전극, 및 상기 제1 노드에 연결되는 캐소드 전극을 포함하는 포토 다이오드;
상기 공통 전압 전원선에 연결되는 제1 전극, 제2 노드에 연결되는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 및
상기 제2 노드에 연결되는 제1 전극, 상기 신호 입력선에 연결되는 제2 전극, 및 상기 구동선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터;를 포함하는 입력 감지 장치.
제13 항에 있어서,
상기 센서 화소는, 상기 바이어스 전압 전원선에 연결되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 커패시터를 더 포함하는 입력 감지 장치.
리셋 제어선 및 구동선에 연결된 복수의 센서 화소들;
상기 센서 화소들 각각에 연결된 리셋 제어선들을 통해 리셋 신호를 인가하는 리셋부; 및
상기 센서 화소들에 상기 구동선을 통해 수평 구동 신호를 순차적으로 제공하는 수평 구동부;를 포함하되,
상기 리셋부는, 상기 센서 화소들에 리셋 신호를 동시에 인가하는 입력 감지 장치.
제15 항에 있어서,
상기 리셋부는,
상기 센서 화소들에 상기 수평 구동 신호를 인가하기 전에, 상기 리셋 신호를 복수회 인가하는 입력 감지 장치.
제15 항에 있어서,
상기 센서 화소는,
신호 입력선, 리셋 전압 전원선, 바이어스 전압 전원선 및 공통 전압 전원선에 더 연결되고,
상기 리셋 전압 전원에 연결되는 제1 전극, 제1 노드에 연결되는 제2 전극, 및 상기 리셋 신호 제어선과 연결되는 게이트 전극을 포함하는 제1 트랜지스터;
상기 바이어스 전압 전원선에 연결되는 애노드 전극, 및 상기 제1 노드에 연결되는 캐소드 전극을 포함하는 포토 다이오드;
상기 공통 전압 전원선에 연결되는 제1 전극, 제2 노드에 연결되는 제2 전극, 및 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 및
상기 제2 노드에 연결되는 제1 전극, 상기 신호 입력선에 연결되는 제2 전극, 및 상기 구동선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터;를 포함하는 입력 감지 장치.
복수의 센서 화소들에 리셋 신호를 동시에 인가하는 단계;
상기 리셋 신호에 응답하여 감지 신호를 생성하는 단계;
상기 센서 화소들에 수평 구동 신호를 순차적으로 인가하는 단계;
상기 수평 구동 신호에 응답하여 순차적으로 출력되는 상기 감지 신호를 수신하는 단계;
상기 수신된 감지 신호에 대응하는 감지 데이터 신호를 생성하는 단계; 및
상기 감지 데이터 신호를 보정하는 단계;를 포함하되,
상기 감지 데이터 신호를 보정하는 단계는 상기 감지 데이터 신호를 생성되는 순서에 반비례하도록 스케일(Scale) 보정하는 것을 특징으로 하는 입력 감지 방법.
제18 항에 있어서,
상기 감지 신호의 크기는 상기 리셋 신호가 인가되는 시점과 상기 수평 구동 신호가 인가되는 시점 간의 기간에 비례하여 증가하는 것을 특징으로 하는 입력 감지 방법.
제18 항에 있어서,
상기 복수의 센서 화소들에 리셋 신호를 동시에 인가하는 단계는,
상기 센서 화소들에 상기 수평구동 신호를 인가하기 전에, 상기 리셋 신호를 복수회 제공하는 단계를 더 포함하는 입력 감지 방법.