[go: up one dir, main page]

KR20170062404A - 웨이퍼 가공체 및 웨이퍼 가공 방법 - Google Patents

웨이퍼 가공체 및 웨이퍼 가공 방법 Download PDF

Info

Publication number
KR20170062404A
KR20170062404A KR1020160157937A KR20160157937A KR20170062404A KR 20170062404 A KR20170062404 A KR 20170062404A KR 1020160157937 A KR1020160157937 A KR 1020160157937A KR 20160157937 A KR20160157937 A KR 20160157937A KR 20170062404 A KR20170062404 A KR 20170062404A
Authority
KR
South Korea
Prior art keywords
layer
wafer
resin layer
thermosetting resin
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160157937A
Other languages
English (en)
Other versions
KR102728596B1 (ko
Inventor
쇼헤이 다가미
미치히로 스고
히데토 가토
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20170062404A publication Critical patent/KR20170062404A/ko
Application granted granted Critical
Publication of KR102728596B1 publication Critical patent/KR102728596B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/10—Block or graft copolymers containing polysiloxane sequences
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/14—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/42—Block-or graft-polymers containing polysiloxane sequences
    • C08G77/452—Block-or graft-polymers containing polysiloxane sequences containing nitrogen-containing sequences
    • C08G77/455—Block-or graft-polymers containing polysiloxane sequences containing nitrogen-containing sequences containing polyamide, polyesteramide or polyimide sequences
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C08G77/52—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages containing aromatic rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laminated Bodies (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

[과제] 재료 선택의 폭이 넓고, 가공된 웨이퍼를 분리하고, 취출하는 공정이 간편하고, 다양한 프로세스상의 요구에 따르는 것이 가능하여, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체를 제공한다.
[해결 수단] 지지체 위에 가접착재층이 적층되며, 또한 상기 가접착재층 위에, 표면에 회로면을 갖고 이면을 가공해야 하는 웨이퍼가 적층된 웨이퍼 가공체이며, 상기 가접착재층은, 상기 웨이퍼의 표면에 적층된 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 적층된 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하고, 상기 열 가소성 수지층 (A)는 웨이퍼의 가공 후에 세정 용제 (D)에 대하여 가용의 것이며, 상기 열 경화성 수지층 (B)는 열 경화 후, 상기 세정 용제 (D)에 대하여 불용이지만 상기 세정 용제 (D)를 흡수하여 상기 세정 용제 (D)가 침투하는 것을 특징으로 하는 웨이퍼 가공체.

Description

웨이퍼 가공체 및 웨이퍼 가공 방법{WAFER PROCESSING LAMINATE AND METHOD FOR PROCESSING WAFER}
본 발명은 박형 웨이퍼를 효과적으로 얻는 것을 가능하게 하는 웨이퍼 가공체 및 웨이퍼 가공 방법에 관한 것이다.
3차원의 반도체 실장은 한층 더한 고밀도, 대용량화를 실현하기 위하여 필수가 되고 있다. 3차원 실장 기술이란, 1개의 반도체 칩을 박형화하고, 또한 이것을 실리콘 관통 전극(TSV; through silicon via)에 의해 결선(結線)하면서 다층으로 적층해 가는 반도체 제작 기술이다. 이것을 실현하기 위해서는, 반도체 회로를 형성한 기판을 비회로 형성면(「이면」이라고도 함) 연삭에 의해 박형화하고, 또한 이면에 TSV를 포함하는 전극 형성을 행하는 공정이 필요하다. 종래, 실리콘 기판의 이면 연삭 공정에서는, 연삭면의 반대측에 이면 보호 테이프를 붙여, 연삭 시의 웨이퍼 파손을 방지하고 있다. 그러나, 이 테이프는 유기 수지 필름을 기재에 사용하고 있어, 유연성이 있는 반면, 강도나 내열성이 불충분하여, TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하기에는 적합하지 않다.
따라서, 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 개재하여 접합함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되고 있다. 이때에 중요한 것이, 기판을 지지체에 접합할 때의 접착층이다. 이것은 기판을 지지체에 간극 없이 접합할 수 있고, 후속 공정에 견딜 수 있을 만큼의 충분한 내구성이 필요하며, 또한 마지막으로 박형 웨이퍼를 지지체로부터 간편하게 박리할 수 있는 것이 필요하다. 이와 같이, 마지막에 박리하는 점에서, 본 명세서에서는, 이 접착층을 가접착층(또는 가접착재층)이라고 칭하기로 한다.
지금까지 공지의 가접착층과 그의 박리 방법으로서는, 광 흡수성 물질을 포함하는 접착재에 고강도의 광을 조사하고, 접착재층을 분해함으로써 지지체로부터 접착재층을 박리하는 기술(특허문헌 1), 및 열 용융성의 탄화수소계 화합물을 접착재에 사용하여, 가열 용융 상태에서 접합·박리를 행하는 기술(특허문헌 2)이 제안되어 있다. 전자의 기술은 기판 1매당 처리 시간이 길어지는 등의 문제가 있었다. 또한 후자의 기술은 가열하는 것만으로 제어하기 때문에 간편한 반면, 200℃를 초과하는 고온에서의 열 안정성이 불충분하기 때문에, 적용 범위는 좁았다. 또한 이들 가접착층으로는, 고단차 기판의 균일한 막 두께 형성과, 지지체에의 완전 접착에도 적합하지 않았다.
또한, 실리콘 점착제를 가접착재층에 사용하는 기술이 제안되어 있다(특허문헌 3). 이것은 기판을 지지체에 부가 경화형의 실리콘 점착제를 사용하여 접합하고, 박리 시에는 실리콘 수지를 용해, 혹은 분해하는 약제에 침지하여 기판을 지지체로부터 분리하는 것이다. 그 때문에 박리에 매우 장시간을 필요로 하여, 실제의 제조 프로세스에의 적용은 곤란했다.
또한 지지체의 분리 방법으로서, 지지체에 다수의 관통 구멍을 형성하고 그 관통 구멍을 통하여 접착제에 용제를 공급하여, 접착제를 용해하여 박리하는 기술이 제안되어 있다(특허문헌 4). 그러나 이 방법으로는 접착제에 공급 가능한 용제량이 한정되고, 박리에 장시간을 필요로 하여, 실제의 제조 프로세스에의 적용은 곤란했다.
일본 특허 공개 제2004-64040호 공보 일본 특허 공개 제2006-328104호 공보 미국 특허 제7541264호 공보 일본 특허 공개 제2006-135272호 공보
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 재료 선택의 폭이 넓고, 가접착이 용이하고, 고단차 기판이라도 균일한 두께로 가공이 가능하고, 웨이퍼 열 프로세스 내성이 우수하고, TSV 형성이나 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 가공된 웨이퍼를 분리하고, 취출하는 공정이 간편하고, 다양한 프로세스상의 요구에 따르는 것이 가능하여, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체 및 웨이퍼 가공 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는, 지지체 위에 가접착재층이 적층되며, 또한 상기 가접착재층 위에, 표면에 회로면을 갖고 이면을 가공해야 하는 웨이퍼가 적층된 웨이퍼 가공체이며, 상기 가접착재층은, 상기 웨이퍼의 표면에 적층된 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 적층된 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하고, 상기 열 가소성 수지층 (A)는 웨이퍼의 가공 후에 세정 용제 (D)에 대하여 가용의 것이며, 상기 열 경화성 수지층 (B)는 열 경화 후, 상기 세정 용제 (D)에 대하여 불용이지만 상기 세정 용제 (D)를 흡수하여 상기 세정 용제 (D)가 침투하는 것을 특징으로 하는 웨이퍼 가공체를 제공한다.
이러한 웨이퍼 가공체라면, 재료 선택의 폭이 넓고, 가접착이 용이하고, 고단차 기판이라도 균일한 두께로 가공이 가능하고, 웨이퍼 열 프로세스 내성이 우수하고, TSV 형성이나 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 가공된 웨이퍼를 분리하고, 취출하는 공정이 간편하고, 다양한 프로세스상의 요구에 따르는 것이 가능하여, 박형 웨이퍼의 생산성을 높일 수 있다.
또한, 본 발명에서는, (a) 표면에 회로면을 갖고 이면을 가공해야 하는 웨이퍼의 표면을, 웨이퍼의 가공을 행한 후에도 세정 용제 (D)에 대하여 가용인 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 열 경화 후, 상기 세정 용제 (D)에 대하여 불용이지만 상기 세정 용제 (D)를 흡수하여 상기 세정 용제 (D)가 침투하는 것인 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하는 가접착재층을 개재하여 지지체에 접합하여, 웨이퍼 가공체를 제작하는 공정과,
(b) 상기 열 경화성 수지층 (B)를 열 경화시키는 공정과,
(c) 상기 웨이퍼의 이면을 연삭 또는 연마하는 공정과,
(d) 상기 웨이퍼의 이면에 가공을 실시하는 공정과,
(e) 상기 웨이퍼 가공체로부터 상기 지지체를 제거 또는 분리하는 공정과,
(f) 상기 지지체가 제거 또는 분리된 상기 웨이퍼 가공체를 상기 세정 용제 (D)로 처리함으로써, 상기 열 가소성 수지층 (A)의 용해 및 상기 열 경화성 수지층 (B)의 분리를 일괄 처리로 행하는 공정과,
(g) 상기 공정 (f)를 행한 후, 남은 상기 웨이퍼만을 취출하는 공정
을 포함하는 것을 특징으로 하는 웨이퍼 가공 방법을 제공한다.
이러한 웨이퍼 가공 방법이면, 재료 선택의 폭이 넓고, 웨이퍼 열 프로세스 내성이 우수하고, TSV 형성이나 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 다양한 프로세스상의 요구에 따르는 것이 가능하고, 이면 가공된 회로 부착 웨이퍼(표면에 회로면을 갖고 이면을 가공해야 하는 웨이퍼)를 간편하게 분리하고, 취출할 수 있어, 박형 웨이퍼의 생산성을 높일 수 있어 바람직하다.
또한, 이들의 경우, 상기 가접착재층은, 상기 지지체 위에 적층되며, 또한 상기 열 경화성 수지층 (B)에 적층된 분리층 (C)를 포함하는 제3 가접착층을 더 포함하고, 상기 분리층 (C)를 개재하여 상기 웨이퍼 가공체로부터 상기 지지체를 분리시켰을 때, 상기 분리층 (C)는 상기 열 경화성 수지층 (B) 위에는 잔존하지 않는 것이 바람직하다.
또한, 이들의 경우, 상기 가접착재층은, 상기 지지체 위에 적층되며, 또한 상기 열 경화성 수지층 (B)에 적층된 분리층 (C)를 포함하는 제3 가접착층을 더 포함하고, 상기 분리층 (C)를 개재하여 상기 웨이퍼 가공체로부터 상기 지지체를 분리시켰을 때, 상기 분리층 (C)는 그의 일부 또는 전부가 상기 열 경화성 수지층 (B) 위에 잔존하며, 또한 상기 분리층 (C)는 상기 세정 용제 (D)에 대하여 가용의 것이거나, 또는 상기 세정 용제 (D)에 대하여 불용이지만 상기 세정 용제 (D)를 흡수하여 상기 세정 용제 (D)가 침투하는 것이 바람직하다. 이 경우, 웨이퍼 가공 방법의 상기 공정 (f)에 있어서, 상기 열 가소성 수지층 (A)의 용해, 상기 열 경화성 수지층 (B)의 분리 및 상기 분리층 (C)의 용해 또는 분리를 일괄 처리로 행한다.
이러한 분리층 (C)를 갖는 웨이퍼 가공체라면, 지지체를 웨이퍼 가공체로부터 용이하게 분리 가능하게 되기 때문에 바람직하다.
또한, 이들의 경우, 상기 열 가소성 수지층 (A)가 지방족 탄화수소계 수지 및 방향족 탄화수소계 수지 중 어느 1종 이상을 포함하는 것이 바람직하다.
이러한 열 가소성 수지층 (A)이면, 웨이퍼 상에 용이하게 형성하는 것이 가능하고, 웨이퍼 열 프로세스 내성이 우수하고, TSV 형성이나 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 세정 용제 (D)에 의한 세정도 용이하기 때문에, 박형 웨이퍼의 생산성을 높일 수 있어 바람직하다.
또한, 이들의 경우, 상기 열 경화성 수지층 (B)가 실리콘 수지, 에폭시 수지, 폴리이미드 수지, 아크릴 수지 및 페놀 수지 중 어느 1종 이상을 포함하는 것이 바람직하다.
이러한 열 경화성 수지층 (B)이면, 가접착이 용이하고, 고단차 기판이라도 균일한 두께로 가공이 가능하고, 웨이퍼 열 프로세스 내성이 우수하고, TSV 형성이나 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 다양한 프로세스상의 요구에 따르는 것이 가능하고, 세정 용제 (D)에서의 분리도 용이하기 때문에, 박형 웨이퍼의 생산성을 높일 수 있어 바람직하다.
또한, 이들의 경우, 상기 세정 용제 (D)가 지방족 탄화수소계 유기 용제, 방향족 탄화수소계 유기 용제, 케톤계 유기 용제, 알코올계 유기 용제, 에테르계 유기 용제, 에스테르계 유기 용제, 아민계 유기 용제, 암모늄계 유기 용제 및 유기산계 유기 용제로부터 선택되는 1종 이상의 유기 용제, 또는 해당 유기 용제와 염기계 수용액, 산계 수용액 및 물 중 어느 1종 이상과의 혼합액인 것이 바람직하다.
이러한 세정 용제 (D)이면, 웨이퍼의 표면을 변질시키지 않고, 열 가소성 수지층 (A)의 용해 및 열 경화성 수지층 (B)의 분리를 용이하게 행할 수 있기 때문에 바람직하다.
또한, 이들의 경우, 상기 분리층 (C)가 열 가소성 실리콘계 재료, 열 경화성 실리콘계 재료, 불소계 재료, 지방족 탄화수소계 재료 및 방향족 탄화수소계 재료 중 어느 1종 이상을 포함하는 것이 바람직하다.
또한, 이들의 경우, 상기 지지체와 상기 분리층 (C)의 접착력, 상기 열 경화성 수지층 (B)와 상기 분리층 (C)의 접착력 및 상기 분리층 (C)의 응집 파괴력 중 어느 1개 이상이, 상기 열 가소성 수지층 (A)와 상기 열 경화성 수지층 (B)의 접착력보다 낮은 것이 바람직하다.
또한, 이들의 경우, 상기 분리층 (C)가 X선, 자외광, 가시광, 적외광 중 어느 하나, 또는 특정 범위의 파장이 혼합된 광의 면 조사 또는 레이저 조사에 의해, 상기 지지체와 상기 분리층 (C)의 접착력, 상기 열 경화성 수지층 (B)와 상기 분리층 (C)의 접착력 및 상기 분리층 (C)의 응집 파괴력 중 어느 1개 이상이 저하되는 것이 바람직하다.
이러한 분리층 (C)이면, 지지체를 웨이퍼 가공체로부터 용이하게 분리할 수 있기 때문에 바람직하다.
본 발명에 있어서의 웨이퍼 가공체는, 지지체와, 지지체 위에 적층된 가접착재층과, 가접착재층 위에 적층된 회로 부착 웨이퍼를 갖고, 가접착재층은, 웨이퍼의 표면에 적층된 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 적층된 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하고, 열 가소성 수지층 (A)는 웨이퍼의 가공 후에 세정 용제 (D)에 대하여 가용의 것이며, 열 경화성 수지층 (B)는 열 경화 후, 세정 용제 (D)에 대하여 불용이지만 세정 용제 (D)를 흡수하여 세정 용제 (D)가 침투하는 것을 특징으로 하고 있기 때문에, 웨이퍼 가공체로부터 지지체를 분리한 후, 가접착재층을 더 분리하여 웨이퍼를 취출할 때에, 세정 용제 (D)에 의한 처리만으로 간편하게 분리할 수 있다. 나아가, 이러한 용제에 의한 일괄 처리로 웨이퍼를 취출하는 가공 방법이면, 가접착재층에 사용할 수 있는 재료 선택의 폭이 넓고, 그로 인해 다양한 프로세스상의 요구에 따를 수 있기 때문에, 가접착이 용이하고, 고단차 기판이라도 균일한 두께로 가공이 가능하고, CVD(화학적 기상 성장) 등의 웨이퍼 열 프로세스 내성이 우수하고, TSV 형성이나 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높아, 박형 웨이퍼의 생산성을 높이는 것이 가능해진다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 나타내는 단면도이다.
도 2는 본 발명의 웨이퍼 가공체의 다른 예를 도시하는 단면도이다.
이하, 본 발명을 보다 상세하게 설명한다.
상기한 바와 같이 재료 선택의 폭이 넓고, 가접착이 용이하고, 고단차 기판이라도 균일한 두께로 가공이 가능하고, 웨이퍼 열 프로세스 내성이 우수하고, TSV 형성이나 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 가공된 웨이퍼를 분리하고, 취출하는 공정이 간편하고, 다양한 프로세스상의 요구에 따르는 것이 가능하여, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체 및 웨이퍼 가공 방법이 요구되고 있다.
본 발명자들은 상기 목적을 달성하기 위하여 예의 검토를 행했다. 그 결과, 지지체와, 지지체 위에 적층된 가접착재층과, 가접착재층 위에 적층된 회로 부착 웨이퍼로 구성된 웨이퍼 가공체이며, 이 중 가접착재층은, 회로 부착 웨이퍼의 표면에 적층된 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 제1 가접착층에 적층된 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하고, 열 가소성 수지층 (A)는 회로 부착 웨이퍼의 가공 후에 세정 용제 (D)에 대하여 가용의 것이며, 열 경화성 수지층 (B)는 열 경화 후, 세정 용제 (D)에 대하여 불용이지만 세정 용제 (D)를 흡수하여 세정 용제 (D)가 침투하는 것을 특징으로 하는 웨이퍼 가공체라면, 이 웨이퍼 가공체로부터 지지체를 분리한 후, 가접착재층을 더 분리하여 회로 부착 웨이퍼를 취출할 때에, 세정 용제 (D)에 의한 처리만으로 간편하게 분리할 수 있기 때문에, 박형 웨이퍼의 생산성을 높일 수 있는 것을 발견하고, 본 발명을 완성시켰다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 나타내는 단면도이다. 도 1에 도시한 바와 같이, 본 발명의 웨이퍼 가공체는, 표면에 회로면을 갖고 이면을 가공해야 하는 웨이퍼(회로 부착 웨이퍼)(1)와, 웨이퍼(1)의 가공 시에 웨이퍼(1)를 지지하는 지지체(3)와, 이들 웨이퍼(1)와 지지체(3) 사이에 개재하는 가접착재층(2)을 구비하고, 이 가접착재층(2)은 웨이퍼(1)의 회로면에 적층된 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 이 제1 가접착층에 적층된 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하고, 또한 도 2에 도시한 바와 같이 지지체(3)에 적층되며, 또한 제2 가접착층에 적층된 분리층 (C)를 포함하는 제3 가접착층을 포함할 수도 있다.
이하, 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
[가접착재층]
-제1 가접착층/열 가소성 수지층 (A)-
열 가소성 수지층 (A)는 열 가소성 수지에 의해 구성되어 있으며, 회로 부착 웨이퍼의 이면 가공 후에 세정 용제 (D)에 대하여 가용의 수지라면 특별히 제한은 없지만, 그러한 수지 재료로서, 지방족 탄화수소계 수지 및 방향족 탄화수소계 수지가 적합하게 사용된다. 특히 유리 전이 온도 -80 내지 120℃ 정도의 열 가소성 수지가 바람직하고, 예를 들어 올레핀계 열 가소성 엘라스토머, 폴리부타디엔계 열 가소성 엘라스토머, 스티렌계 열 가소성 엘라스토머, 스티렌·부타디엔계 열 가소성 엘라스토머, 스티렌·폴리올레핀계 열 가소성 엘라스토머 등을 들 수 있고, 특히 내열성이 우수한 수소 첨가 폴리스티렌계 엘라스토머가 적합하다. 구체적으로는 타프텍(아사히 가세이 케미컬즈), 에스폴렉스 SB 시리즈(스미토모 가가쿠), 라발론(미츠비시 가가쿠), 셉톤(구라레), 다이나론(DYNARON)(JSR) 등을 들 수 있다. 또한 제오넥스(닛본 제온)로 대표되는 시클로올레핀 중합체 및 TOPAS(일본 폴리플라스틱)로 대표되는 환상 올레핀 공중합체를 들 수 있다. 열 가소성 수지층 (A)로서는, 상기 수지 재료를 단독으로, 또는 2종 이상의 혼합물로서 사용할 수 있다.
이러한 열 가소성 수지층이면, 회로 부착 웨이퍼의 이면 가공 공정에 대한 프로세스 적합성이 높고, 이면 가공 종료 후에 회로 부착 웨이퍼만을 취출할 때도 세정 용제 (D)에 의해 용이하게 용해시킬 수 있기 때문에, 깨지기 쉬운 박형 웨이퍼를 보다 용이하게 취급할 수 있다.
열 가소성 수지층 (A)를 회로 부착 웨이퍼 위에 적층하는 방법은 특별히 제한되지 않지만, 회로 부착 웨이퍼 표면에 직접 적층하는 경우라면, 예를 들어 스핀 코팅법, 스프레이 코팅법, 슬릿 코팅법, 필름 라미네이트법 등이 적합하게 사용되고, 스핀 코팅법이 특히 적합하게 사용된다. 이러한 방법이면, 회로 부착 웨이퍼 표면과 열 가소성 수지층 (A) 사이에 공극 등의 간극이 없도록 적층할 수 있다. 스핀 코팅법이 사용되는 경우, 열 가소성 수지층 (A)의 수지 재료를 용제에 용해하고, 회로 부착 웨이퍼 위에 형성하여 적층한다. 용제로서는, 탄화수소계 용제, 바람직하게는 노난, p-멘탄, 피넨, 이소옥탄 등을 들 수 있고, 그 코팅성으로부터, 노난, p-멘탄, 이소옥탄이 보다 바람직하다. 또한 지지체측의 열 경화성 수지층 (B) 위에 열 가소성 수지층 (A)를 적층하고, 본딩에 의해 회로 부착 웨이퍼 표면 위에 적층하는 경우라면, 열 경화성 수지층 (B) 위에 열 가소성 수지층 (A)를 적층하는 방법으로서, 예를 들어 스핀 코팅법, 스프레이 코팅법, 슬릿 코팅법, 필름 라미네이트법 등이 적합하게 사용되고, 스핀 코팅법, 필름 라미네이트법이 특히 적합하게 사용된다. 스핀 코팅법으로 열 가소성 수지층 (A)를 적층하는 경우, 수지 100부에 대하여 바람직하게는 용제 250 내지 100000부, 보다 바람직하게는 400 내지 20000부, 특히 바람직하게는 600 내지 10000부이다.
열 가소성 수지층 (A)를 어느 측에 형성한 경우든 막 두께에는 특별히 제약은 없지만, 회로 부착 웨이퍼 상의 단차에 따라 수지층을 형성하는 것이 바람직하고, 바람직하게는 0.01 내지 50㎛, 더욱 바람직하게는 0.02 내지 20㎛, 특히 바람직하게는 0.05 내지 10㎛이다.
또한, 이 열 가소성 수지층 (A)에는, 내열성 향상의 목적으로 산화 방지제나, 코팅성 향상의 목적으로 계면 활성제를 첨가할 수 있다. 산화 방지제로서는 특별히 제한은 없지만, 구체예로서는, 디-t-부틸페놀 등이 적합하게 사용된다. 이러한 산화 방지제라면, 웨이퍼 가공체 제작 시의 작업성이나 회로 부착 웨이퍼 이면 가공 시의 프로세스 내성에 악영향을 미치는 일이 없기 때문에 바람직하다. 계면 활성제로서는 특별히 제한은 없지만, 구체예로서는, 불소 실리콘계 계면 활성제X-70-1102(신에쓰 가가꾸 고교 가부시끼가이샤제) 등이 적합하게 사용된다. 이러한 계면 활성제라면, 내열성에 악영향을 미치는 일이 없기 때문에 바람직하다.
-제2 가접착층/열 경화성 수지층 (B)-
열 경화성 수지층 (B)는 열 경화성 수지에 의해 구성되어 있고, 열 경화 후는 세정 용제 (D)에 대하여 불용이지만, 세정 용제 (D)를 흡수하여 세정 용제 (D)가 침투하는 수지라면 특별히 제한은 없지만, 그러한 수지 재료로서, 실리콘 수지, 에폭시 수지, 폴리이미드 수지, 아크릴 수지, 페놀 수지가 적합하게 사용되며, 1종류의 수지를 단독으로 사용할 수도, 2종류 이상을 혼합하여 사용할 수도 있다. 또한, 열 경화성 수지층 (B)에 있어서, 세정 용제 (D)의 흡수 및 세정 용제 (D)의 침투를 촉진하기 위해서는, 열 경화성 수지층 (B)의 종류에 따라 적절한 세정 용제 (D)를 선택하는 것이 바람직하다.
실리콘 수지를 포함하는 열 경화성 수지층 (B)의 구체예로서, 하기 일반식 (1)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 1분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물 및 1분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50질량부 함유하는 조성물을 포함하는 페놀기 함유 실리콘 변성 열 경화성 수지층이 적합하게 사용된다.
Figure pat00001
[식 중 R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. X는 하기 일반식 (2)로 표시되는 2가의 유기기이다.
Figure pat00002
(식 중 Z는
Figure pat00003
중 어느 하나로부터 선택되는 2가의 유기기이며, N은 0 또는 1이다. 또한, R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다)]
이 경우, R1 내지 R4의 구체예로서는, 메틸기, 에틸기 등의 알킬기, 페닐기 등을 들 수 있고, m은 바람직하게는 3 내지 60, 보다 바람직하게는 8 내지 40의 정수이다. 또한, B/A는 0 내지 20, 특히 0.5 내지 5이다.
또한, 실리콘 수지를 포함하는 열 경화성 수지층 (B)의 구체예로서, 하기 일반식 (3)으로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균하여 2개 이상의 페놀기를 갖는 페놀 화합물 및 1분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50질량부 함유하는 조성물을 포함하는 에폭시기 함유 실리콘 변성 열 경화성 수지층이 적합하게 사용된다.
Figure pat00004
[식 중 R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이며, B는 양수, A는 0 또는 양수이다. 또한, Y는 하기 일반식 (4)로 표시되는 2가의 유기기이다.
Figure pat00005
(식 중 V는
Figure pat00006
중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다)]
이 경우, R1 내지 R4, m의 구체예는 상기 일반식 (1)과 마찬가지이다.
또한, 열 경화성 수지층 (B)에는, 일반식 (1)로 표시되는 중합체와, 일반식 (3)으로 표시되는 중합체를 병용할 수 있다. 그 경우의 비율(중합비)은, 바람직하게는 (1):(3)=0.1:99.9 내지 99.9:0.1, 보다 바람직하게는 (1):(3)=1:99 내지 99:1이다.
상기 일반식 (1) 및/또는 (3)의 열 경화성 실리콘 변성 중합체를 주성분으로 하는 열 경화성 조성물은, 그의 열 경화를 위하여, 일반식 (1)의 페놀기 함유 실리콘 변성 중합체의 경우에는, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 1분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물 및 1분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상의 가교제를 함유한다.
여기서, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물로서는, 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 수지, 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지를 들 수 있다.
예를 들어, 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 수지(축합물)는 이하의 방법에 의해 제조할 수 있다. 먼저, 공지의 방법에 따라 멜라민 단량체를 포르말린으로 메틸올화하여 변성하거나, 또는 이것을 또한 알코올로 알콕시화하여 변성하여, 하기 식 (5)로 표시되는 변성 멜라민으로 한다. 또한, 상기 알코올로서는, 저급 알코올, 예를 들어 탄소수 1 내지 4의 알코올이 바람직하다.
Figure pat00007
식 중 R61은 동일할 수도 상이할 수도 있고, 메틸올기, 탄소수 1 내지 4의 알콕시기를 포함하는 알콕시메틸기 또는 수소 원자이지만, 적어도 1개는 메틸올기 또는 상기 알콕시메틸기이다.
상기 일반식 (5)의 변성 멜라민으로서, 구체적으로는 트리메톡시메틸모노메틸올멜라민, 디메톡시메틸모노메틸올멜라민, 트리메틸올멜라민, 헥사메틸올멜라민, 헥사메톡시메틸올멜라민 등을 들 수 있다. 계속해서, 일반식 (5)의 변성 멜라민 또는 이의 다량체(예를 들어 이량체, 삼량체 등의 올리고머체)를 공지의 방법에 따라 포름알데히드와 원하는 분자량이 될 때까지 부가 축합 중합시켜, 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 수지가 얻어진다. 또한, 일반식 (5)의 단량체 및 그의 다량체의 1종 이상을 사용하여 얻어진 변성 멜라민 수지를 사용할 수 있다. 변성 멜라민 수지는 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
또한, 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지(축합물)의 제조는, 예를 들어 공지의 방법에 따라 원하는 분자량의 요소 축합물을 포르말린으로 메틸올화하여 변성하고, 또는 이것을 또한 알코올로 알콕시화하여 변성해 갈 수도 있다. 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지의 구체예로서는, 예를 들어 메톡시메틸화요소 축합물, 에톡시메틸화요소 축합물, 프로폭시메틸화요소 축합물 등을 들 수 있다. 또한, 변성 요소 수지는 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
또한, 1분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물로서는, 예를 들어 (2-히드록시-5-메틸)-1,3-벤젠디메탄올, 2,2',6,6'-테트라메톡시메틸비스페놀 A 등을 들 수 있다. 또한, 이들 페놀 화합물은 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
한편, 일반식 (3)의 에폭시기 함유 실리콘 변성 중합체의 경우에는, 1분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물 혹은 1분자 중에 평균하여 2개 이상의 페놀기를 갖는 페놀 화합물 중 어느 1종 이상을 가교제로서 함유한다.
여기서, 일반식 (1) 및 (3)에 사용되는 다관능 에폭시기를 갖는 에폭시 화합물로서는, 특별히 그의 제약은 없지만, 특히, 2관능, 3관능, 4관능 이상의 다관능 에폭시 수지, 예를 들어 닛본 가야쿠(주)제의 EOCN-1020, EOCN-102S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나 하기 식과 같은 가교제를 함유할 수 있다.
Figure pat00008
열 경화성 실리콘 변성 중합체가, 상기 일반식 (3)의 에폭시기 함유 실리콘 변성 중합체인 경우에는, 그의 가교제로서, m, p-계 크레졸 노볼락 수지, 예를 들어 아사히 유키자이 고교제 EP-6030G나, 3관능 페놀 화합물, 예를 들어 혼슈 가가쿠제 Tris-P-PA나, 4관능성 페놀 화합물, 예를 들어 아사히 유키자이 고교제 TEP-TPA 등을 들 수 있다.
가교제의 배합량은, 상기 열 경화성 실리콘 변성 중합체 100질량부에 대하여 0.1 내지 50질량부, 바람직하게는 0.1 내지 30질량부, 더욱 바람직하게는 1 내지 20질량부이며, 2종류 또는 3종류 이상을 혼합하여 배합할 수도 있다.
또한, 열 경화성 실리콘 변성 중합체 100질량부에 대하여, 산 무수물과 같은 경화 촉매를 10질량부 이하 함유시킬 수도 있다.
또한, 열 경화성 실리콘 변성 중합체 등을 포함하는 조성물을 형성할 때, 스핀 코팅법, 스프레이 코팅법, 슬릿 코팅법, 필름 라미네이트법 등으로 형성하기 위하여, 조성물을 용제에 용해할 수도 있다. 그 경우에는, 예를 들어 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤류; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산에틸, 피루브산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산tert-부틸, 프로피온산tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르류 등을 들 수 있고, 이들 중 1종을 단독으로 또는 2종 이상을 병용할 수 있다. 열 경화성 실리콘 변성 중합체를 포함하는 조성물에 첨가해야 할 용제의 양은, 스핀 코팅법으로 층을 형성하는 경우, 열 경화성 실리콘 변성 중합체 농도가 1 내지 70질량％가 되는 범위 내인 것이 바람직하다.
또한, 내열성을 더 높이기 위하여, 열 경화성 실리콘 변성 중합체 100질량부에 대하여, 공지의 산화 방지제, 실리카 등의 필러를 50질량부 이하 첨가할 수도 있다. 또한, 도포 균일성을 향상시키기 위하여, 계면 활성제를 첨가할 수도 있다. 첨가할 수 있는 산화 방지제의 구체예로서는, 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카스탭 AO-60) 등의 힌더드 페놀계 화합물을 들 수 있다.
또한, 열 경화성 수지층 (B)의 구체예로서, 일반식 (6)으로 표시되는 반복 단위를 포함하는 평균 분자량 5,000 내지 150,000의 폴리이미드 수지 100질량부, 에폭시 수지 0.1질량부 내지 20질량부, 이미다졸 화합물 0.05질량부 내지 5질량부를 함유하는 조성물을 포함하는 열 경화성 실리콘 변성 폴리이미드 수지층이 적합하게 사용된다.
Figure pat00009
일반식 (6) 중 X1은 이하 4종류 중 어느 하나로 표시되는 4가의 유기기의 적어도 1종이며(식 중 c, d의 관계는 0.7≤c/(c+d)≤0.98, 0.02≤d/(c+d)≤0.3이다),
Figure pat00010
Y1은 이하에 표시되는 히드록실기를 갖는 2가의 방향족 유기기 30몰％ 내지 99몰％(식 중 a는 0 또는 1 중 어느 하나이다),
Figure pat00011
및 이하에 표시되는 2가의 방향족 유기기 70몰％ 내지 1몰％를 포함하고,
Figure pat00012
(식 중 E는 이하 3종류 중 어느 하나로 표시되는 2가의 유기기이다)
Figure pat00013
또한, Z1은 이하로 표시되는 2가의 실록산기이다(식 중 b는 40≤b≤100을 만족하는 정수이다).
Figure pat00014
상기 일반식 (6)의 열 경화성 실리콘 변성 폴리이미드 수지를 주성분으로 하는 열 경화성 조성물은, 그의 열 경화를 위하여, 1분자 중에 평균하여 2개 이상의 에폭시기를 갖는 에폭시 화합물(에폭시 수지) 1종 이상을 가교제로서 함유한다. 여기서, 일반식 (6)에 사용되는 다관능 에폭시기를 갖는 에폭시 화합물로서는 특별히 그의 제약은 없지만, 이하로 표시되는 에폭시 화합물이 적합하게 사용된다.
Figure pat00015
식 중 Z2가 -CH2-인 경우가 비스페놀 F형이며, -C(CH3)2-인 경우가 비스페놀 A형이다. 또한, 비스페놀 F형 에폭시 수지와 비스페놀 A형 에폭시 수지를 조합하여 사용할 수도 있다. r은 0 이상의 정수이지만, 단일이 아니고 혼합물이며, 평균으로서 0 내지 200, 바람직하게는 0 내지 10, 보다 바람직하게는 0.1 내지 1.0이다.
에폭시 수지 성분의 배합량은, 폴리이미드 수지 100질량부에 대하여, 통상 0.1 내지 20질량부이며, 바람직하게는 5 내지 15질량부이다. 에폭시 수지 성분이 0.1질량부 이상이면 얻어지는 경화 피막의 내용제성이 충분해진다. 20질량부 이하이면, 내열성이 양호해진다.
또한 일반식 (6)의 열 경화성 실리콘 변성 폴리이미드 수지를 주성분으로 하는 열 경화성 조성물은, 폴리이미드 수지와 에폭시 수지를 반응 경화시키기 위한 촉매로서, 이미다졸 화합물을 함유한다. 이미다졸 화합물로서는, 예를 들어 이하에 표시되는 화합물을 들 수 있다.
Figure pat00016
(식 중 R41은 1가의 유기기 또는 수소 원자이며, q는 1 내지 3의 정수이며, q가 2 또는 3인 경우에는 R41은 동일할 수도 상이할 수도 있다)
R41로 표시되는 1가의 유기기로서는, 메틸기, 에틸기, 프로필기, 운데실기 등의 탄소 원자수가 1 내지 20인 알킬기, 페닐기 등의 아릴기를 들 수 있다. 필요에 따라 상기한 기의 수소 원자의 일부 또는 전부가 히드록실기로 치환된 기, 예를 들어 히드록시알킬기일 수도 있다. 이미다졸 화합물의 구체예로서는, 2-메틸이미다졸, 2-에틸이미다졸, 2-운데실이미다졸, 2-에틸-4-메틸이미다졸 및 2-페닐-4,5-디히드록시메틸이미다졸 등을 들 수 있고, 바람직하게는 2-메틸이미다졸, 2-에틸이미다졸 및 2-페닐-4,5-디히드록시메틸이미다졸이다. 조성물 중에 있어서의 이미다졸 화합물의 배합량은, 폴리이미드 수지 100질량부에 대하여 통상 0.05 내지 5질량부로 좋고, 바람직하게는 0.1 내지 5질량부이다. 배합량이 0.05질량부 이상이면 경화성이 충분해지고, 5질량부 이하이면 내열성이 양호해진다.
또한, 열 경화성 실리콘 변성 폴리이미드 수지를 포함하는 조성물을 형성할 때, 스핀 코팅법, 스프레이 코팅법, 슬릿 코팅법, 필름 라미네이트법 등으로 형성하기 위하여, 조성물을 용제에 용해할 수도 있다. 적합한 용제의 구체예로서는, 테트라히드로푸란, 아니솔 등의 에테르류; 시클로헥사논, 2-부타논, 메틸이소부틸케톤, 2-헵타논, 2-옥타논, 아세토페논 등의 케톤류; 아세트산부틸, 벤조산메틸, γ-부티로락톤 등의 에스테르류; 부틸셀로솔브아세테이트, 프로필렌글리콜모노메틸에테르아세테이트 등의 셀로솔브류; N,N-디메틸포름아미드, N,N-디메틸아세트아미드, N-메틸-2-피롤리돈 등의 아미드류 및 톨루엔, 크실렌 등의 방향족 탄화수소류를 들 수 있고, 바람직하게는 케톤류, 에스테르류 및 셀로솔브류이며, 특히 바람직하게는 γ-부티로락톤, 프로필렌글리콜모노메틸에테르아세테이트, N-메틸-2-피롤리돈이다. 이들 용제는 단독일 수도 2종 이상 조합하여 사용할 수도 있다. 열 경화성 실리콘 변성 폴리이미드 수지를 포함하는 조성물에 첨가해야 할 용제의 양은, 스핀 코팅법으로 층을 형성하는 경우, 폴리이미드 수지 농도가 1 내지 50질량％가 되는 범위 내인 것이 바람직하다.
또한, 내열성을 더욱 높이기 위하여, 열 경화성 실리콘 변성 폴리이미드 수지 100질량부에 대하여, 공지의 산화 방지제, 실리카 등의 필러를 50질량부 이하 첨가할 수도 있다. 또한, 도포 균일성을 향상시키기 위하여, 계면 활성제를 첨가할 수도 있다. 첨가할 수 있는 산화 방지제의 구체예로서는, 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카스탭 AO-60) 등의 힌더드 페놀계 화합물을 들 수 있다.
에폭시 수지를 포함하는 열 경화성 수지층 (B)로서는, 상술한, 일반식 (3)으로 표시되는 반복 단위를 갖는 실록산 결합 함유 중합체를 포함하는 실리콘 변성 열 경화성 수지층을 들 수 있다.
페놀 수지를 포함하는 열 경화성 수지층 (B)로서는, 상술한, 일반식 (1)로 표시되는 반복 단위를 갖는 실록산 결합 함유 중합체를 포함하는 실리콘 변성 열 경화성 수지층을 들 수 있다.
열 경화성 수지층 (B)를 적층하는 방법은 특별히 제한되지 않지만, 예를 들어 스핀 코팅법, 스프레이 코팅법, 슬릿 코팅법, 필름 라미네이트법 등이 적합하게 사용되고, 스핀 코팅법, 필름 라미네이트법이 특히 적합하게 사용된다. 이러한 방법이면, 인접하는 층과의 사이에 공극 등의 간극이 없도록 적층할 수 있다. 이때, 열 가소성 수지층 (A)가 적층되어 있는 회로 부착 웨이퍼 위에 열 경화성 수지층 (B)를 적층할지, 지지체 위에 열 경화성 수지층 (B)를 적층할지, 분리층 (C)가 적층되어 있는 지지체 위에 열 경화성 수지층 (B)를 적층할지, 어느 방법이든 선택 가능하다.
열 경화성 수지층 (B)의 막 두께에는 특별히 제약은 없지만, 회로 부착 웨이퍼 상의 단차에 따라 수지층을 형성하는 것이 바람직하고, 바람직하게는 1 내지 200㎛, 더욱 바람직하게는 10 내지 150㎛, 특히 바람직하게는 20 내지 100㎛이다.
-제3 가접착층/분리층 (C)-
분리층 (C)는, 웨이퍼 가공체로부터 지지체를 용이하게 분리할 수 있도록 열 경화층 수지층 (B)와 지지체의 사이에 적층되는 임의 성분이다. 열 경화성 수지층 (B)와 지지체가 직접 적층되어 있어도 접착력이 제어 가능하여 지지체가 분리 가능한 경우나, 그라인더로 지지체를 연삭 제거하는 등의 분리 이외의 방법으로 지지체를 제거 가능한 경우에는 필요로 하지 않지만, 분리층 (C)가 형성되어 있는 쪽이 지지체의 분리가 용이해지기 때문에 바람직하다.
분리층 (C)는 이하의 (I) 또는 (Ⅱ)의 성질을 갖는 것이면 특별히 한정되지 않는다.
(I) 분리층 (C)를 개재하여 웨이퍼 가공체로부터 지지체를 분리시켰을 때, 분리층 (C)는 열 경화성 수지층 (B) 위에는 잔존하지 않는 것이다.
(Ⅱ) 분리층 (C)를 개재하여 웨이퍼 가공체로부터 지지체를 분리시켰을 때, 분리층 (C)는 그의 일부 또는 전부가 열 경화성 수지층 (B) 위에 잔존하며, 또한 분리층 (C)는 세정 용제 (D)에 대하여 가용의 것이거나, 또는 세정 용제 (D)에 대하여 불용이지만 세정 용제 (D)를 흡수하여 세정 용제 (D)가 침투하는 것이다.
웨이퍼 가공체가 분리층 (C)를 갖는 경우, 웨이퍼 가공체로부터 지지체를 분리하는 방법으로서는, 통상의 대기 조건 하에서 기계적으로 분리하는 상온 기계 박리 방식, 광이나 레이저를 조사함으로써 접착력을 변화시켜 분리 가능하게 하는 광 레이저 박리 방식을 들 수 있다.
상온 기계 박리 방식에 적합한 분리층 (C)로서는, 열 가소성 실리콘계 재료, 열 경화성 실리콘계 재료, 불소계 재료, 지방족 탄화수소계 재료 및 방향족 탄화수소계 재료 중 어느 1종 이상을 포함하는 층이 적합하게 사용된다.
이 분리층 (C) 중 상기한 (I)의 성질을 갖는 층으로서는, 열 경화성 실리콘계 재료, 불소계 재료, 지방족 탄화수소계 재료 및 방향족 탄화수소계 재료 중 어느 1종 이상을 포함하는 층을 들 수 있다. 이들 재료를 포함하는 층에 있어서, (I)의 성질을 향상시키기 위해서는, 지지 기판 위에 분리층 (C)가 적층되고, 분리층 (C) 위에 열 경화 후의 열 경화성 수지층 (B)가 더 적층된 상태에서, 분리층 (C)와 열 경화성 수지층 (B)의 계면으로부터 열 경화성 수지층 (B)를 박리하는 데 필요한 박리력이, 25㎜ 폭의 시험편의 180° 필 박리력으로 0.5gf 이상 50gf 이하인 것이 바람직하다. 또한, 상기한 (Ⅱ)의 성질을 갖는 층으로서는, 열 가소성 실리콘계 재료, 지방족 탄화수소계 재료 및 방향족 탄화수소계 재료 중 어느 1종 이상을 포함하는 층을 들 수 있다. 이들 재료를 포함하는 층에 있어서, (Ⅱ)의 성질을 향상시키기 위해서는, 지지 기판 위에 분리층 (C)가 적층되고, 분리층 (C) 위에 열 경화 후의 열 경화성 수지층 (B)가 더 적층된 상태에서, 분리층 (C)를 응집 파괴하면서 열 경화성 수지층 (B)를 박리하는 데 필요한 박리력이, 25㎜ 폭의 시험편의 180° 필 박리력으로 0.5gf 이상 50gf 이하인 것이 바람직하다. 필 박리력이 0.5gf 이상인 경우는 접착력이 충분해져 프로세스에 견디지 못하는 일도 없고, 50gf 이하인 경우는 상온 기계 박리 방식에서의 디본딩이 용이해진다.
웨이퍼 가공체가 분리층 (C)를 갖는 경우, 지지체와 분리층 (C)의 접착력(계면 접착력), 열 경화성 수지층 (B)와 분리층 (C)의 접착력 및 분리층 (C)의 응집 파괴력 중 어느 1개 이상을 제어함으로써 웨이퍼 가공체로부터 지지체를 용이하게 분리할 수 있다. 특히 이들 접착력 등이, 열 가소성 수지층 (A)와 열 경화성 수지층 (B)의 접착력보다 낮은 것이 바람직하다.
또한, 웨이퍼 가공체로부터 지지체를 분리하는 방법으로서 광 레이저 박리 방식을 채용하는 경우, 분리층 (C)가 X선, 자외광, 가시광, 적외광 중 어느 하나, 또는 특정 범위의 파장이 혼합된 광의 면 조사 또는 레이저 조사에 의해, 지지체와 분리층 (C)의 접착력, 열 경화성 수지층 (B)와 분리층 (C)의 접착력 및 분리층 (C)의 응집 파괴력 중 어느 1개 이상이 저하되는 것이 바람직하다. 또한, 특정 범위의 파장으로서는, 200㎚ 내지 500㎚의 범위의 파장을 들 수 있다. 이에 의해, 지지체를 웨이퍼 가공체로부터 용이하게 분리할 수 있다. 광 레이저 박리 방식에 적합한 분리층 (C)로서는, 후술하는 열 경화성 나프탈렌 유도체 분리층을 들 수 있다.
열 경화성 나프탈렌 유도체 분리층은, 상기 특정 파장의 광을 흡수하는 성질을 갖는다. 열 경화성 나프탈렌 유도체 분리층에 있어서, 500㎚ 이하의 파장의 광선을 85％ 이상 차광하는 것이 바람직하다.
상온 기계 박리 방식에 적합한 열 가소성 실리콘계 재료를 포함하는 분리층 (C)의 구체예로서, R11R12SiO2 /2로 표시되는 실록산 단위(D 단위)를 99.000 내지 99.999몰％, 바람직하게는 99.500 내지 99.999몰％, R13R14R15SiO1 /2로 표시되는 실록산 단위(M 단위)를 1.000 내지 0.001몰％, 바람직하게는 0.500 내지 0.001몰％, R16SiO3/2로 표시되는 실록산 단위(T 단위)를 0.000 내지 0.500몰％, 바람직하게는 0.000 내지 0.100몰％를 함유하며, 또한 중량 평균 분자량이 200,000 내지 1,000,000, 바람직하게는 400,000 내지 900,000이고, 나아가 분자량 740 이하의 저분자량 성분이 0.5질량％ 이하인 열 가소성 오르가노폴리실록산을 포함하는 열 가소성 오르가노폴리실록산 분리층을 들 수 있다.
상기에 있어서, 유기 치환기 R11, R12, R13, R14, R15 및 R16은 비치환 또는 치환된 1가 탄화수소기, 바람직하게는 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기이며, 구체적으로는 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등의 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기를 들 수 있고, 바람직하게는 메틸기 및 페닐기이다.
또한, 상온 기계 박리 방식에 적합한 열 가소성 실리콘계 재료를 포함하는 분리층 (C)의 구체예로서, R21R22R23SiO1 /2 단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기이다) 및 SiO4 / 2 단위를 함유하고, R21R22R23SiO1 / 2 단위/SiO4 / 2 단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 일반식 (7)로 표시되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 해당 탈수 축합시키는 오르가노폴리실록산과 오르가노폴리실록산 레진의 비율(질량비)이 99:1 내지 50:50이며, 중량 평균 분자량이 400,000 내지 1,500,000이며, 또 분자량 740 이하의 저분자량 성분이 0.5질량％ 이하인 열 가소성 레진 변성 오르가노폴리실록산을 포함하는 열 가소성 레진 변성 오르가노폴리실록산 분리층을 들 수 있다.
Figure pat00017
(식 중 R31 및 R32는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000이다)
상기에 있어서, R31 및 R32는 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기이며, 구체적으로는 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등의 1가 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기를 들 수 있고, 바람직하게는 메틸기 및 페닐기이다.
또한, R21, R22 및 R23은 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기이며, 구체적으로는 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등의 1가 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기, 수산기 등을 들 수 있고, 바람직하게는 메틸기이다.
상기한 R21R22R23SiO1 /2 단위(M 단위) 및 SiO4 /2 단위(Q 단위)를 함유하는 오르가노폴리실록산 레진(이하, MQ 레진이라고도 함)은, 규소 원자에 결합한 수산기를 갖는 것일 수도 있다. 이 경우, MQ 레진 100g에 대하여 수산기의 함유량은 0 내지 4.0질량％ 정도이고, 바람직하게는 0.5 내지 1.5질량％이다. 또한, 이 MQ 레진은, R24SiO3/2 단위(T 단위) 및 R25R26SiO2 /2(D 단위)를 비교적 소량 갖는 것일 수도 있다(R24, R25, R26은 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기이며, 구체예로서는 상기 R21, R22, R23의 예시와 마찬가지의 기를 들 수 있다).
또한, 상기 열 가소성 레진 변성 오르가노폴리실록산을 톨루엔 등의 용제에 용해시켜, 오르가노폴리실록산 100질량부에 대하여 5 내지 20질량부의 헥사메틸디실라잔을 첨가하고, 3 내지 5시간 환류시켜, 잔존하는 수산기를 트리메틸실록시기로 할 수도 있다. 또한, 얻어진 열 가소성 레진 변성 오르가노폴리실록산을 헥산 등의 부용매에 용해시키고, 그의 총 질량에 대하여 1.5 내지 3배량의 아세톤 등의 빈용매와 혼합하여, 하층에 석출된 오르가노폴리실록산을 사용할 수도 있다.
얻어진 레진 변성 오르가노폴리실록산의 중량 평균 분자량은 400,000 이상, 바람직하게는 550,000 이상이며, 또한 1,500,000 이하, 바람직하게는 1,200,000 이하이다.
또한, D 단위는 수지 중의 95.000 내지 99.999몰％를 구성하는 것이 바람직하다.
또한, 반응 전의 오르가노폴리실록산 및 오르가노폴리실록산 레진은, 각각 1종 단독으로도 2종 이상을 조합해서도 사용할 수 있고, 얻어지는 열 가소성 레진 변성 오르가노폴리실록산도, 1종 단독일 수도 2종 이상일 수도 있다.
또한, 상온 기계 박리 방식에 적합한 열 경화성 실리콘계 재료를 포함하는 분리층 (C)의 구체예로서, 하기 (C1) 내지 (C3) 성분, 필요에 따라 (C4) 성분을 함유하는 열 경화성 실리콘 분리층을 들 수 있다.
(C1): 1분자 중에 2개 이상의 알케닐기를 갖는 오르가노폴리실록산.
(C2): 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자 (Si-H기)를 함유하고, (C1) 성분 중의 알케닐기에 대한 (C2) 성분 중의 Si-H기의 몰비가 0.3 내지 10이 되는 양의, 오르가노하이드로겐폴리실록산.
(C3): 백금계 촉매.
(C4): 반응 제어제.
(C1) 성분은, 1분자 중에 2개 이상의 알케닐기를 갖는 오르가노폴리실록산이다. (C1) 성분은, 바람직하게는 1분자 중에 2개 이상의 알케닐기를 함유하는 직쇄상 또는 분지상의 디오르가노폴리실록산이며, 특히 바람직하게는, 1분자 중에 0.3 내지 10㏖％, 특히 0.6 내지 9㏖％(알케닐기 몰수/Si 몰수) 내지 9㏖％의 알케닐기를 함유하는 디오르가노폴리실록산이다.
이러한 디오르가노폴리실록산으로서, 구체적으로는 하기 식 (8) 및/또는 (9)로 표시되는 것을 들 수 있다.
R9 (3-e)X2 eSiO-(R9X2SiO)f-(R9 2SiO)g-SiR9 (3-e)X2 e (8)
R9 2(HO)SiO-(R9X2SiO)f+2-(R9 2SiO)g-SiR9 2(OH) (9)
(식 중 R9은 각각 독립적으로 지방족 불포화 결합을 갖지 않는 1가 탄화수소기, X2는 각각 독립적으로 알케닐기 함유 1가 유기기, e는 0 내지 3의 정수이다. 또한, 식 (8)에 있어서, 2e+f는 1분자 중에 알케닐기 함유량이 0.3 내지 10㏖％가 되는 수이다. 식 (9)에 있어서, f+2는 1분자 중에 알케닐기 함유량이 0.3 내지 10㏖％가 되는 수이다. f는 0 또는 10 이하의 양수이며, g는 1 내지 1,000의 양수이다)
상기 식 중 R9로서는, 탄소 원자수 1 내지 10의 1가 탄화수소기가 바람직하고, 예시하면, 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기; 시클로헥실기 등의 시클로알킬기; 페닐기, 톨릴기 등의 아릴기 등이며, 특히 메틸기 등의 알킬기 또는 페닐기가 바람직하다.
X2의 알케닐기 함유 1가 유기기로서는, 탄소 원자수 2 내지 10의 유기기가 바람직하고, 비닐기, 알릴기, 헥세닐기, 옥테닐기 등의 알케닐기; 아크릴로일프로필기, 아크릴로일메틸기, 메타크릴로일프로필기 등의 (메트)아크릴로일알킬기; 아크릴옥시프로필기, 아크릴옥시메틸기, 메타크릴옥시프로필기, 메타크릴옥시메틸기 등의 (메트)아크릴옥시알킬기; 시클로헥세닐에틸기, 비닐옥시프로필기 등의 산소 원자를 개재할 수도 있는 알케닐기 함유 1가 탄화수소기를 들 수 있고, 특히, 공업적으로는 비닐기가 바람직하다.
상기 일반식 (8) 중 e는 0 내지 3의 정수이지만, e가 1 내지 3이면, 분자쇄 말단이 알케닐기로 봉쇄되기 때문에, 반응성이 좋은 분자쇄 말단 알케닐기에 의해, 단시간에 반응을 완결할 수 있어, 바람직하다. 나아가, 비용면에 있어서, e=1이 공업적으로 바람직하다. 이 알케닐기 함유 디오르가노폴리실록산의 성상은 오일상 또는 생고무상인 것이 바람직하다. 이 알케닐기 함유 디오르가노폴리실록산은 직쇄상일 수도 분지상일 수도 있다.
(C2) 성분은 가교제이며, 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자 (Si-H기)를 함유하는 오르가노하이드로겐폴리실록산이다. (C2) 성분은, 1분자 중에 규소 원자에 결합한 수소 원자(SiH기)를 적어도 2개, 바람직하게는 3개 이상 20개 이하 갖는 것이며, 직쇄상, 분지상 또는 환상의 것을 사용할 수 있다.
(C2) 성분의 오르가노하이드로겐폴리실록산의 25℃에서의 회전 점도계에 의한 점도는 1 내지 5,000mPa·s인 것이 바람직하고, 5 내지 500mPa·s인 것이 더욱 바람직하다. 이 오르가노하이드로겐폴리실록산은 2종 이상의 혼합물일 수도 있다.
(C2) 성분은, (C1) 성분 중의 알케닐기에 대한 (C2) 성분 중의 Si-H기의 몰비(SiH기/알케닐기)가 0.3 내지 10, 특히 1 내지 8의 범위가 되도록 배합하는 것이 바람직하다. 이 SiH기와 알케닐기의 몰비가 0.3 이상이면, 가교 밀도가 낮아지는 것도 없고, 점착제층이 경화되지 않는다는 문제도 일어나지 않는다. 10 이하이면 가교 밀도가 지나치게 높아지는 것도 없고, 충분한 점착력 및 태크가 얻어진다. 또한, 상기한 몰비가 10 이하이면 처리액의 사용 가능 시간을 길게 할 수 있다.
(C3) 성분은 백금계 촉매(즉, 백금족 금속 촉매)이며, 예를 들어 염화백금산, 염화백금산의 알코올 용액, 염화백금산과 알코올의 반응물, 염화백금산과 올레핀 화합물의 반응물, 염화백금산과 비닐기 함유 실록산의 반응물 등을 들 수 있다.
(C3) 성분의 첨가량은 유효량이며, 통상 (C1), (C2)의 합계(하기에 기재하는 (C4) 성분을 함유하는 경우에는, (C1), (C2) 및 (C4)의 합계)에 대하여, 백금분(질량 환산)으로서 1 내지 5,000ppm이며, 5 내지 2,000ppm인 것이 바람직하다. 1ppm 이상이면 조성물의 경화성이 저하되지도 않고, 가교 밀도가 낮아지는 것도, 유지력이 저하되는 일도 없다. 0.5％ 이하이면 처리욕의 사용 가능 시간을 길게 할 수 있다.
(C4) 성분은 반응 제어제이며, 조성물을 조합 내지 기재에 도공할 때에 가열 경화 전에 처리액이 증점이나 겔화를 일으키지 않도록 하기 위하여 필요에 따라 임의로 첨가하는 것이다.
구체예로서는, 3-메틸-1-부틴-3-올, 3-메틸-1-펜틴-3-올, 3,5-디메틸-1-헥신-3-올, 1-에티닐시클로헥산올, 3-메틸-3-트리메틸실록시-1-부틴, 3-메틸-3-트리메틸실록시-1-펜틴, 3,5-디메틸-3-트리메틸실록시-1-헥신, 1-에티닐-1-트리메틸실록시시클로헥산, 비스(2,2-디메틸-3-부티녹시)디메틸실란, 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐시클로테트라실록산, 1,1,3,3-테트라메틸-1,3-디비닐디실록산 등을 들 수 있고, 바람직한 것은 1-에티닐시클로헥산올 및 3-메틸-1-부틴-3-올이다.
조성물 중에 (C4) 성분을 함유하는 경우, 그의 배합량은, (C1) 및 (C2) 성분의 합계 100질량부에 대하여 0.1 내지 10질량부인 것이 바람직하다. 보다 바람직하게는 0.1 내지 8.0질량부, 특히 바람직하게는 0.1 내지 2.0질량부이다. 10질량부 이하이면 실리콘 점착제 조성물의 경화성이 저하되지 않고, 0.1질량부 이상이면 반응 제어의 효과가 충분히 발휘된다.
또한, R10 3SiO0 .5 단위(식 중 R10은 독립적으로 탄소 원자수 1 내지 10의 비치환 혹은 치환된 1가의 탄화수소기) 및 SiO2 단위를 함유하고, R10 3SiO0 . 5 단위/SiO2 단위의 몰비가 0.3 내지 1.8인 폴리오르가노실록산을 첨가할 수도 있다. 첨가량으로서는 상기 (C1) 성분의 0 내지 30질량％가 바람직하고, 배합하는 경우에는 1 내지 30질량％로 하는 것이 바람직하다.
상술한 열 가소성 오르가노폴리실록산 분리층, 열 가소성 레진 변성 오르가노폴리실록산 분리층, 열 경화성 실리콘 분리층은, 스핀 코팅법, 스프레이 코팅법, 슬릿 코팅법, 필름 라미네이트법 등으로 형성하기 위하여, 수지 원료 또는 조성물을 용제에 용해할 수도 있다. 이때에는, 펜탄, 헥산, 시클로헥산, 이소옥탄, 노난, 데칸, p-멘탄, 피넨, 이소도데칸, 리모넨 등의 탄화수소계 용제가 적합하게 사용된다. 또한, 이 경우의 분리층 (C)의 용액에는, 공지의 산화 방지제를 내열성 향상을 위하여 첨가할 수 있다. 또한 내열성을 더욱 높이기 위하여, 실리카 등의 필러를, 상기 (C1) 성분 100질량부에 대하여, 50질량부 이하 첨가할 수도 있다.
분리층 (C)의 막 두께로서는 특별히 제한은 없지만, 바람직하게는 1㎚ 내지 20㎛, 보다 바람직하게는 0.01 내지 20㎛, 더욱 바람직하게는 0.02 내지 10㎛이다. 이러한 막 두께라면, 필요로 하는 프로세스 내성이 얻어진다.
지방족 탄화수소계 재료의 구체예로서는, 상술한 열 가소성 수지층 (A)에 사용되는 지방족 탄화수소계 수지의 예시와 마찬가지의 것을 들 수 있다. 또한, 이들 지방족 탄화수소계 수지에, 열 가소성 실리콘을 첨가한 재료도 사용할 수 있다. 열 가소성 실리콘을 첨가함으로써, 접착력의 제어가 용이해진다.
방향족 탄화수소계 재료의 구체예로서는, 상술한 열 가소성 수지층 (A)에 사용되는 방향족 탄화수소계 수지의 예시와 마찬가지의 것을 들 수 있다. 또한, 이들 방향족 탄화수소계 수지에, 열 가소성 실리콘을 첨가한 재료도 사용할 수 있다. 열 가소성 실리콘을 첨가함으로써, 접착력의 제어가 용이해진다.
불소계 재료의 구체예로서는, 퍼플루오로폴리에테르 변성 알콕시실란 등을 들 수 있다.
광 레이저 분리 방식에 적합한 분리층 (C)의 구체예로서는, 하기 식 (10)으로 표시되는 구조를 반복 단위로서 갖는 수지와, 이 수지를 열반응에 의해 가교시키는 가교제와의 조성물을 포함하는 열 경화성 나프탈렌 유도체 분리층을 들 수 있다.
Figure pat00018
(R51, R52, R53, R54, R55, R56은 동일하거나 또는 이종의 수소 원자, 수산기, 또는 탄소수 1 내지 20의 1가의 유기기이며, R51 내지 R53 및 R54 내지 R56은 각각 적어도 1개의 수산기를 갖는다. R57은 단결합 또는 탄소수 1 내지 20의 2가의 유기기이다. W는 단결합 또는 탄소수 1 내지 30의 2가의 유기기이다. i는 중량 평균 분자량이 100,000 이하가 되는 임의의 자연수이다)
일반식 (10)으로 표시되는 나프탈렌(유도체)의 원료로서 1-나프톨, 2-나프톨, 2-메틸-1-나프톨, 4-메톡시-1-나프톨, 7-메톡시-2-나프톨, 1,2-디히드록시나프탈렌, 1,3-디히드록시나프탈렌, 2,3-디히드록시나프탈렌, 1,4-디히드록시나프탈렌, 1,5-디히드록시나프탈렌, 1,6-디히드록시나프탈렌, 2,6-디히드록시나프탈렌, 1,7-디히드록시나프탈렌, 2,7-디히드록시나프탈렌, 1,8-디히드록시나프탈렌, 5-아미노-1-나프톨, 2-메톡시카르보닐-1-나프톨, 1-(4-히드록시페닐)나프탈렌, 6-(4-히드록시페닐)-2-나프톨, 6-(시클로헥실)-2-나프톨, 1,1'-비-2,2'-나프톨, 6,6'-비-2,2'-나프톨, 9,9-비스(6-히드록시-2-나프틸)플루오렌, 6-히드록시-2-비닐나프탈렌, 1-히드록시메틸나프탈렌, 2-히드록시메틸나프탈렌 등을 들 수 있다.
일반식 (10) 중 R51, R52, R53, R54, R55, R56은 동일하거나 또는 이종의 수소 원자, 수산기, 또는 탄소수 1 내지 20의 1가의 유기기이다. 이 중 1가의 유기기로서는, 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, sec-부틸기, tert-부틸기, n-펜틸기, 네오펜틸기, n-헥실기, n-헵틸기, n-옥틸기, n-노닐기, n-데실기, n-도데실기, n-펜타데실기, n-이코실기, 시클로펜틸기, 시클로헥실기, 시클로펜틸메틸기, 시클로헥실메틸기, 시클로펜틸에틸기, 시클로헥실에틸기, 시클로펜틸부틸기, 시클로헥실부틸기, 아다만틸기, 메톡시기, 글리시딜옥시기 등을 들 수 있다.
일반식 (10)에 있어서, R57은 단결합 또는 탄소수 1 내지 20의 2가의 유기기이다. 이러한 R57의 유기기로서, 알킬렌기, 페닐렌기, 나프틸레닐기, 안트라세닐렌기, 노르보르닐렌기, 프탈산의 2가 유도체 등을 들 수 있고, 각각 알킬, 아릴, 할로겐, 니트로, 니트릴, 수산기 등의 치환기를 갖고 있을 수도 있다.
일반식 (10)에 있어서, W는 단결합 또는 탄소수 1 내지 30의 2가의 유기기이다. 이러한 W의 유기기로서, 알킬렌기, 페닐렌기, 나프틸레닐기, 안트라세닐렌기, 노르보르닐렌기, 프탈산의 2가의 유도체 등을 들 수 있고, 각각 알킬, 아릴, 할로겐, 니트로, 니트릴, 수산기 등의 치환기를 갖고 있을 수도 있다.
일반식 (10)으로 표시되는 중합체의 폴리스티렌 환산의 분자량은, 중량 평균 분자량(Mw)이 500 내지 500,000, 특히 1,000 내지 100,000인 것이 바람직하다. 분자량 분산도는 1.2 내지 20의 범위 내가 바람직하다.
열 경화성 나프탈렌 유도체 분리층에 사용되는 가교제로서는, 분자 내에 2개 이상의 관능기를 갖는 에폭시 화합물이나 에폭시 수지, 나아가 메틸올멜라민 등의 아미노 수지나 페놀 화합물이 적합하게 사용된다.
에폭시 화합물, 수지의 예로서는, 상술한 일반식 (1) 및/또는 (3)의 열 경화성 실리콘 변성 중합체를 주성분으로 하는 열 경화성 조성물에 첨가되는 다관능 에폭시기를 갖는 에폭시 화합물의 예시와 마찬가지의 것을 들 수 있다.
에폭시 가교제의 배합량은, 일반식 (10)의 수지 100질량부에 대하여 0.1 내지 50질량부, 바람직하게는 0.1 내지 30질량부, 더욱 바람직하게는 1 내지 30질량부이며, 에폭시 가교제는 1종을 단독으로 사용할 수도, 2종 이상을 병용할 수도 있다.
또한 상기 에폭시 수지를 가교제로서 사용한 경우, 촉매로서 경화 촉진제를 첨가하는 것이 바람직하다. 에폭시 수지 경화 촉진제를 함유함으로써, 경화 반응을 적절하며 또한 균일하게 진행시킬 수 있다.
에폭시 수지 경화 촉진제는, 예를 들어 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸 및 이들 화합물의 에틸이소시아네이트 화합물, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸 등의 이미다졸 화합물, 1,8-디아자비시클로(5.4.0)운데센-7(DBU), 1,5-디아자비시클로(4.3.0)노넨-5(DBN), DBU의 유기산염, DBU의 페놀 수지 염, DBU 유도체의 테트라페닐보레이트염 등의 DBU계 화합물, 트리페닐포스핀, 트리부틸포스핀, 트리스(p-메틸페닐)포스핀, 트리스(p-메톡시페닐)포스핀, 트리스(p-에톡시페닐)포스핀, 트리페닐포스핀·트리페닐보레이트, 테트라페닐포스핀·테트라페닐보레이트 등의 트리오르가노포스핀류, 4급 포스포늄염, 트리에틸렌암모늄·트리페닐보레이트 등의 제3급 아민 및 그의 테트라페닐붕소산염 등을 들 수 있다. 상기 에폭시 수지 경화 촉진제는 1종을 단독으로 사용할 수도, 2종 이상을 병용할 수도 있다.
에폭시 수지 경화 촉진제의 배합량은, 일반식 (10)의 수지 100질량부에 대하여 바람직하게는 0.1 내지 10질량부, 더욱 바람직하게는 0.2 내지 5질량부이다.
또한, 가교제로서 사용되는 아미노 수지로서는, 상기한 메틸올멜라민 이외에도, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물을 들 수 있다. 또한, 가교제로서 사용되는 페놀 화합물로서는, 1분자 중에 평균하여 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물을 들 수 있다. 이들 가교제(아미노 축합물, 페놀 화합물)의 구체예로서는, 상술한 열 경화성 수지층 (B)의 구체예의 하나인 페놀기 함유 실리콘 변성 열 경화성 수지층에 사용되는 가교제의 예시와 마찬가지의 것을 들 수 있다. 이들 가교제는 1종을 단독으로 사용할 수도, 2종 이상을 병용할 수도 있다. 또한, 상기 아미노 수지는, 중량 평균 분자량이 150 내지 10,000, 특히 200 내지 3,000인 것이 바람직하다.
아미노 수지의 배합량은, 일반식 (10)의 수지 100질량부에 대하여 0.1 내지 50질량부, 특히 1 내지 30질량부가 바람직하다. 또한, 페놀 화합물의 배합량은, 일반식 (10)의 수지 100질량부에 대하여 0.1 내지 50질량부, 특히 1 내지 30질량부가 바람직하다.
또한, 상기 메틸올멜라민 등의 아미노 수지를 가교제로서 사용한 경우, 촉매로서 열산 발생제를 첨가하는 것이 바람직하다. 이 열산 발생제는 특별히 한정되지 않지만, 구체적으로는 하기 일반식 (11)로 표시되는 암모늄염을 들 수 있다.
Figure pat00019
(식 중 R62, R63, R64, R65는 각각 수소 원자, 탄소수 1 내지 12의 직쇄상, 분지상 또는 환상의 알킬기, 알케닐기, 옥소알킬기 또는 옥소알케닐기, 탄소수 6 내지 20의 아릴기, 또는 탄소수 7 내지 12의 아르알킬기 또는 아릴옥소알킬기를 나타내고, 이들 기의 수소 원자의 일부 또는 전부가 알콕시기에 의해 치환되어 있을 수도 있다. R62, R63, R64, R65는 이들이 결합하는 질소 원자와 함께 환을 형성할 수도 있고, 환을 형성하는 경우에는 탄소수 3 내지 10의 알킬렌기이거나, 또는 식 중의 질소 원자를 환 중에 갖는 복소 방향족환을 형성한다. S-은 α위치의 적어도 1개가 불소화된 술폰산, 또는 퍼플루오로알킬이미드산 혹은 퍼플루오로알킬메티드산이다)
S-로서 구체적으로는, 트리플레이트, 노나플레이트 등의 퍼플루오로알칸술폰산이나 α위치의 적어도 1개가 플루오로 치환된 술포네이트, 비스(트리플루오로메틸술포닐)이미드, 비스(퍼플루오로에틸술포닐)이미드, 비스(퍼플루오로부틸술포닐)이미드 등의 이미드산, 트리스(트리플루오로메틸술포닐)메티드, 트리스(퍼플루오로에틸술포닐)메티드 등의 메티드산을 들 수 있다.
또한, 상기 열산 발생제는 일반식 (10)의 수지 100부에 대하여 0.1 내지 15부, 특히 0.1 내지 10부 첨가하는 것이 바람직하다.
이 열 경화성 나프탈렌 유도체 분리층은, 스핀 코팅법, 스프레이 코팅법, 슬릿 코팅법, 필름 라미네이트법 등으로 형성하는 경우에, 용제에 용해하여 사용할 수도 있다. 그 경우에는, 예를 들어 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤류; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산에틸, 피루브산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산tert-부틸, 프로피온산tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르류 등을 들 수 있고, 이들 중 1종을 단독으로 또는 2종 이상을 병용할 수 있다.
또한 열 경화성 나프탈렌 유도체 분리층의 막 두께로서는, 500㎚ 이하의 파장의 광선을 85％ 이상 차광할 수 있는 것이 바람직하고, 바람직하게는 0.1㎛ 이상 30㎛ 이하, 보다 바람직하게는, 0.3㎛ 이상 20㎛ 이하로부터 선택된다. 0.1㎛ 이상의 경우, 차광이 충분해지고, 30㎛ 이하의 경우, 그의 평탄성이 양호해진다.
또한, 내열성을 높이기 위하여, 일반식 (10)의 수지 100질량부에 대하여, 공지의 산화 방지제를 0.5 내지 5질량부, 바람직하게는 1 내지 3질량부, 실리카 등의 필러를 50질량부 이하 첨가할 수도 있다. 또한, 도포 균일성을 향상시키기 위하여, 계면 활성제를 첨가할 수도 있다. 첨가할 수 있는 산화 방지제의 구체예로서는, 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카스탭 AO-60) 등의 힌더드 페놀계 화합물을 들 수 있고, 2종류 이상을 병용할 수도 있다.
열 경화성 나프탈렌 유도체 분리층은 조성물로서 형성된 후, 웨이퍼의 가공 전에 가열 경화시킨다. 이 경화 반응은, 일반적인 핫 플레이트나 오븐에 의해 진행하는 것이 가능하고, 그 온도는, 통상 100℃ 내지 350℃, 적합하게는 150℃ 내지 300℃이다. 이 경화 반응은, 웨이퍼 가공체 제작 전에 행할 수도 있고, 웨이퍼 가공체를 형성한 후, 웨이퍼 가공체 전체를 가열함으로써도 달성된다. 또한, 후자의 경우에는, 후술하는 웨이퍼 가공 방법에 있어서의 공정 (b)(열 경화성 수지층 (B)를 열 경화시키는 공정)를 행할 때에, 이 분리층도 열 경화시킬 수 있다.
분리층 (C)를 적층하는 방법은 특별히 제한되지 않지만, 예를 들어 스핀 코팅법, 스프레이 코팅법, 슬릿 코팅법, 필름 라미네이트법, 진공 증착법 등이 적합하게 사용된다. 이러한 방법이면, 인접하는 층과의 사이에 공극 등의 간극이 없도록 적층할 수 있다. 이때, 열 가소성 수지층 (A) 및 열 경화성 수지층 (B)가 적층되어 있는 회로 부착 웨이퍼 위에 분리층 (C)를 적층할지, 지지체 위에 분리층 (C)를 적층할지, 어느 방법이든 선택 가능하지만, 지지체 위에 분리층 (C)를 적층하는 것이 보다 바람직하다.
-세정 용제 (D)-
세정 용제 (D)로서는, 열 가소성 수지층 (A)를 용해 가능하며, 또한 열 경화 후의 열 경화성 수지층 (B)를 용해는 할 수 없지만 팽윤시켜, 침투할 수 있는 용제라면 특별히 제한은 없지만, 그러한 세정 용제로서는, 지방족 탄화수소계 유기 용제, 방향족 탄화수소계 유기 용제, 케톤계 유기 용제, 알코올계 유기 용제, 에테르계 유기 용제, 에스테르계 유기 용제, 아민계 유기 용제, 암모늄계 유기 용제, 유기산계 유기 용제를 들 수 있다.
세정 용제 (D)의 구체예로서, 펜탄, 헥산, 시클로헥산, 이소옥탄, 노난, 데칸, p-멘탄, 피넨, 이소도데칸, 리모넨 등의 지방족 탄화수소계 유기 용제; 톨루엔, 크실렌 등의 방향족 탄화수소계 유기 용제; 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤계 유기 용제; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올계 유기 용제; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르계 유기 용제; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산에틸, 피루브산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산tert-부틸, 프로피온산tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르계 유기 용제; 에탄올아민, 디에탄올아민, 트리에탄올아민, 트리에틸아민 등의 아민계 유기 용제; 암모니아, 테트라메틸암모늄, 테트라에틸암모늄, 테트라부틸암모늄 등의 알코올 용액, 또는 글리콜 용액 등의 암모늄계 유기 용제; 아세트산, 옥살산, 벤젠술폰산, 도데실벤젠술폰산 등을 용해시킨 유기산계 유기 용제를 들 수 있다.
이들 유기 용제는 1종을 단독으로 사용할 수도, 2종 이상을 병용할 수도 있다. 유기 용제를 병용하는 경우는, p-멘탄과 프로필렌글리콜모노에틸에테르아세테이트의 혼합 용액, p-멘탄과 프로필렌글리콜모노메틸에테르아세테이트의 혼합 용액, 이소노난과 시클로펜타논의 혼합 용액 등이 적합하게 사용된다.
또한, 세정 용제로서는, 이들 유기 용제와 염기계 수용액, 산계 수용액 및 물 중 어느 1종 이상과의 혼합액을 들 수 있다. 염기계 수용액으로서는, 암모니아, 테트라메틸암모늄, 테트라에틸암모늄, 테트라부틸암모늄 등의 수용액을 들 수 있다. 산계 수용액으로서는, 염산, 황산, 질산, 아세트산, 옥살산 등의 산계 수용액을 들 수 있다. 또한, 이 경우에 있어서도, 유기 용제는 1종을 단독으로 사용할 수도, 2종 이상을 병용할 수도 있다.
상기한 세정 용제 (D)이면, 회로 부착 웨이퍼의 표면을 변질시키지 않고, 열 가소성 수지층 (A)의 용해 및 열 경화성 수지층 (B)의 분리를 용이하게 행할 수 있기 때문에 바람직하다.
열 가소성 수지층 (A)가 탄화수소계 수지인 경우, 열 가소성 수지층 (A)를 용해시키기 위한 용제로서는 탄화수소계 용제가 바람직하지만, 탄화수소계 용제 단체(單體)로는 열 경화성 수지층 (B)에의 침투성이 약한 경우가 있어, 프로필렌글리콜모노메틸에테르아세테이트 등의 극성 용제를 첨가함으로써 열 경화성 수지층 (B)에의 침투성과 열 가소성 수지층 (A)의 용해를 양립시킬 수 있어 바람직하다.
열 가소성 수지층 (A)가 세정 용제 (D)에 대하여 가용이란 것은, 웨이퍼 위의 열 가소성 수지층 (A)에 대하여 세정 용제 (D)를 작용시켰을 때, 열 가소성 수지층 (A)가 고형분 잔사를 남기지 않고 처리 가능한 것을 나타내고, 열 가소성 수지층 (A)가 고형분 잔사를 남기지 않고 처리 가능하면 세정 용제 (D)의 양, 작용 방법은 상관없지만, 일반적으로 열 가소성 수지층 (A)층 1질량부에 대하여 세정 용제 (D)를 0.1 내지 100000부, 바람직하게는 100 내지 10000부를 작용시킨다.
열 경화성 수지층 (B)가 세정 용제 (D)에 대하여 불용이라는 것은, 열 경화성 수지층 (B)에 대하여, 열 가소성 수지층 (A)가 고형분 잔사를 남기지 않고 처리할 수 있는 충분한 양, 방법으로 세정 용제 (D)를 작용시켰을 때, 열 경화성 수지층 (B)가 독립된 막으로서 잔존하는 것을 나타내고, 일반적으로는 세정 용제 (D)를 작용시키는 것에 의한 열 경화성 수지층 (B)의 중량 감소가 80질량％ 이하, 바람직하게는 50질량％ 이하, 보다 바람직하게는 20질량％ 이하이다.
[웨이퍼 및 지지체]
-회로 부착 웨이퍼-
표면에 회로면을 갖고 이면을 가공해야 하는 웨이퍼는, 한쪽의 면이 회로 형성면이며, 다른 쪽의 면이 회로 비형성면인 회로 부착 웨이퍼이다. 본 발명을 적용할 수 있는 회로 부착 웨이퍼는, 통상 반도체 웨이퍼이다. 해당 반도체 웨이퍼의 예로서는, 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 해당 웨이퍼의 두께는 특별히 제한은 없지만, 전형적으로는 600 내지 800㎛, 보다 전형적으로는 625 내지 775㎛이다.
-지지체-
지지체로서는, 실리콘 웨이퍼, 유리 기판, 석영 기판 등이 일반적으로 사용 가능하지만, 프로세스 적합성이 있으면 특별히 제한은 없다. 특히 분리층 (C)가 광 레이저 박리 방식에 대응한 재료를 사용하고 있는 경우는, 사용되는 광의 파장에 대하여 투과성이 있는 것이 바람직하고, 특히 유리 기판이 적합하게 사용된다. 분리층 (C)가 광 레이저 박리 방식에 대응한 재료를 사용하고 있지 않은 경우는, 광 투과성의 제한은 없고, 특히 실리콘 웨이퍼가 적합하게 사용된다.
[웨이퍼 가공 방법]
본 발명의 웨이퍼 가공 방법은, 반도체 회로 등을 갖는 웨이퍼와 지지체와의 가접착재층으로서, 웨이퍼의 가공을 행한 후에도 세정 용제 (D)에 대하여 가용인 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 열 경화 후, 세정 용제 (D)에 대하여 불용이지만 세정 용제 (D)를 흡수하여 세정 용제 (D)가 침투하는 것인 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하는 가접착재층을 사용하는 것을 특징으로 한다. 또한, 상술한 바와 같이, 가접착재층은 분리층 (C)를 포함하는 제3 가접착층을 포함하고 있을 수도 있다. 본 발명의 웨이퍼 가공 방법에 의해 얻어지는 박형 웨이퍼의 두께는, 전형적으로는 5 내지 300㎛, 보다 전형적으로는 10 내지 100㎛이다.
본 발명의 웨이퍼 가공 방법은 이하 (a) 내지 (g)의 공정을 포함한다. 또한, 필요에 따라 (h) 내지 (j)의 공정을 포함한다.
-공정 (a)-
공정 (a)는 회로 부착 웨이퍼의 표면을, 상기한 가접착재층을 개재하여 지지체에 접합하여, 웨이퍼 가공체를 제작하는 공정이다.
각 가접착층의 구성 및 각 가접착층을 적층하는 방법의 상세는 상술한 가접착재층의 항에서 기재한 바와 같다.
각 가접착층의 재료를 용제에 용해하고, 스핀 코팅법 등을 사용하여 회로 부착 웨이퍼 위에 형성하여 적층하는 경우, 스핀 코팅 후, 그 용제의 휘발 조건에 따라, 80 내지 200℃의 온도에서 미리 프리베이크를 행한 후, 사용에 제공된다.
회로 부착 웨이퍼의 표면을, 가접착재층을 개재하여 지지체에 접합하는 방법은 특별히 한정되지 않는다. 가접착재층이 분리층 (C)를 포함하지 않은 경우, 열 가소성 수지층 (A)가 적층되어 있는 회로 부착 웨이퍼와 열 경화성 수지층 (B)가 적층되어 있는 지지체를 접합하는 방법을 들 수 있다. 가접착재층이 분리층 (C)를 포함하는 경우, 열 가소성 수지층 (A) 및 열 경화성 수지층 (B)가 적층되어 있는 회로 부착 웨이퍼와 분리층 (C)가 적층되어 있는 지지체를 접합하는 방법을 들 수 있다. 이때, 바람직하게는 40 내지 200℃, 보다 바람직하게는 60 내지 180℃의 온도 영역에서, 이 온도에서 감압 하, 웨이퍼 가공체를 균일하게 압착함으로써, 웨이퍼를, 가접착재층을 개재하여 지지체에 접합한다.
웨이퍼 접합 장치로서는, 시판되는 웨이퍼 접합 장치, 예를 들어 EVG사의 EVG520IS, 850TB, SUSS사의 XBC300 등을 들 수 있다.
-공정 (b)-
공정 (b)는 열 경화성 수지층 (B)를 열 경화시키는 공정이다. 상기 웨이퍼 가공체가 형성된 후, 120 내지 220℃, 바람직하게는 150 내지 200℃에서 10분 내지 4시간, 바람직하게는 30분 내지 2시간 가열함으로써, 열 경화성 수지층 (B)의 경화를 행한다. 또한, 분리층 (C)로서 열 경화성의 것을 사용한 경우, 이 공정에서 분리층 (C)의 경화도 행할 수 있다.
-공정 (c)-
공정 (c)는 지지체와 접합한 웨이퍼의 이면을 연삭 또는 연마하는 공정, 즉, 웨이퍼 가공체의 웨이퍼 이면측을 연삭 또는 연마하여, 해당 웨이퍼의 두께를 얇게 해 가는 공정이다. 웨이퍼 이면의 연삭 가공의 방식에는 특별히 제한은 없고, 공지의 연삭 방식이 채용된다. 연삭은, 웨이퍼와 지석(다이아몬드 등)에 물을 뿌려 냉각하면서 행하는 것이 바람직하다. 웨이퍼 이면을 연삭 가공하는 장치로서는, 예를 들어 (주) 디스코제 DAG-810(상품명) 등을 들 수 있다. 또한, 웨이퍼 이면측을 CMP 연마할 수도 있다.
-공정 (d)-
공정 (d)는 이면을 연삭한 웨이퍼, 즉, 이면 연삭에 의해 박형화된 웨이퍼의 이면에 가공을 실시하는 공정이다. 웨이퍼 이면 연삭 공정 후에 행하는 웨이퍼 가공 공정에는, 웨이퍼 레벨에서 사용되는 다양한 프로세스가 포함된다. 예로서는, 웨이퍼 표면 처리, 전극 형성, 금속 배선 형성, 보호막 형성 등을 들 수 있다. 보다 구체적으로는, 웨이퍼 표면 처리를 위한 CVD, 레이저 어닐, 전극 등의 형성을 위한 금속 스퍼터링, 증착, 금속 스퍼터링층을 에칭하는 습식 에칭, 금속 배선 형성의 마스크로 하기 위한 레지스트의 도포, 노광 및 현상에 의한 패턴의 형성, 레지스트의 박리, 건식 에칭, 금속 도금의 형성, 표면 보호용의 유기막 형성, TSV 형성을 위한 실리콘 에칭, 실리콘 표면의 산화막 형성 등, 종래 공지의 프로세스를 들 수 있다. 이러한 프로세스에 있어서는, 400℃ 정도까지의 고온 영역에서 넓은 범위로 웨이퍼 가공체로서 내성을 갖는 것이 바람직하고, 특히 300℃ 이상의 온도에서도 강도, 수명이 있는 웨이퍼 가공체인 것이 좋다.
-공정 (e)-
공정 (e)는, 공정 (d)에서 회로 부착 웨이퍼의 이면 가공을 실시한 후, 웨이퍼 가공체로부터 지지체를 제거 또는 분리하는 공정이다. 웨이퍼 가공체로부터 지지체를 제거 또는 분리하는 방법은 특별히 제한되지 않는다. 분리층 (C)가 없으며 또한 열 경화성 수지층 (B)와 지지체가 견고하게 접착하고 있는 경우에는 지지체의 연삭, 광 레이저 박리 방식 등이, 분리층 (C)가 없으며 또한 열 경화성 수지층 (B)와 지지체의 접착력이 박리 가능하게 컨트롤되어 있는 경우는 상온 기계 박리 방식 등이, 상온 기계 박리 방식에 대응한 분리층 (C)가 있는 경우에는 상온 기계 박리 방식 등이, 또한 광 레이저 박리 방식에 대응한 분리층 (C)가 있는 경우에는 광 레이저 박리 방식 등이 적합하게 사용된다. 이들 방법이면, 가공된 회로 부착 웨이퍼에 손상을 주지 않고 지지체를 제거 또는 분리할 수 있다.
지지체의 연삭에 의한 제거에 관해서는, 상기 공정 (c)에 있어서의 회로 부착 웨이퍼의 이면 연삭 시와 마찬가지의 방법을 사용하는 것이 가능하다. 단, 이면 연삭 시와의 차이는, 지지체의 제거가 목적으로 되어 있기 때문에 경면 가공 등은 필요가 없어, CMP 처리 등은 실시할 필요가 없다.
상온 기계 박리 방식에 의한 지지체의 분리는, 일반적으로 실온에서 실시되어, 웨이퍼 가공체의 회로 부착 웨이퍼 또는 지지체의 한쪽을 수평하게 고정해 두고, 다른 쪽을 수평 방향으로부터 일정한 각도를 주어 들어 올리는 기계 박리 방법, 및 연삭된 웨이퍼의 연삭면에 보호 필름을 붙이고, 웨이퍼와 보호 필름을 웨이퍼 가공체로부터 박리하는 필 박리 방법 등을 들 수 있다. 또한, 필요에 따라 100℃ 정도까지의 가열을 행할 수도 있다. 또한 이 공정은,
(h) 가공을 실시한 회로 부착 웨이퍼의 가공면(이면)에 다이싱 테이프를 접착하는 공정과,
(i) 다이싱 테이프면을 흡착면에 진공 흡착하는 공정과,
(j) 흡착면의 온도가 10℃ 내지 100℃의 온도 범위에서, 지지체를 웨이퍼 가공체로부터 필 오프로 박리하는 공정
을 포함하는 것이 바람직하다. 이와 같이 함으로써, 지지체를 웨이퍼 가공체로부터 용이하게 박리할 수 있고, 또한, 후의 다이싱 공정을 용이하게 행할 수 있다. 또한, 다이싱 테이프는 폴리에스테르, 폴리에틸렌 필름 등을 사용한 공지의 것을 사용할 수 있다.
광 레이저 박리 방식에 의한 지지체의 분리는 이하의 방법에 의해 행할 수 있다. 예를 들어, 지지체측으로부터 X선, 자외광, 가시광, 적외광 중 어느 하나, 또는 특정 범위의 파장이 혼합된 광을 면 조사 또는 레이저 조사함으로써, 열 경화성 수지층 (B)를 변질시켜, 지지체와 열 경화성 수지층 (B)의 접착력, 열 경화성 수지층 (B)와 분리층 (C)의 접착력 및 열 경화성 수지층 (B)의 응집 파괴력 중 어느 1개 이상을 저하시켜, 웨이퍼 가공체로부터 지지체를 분리 가능하게 한다. 열 경화성 수지층 (B)는, 조사하는 파장을 선택함으로써 광 레이저 박리 방식에 적합하게 할 수 있다. 또한, 상기한 레이저 조사 등을 함으로써, 분리층 (C)를 변질시켜, 지지체와 분리층 (C)의 접착력 등을 저하시켜, 웨이퍼 가공체로부터 지지체를 분리할 수도 있다. 이때, 열 경화성 수지층 (B) 또는 분리층 (C)에 광 또는 레이저가 도달하도록 하기 위하여, 지지체는 사용하는 파장의 광 또는 레이저를 투과하는 것이 바람직하고, 투과율로서 바람직하게는 50％ 이상, 보다 바람직하게는 70％ 이상, 더욱 바람직하게는 85％ 이상이다. 상기와는 별도로, 지지체에 차광층을 형성하고, 차광층에 주로 레이저를 조사하여 차광층을 발열시켜, 그 열로 열 경화성 수지층 (B) 또는 분리층 (C)를 변질시킴으로써 접착력을 저하시켜, 분리시키는 방법도 적합하게 사용된다.
-공정 (f)-
공정 (f)는, 공정 (e)에서 웨이퍼 가공체로부터 지지체를 제거 또는 분리한 후, 회로 부착 웨이퍼를 취출하기 위하여, 잔존되어 있는 열 가소성 수지층 (A)의 용해, 열 경화성 수지층 (B)의 분리 및 분리층 (C)가 잔존되어 있는 경우에는 분리층 (C)의 용해 또는 분리를, 세정 용제 (D)를 사용하여 일괄적으로 행하는 공정이다. 이 공정에서의 처리에 관해서는 일반적으로 실온에서 행하여지지만, 필요에 따라 100℃ 미만에서 가열 처리를 행할 수도 있다. 세정 용제 (D)를 사용한 상기 처리가 가능하면 특별히 방법은 제한되지 않지만, 다이싱 테이프에 부착된, 지지체가 제거 또는 분리된 웨이퍼 가공체를 세정 용제 (D)에 침지, 웨이퍼 가공체 위에 세정 용제 (D)의 액 고임, 분무, 방류식 등을, 바람직하게는 30초 내지 1시간, 보다 바람직하게는 1 내지 10분간 행하여, 세정 용제 (D)를 열 경화성 수지층 (B)에 침투시키고, 그 침투한 세정 용제 (D)로 또한 하층의 열 가소성 수지층 (A)를 용해시킴으로써, 회로 부착 웨이퍼에 손상을 주지 않고 열 경화성 수지층 (B)를 분리하고, 또한 회로 부착 웨이퍼 위에 남는 열 가소성 수지층 (A)를 세정 용제 (D)로 용해시키는 방법이 적합하게 사용된다. 또한, 분리층 (C)가 있는 경우에도, 분리층 (C)가 세정 용제 (D)에 용해하는 경우에는 그대로 세정 처리를, 용해하지 않는 경우에는 열 경화성 수지층 (B)와 함께 분리시킨다. 분리된 열 경화성 수지층 (B) 및 분리층 (C)에 관해서는, 웨이퍼를 스핀시켜 떨어냄, 또는 물리적으로 취출함으로써 제거 가능하게 한다.
-공정 (g)-
공정 (g)는, 공정 (f)에서 가접착재층의 제거 분리가 종료된 회로 부착 웨이퍼를 단독으로 취출하기 위한 공정이다. 회로 부착 웨이퍼를 단독으로 취출할 수 있으면 특별히 방법은 제한되지 않지만, 통상 공정 (f)로부터 연속하여 행하여져, 회로 부착 웨이퍼 위에 잔사물 등이 남지 않도록 린스액을 사용하여 린스를 행하고, 스핀 드라이 등으로 회로 부착 웨이퍼 위로부터 린스액을 제거함으로써, 다이싱 테이프에 부착된 회로 부착 웨이퍼를 취출할 수 있게 된다. 린스액으로서는 회로 부착 웨이퍼 위에 잔사 등을 남기지 않고 스핀 드라이 등으로 제거 가능하면 특별히 제한은 없지만, 어느 정도 휘발성이 높은 저비점 용제인 것이 바람직하고, 이소노난 등의 탄화수소계 용제, 이소프로필알코올(IPA) 등의 알코올계 용제, 물 등이 적합하게 사용되고, 또한 세정 용제 (D)가 휘발 후 잔사 등이 남지 않는 것이면, 세정 용제 (D)를 린스액 대신에 사용할 수도 있다.
< 실시예 >
이하, 실시예 및 비교예를 기재하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 다음의 실시예에 한정되는 것은 아니다.
[수지 합성예 1]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 플라스크 내에 9,9'-비스(3-알릴-4-히드록시페닐)플루오렌 (M-1) 43.1g, 평균 구조식 (M-3)으로 표시되는 오르가노하이드로겐실록산 29.5g, 톨루엔 135g, 염화백금산 0.04g을 투입하고, 80℃로 승온했다. 그 후, 1,4-비스(디메틸실릴)벤젠 (M-5) 17.5g을 1시간에 걸쳐 플라스크 내에 적하했다. 이때, 플라스크 내 온도는 85℃까지 상승했다. 적하 종료 후, 또한 80℃에서 2시간 숙성한 후, 톨루엔을 증류 제거함과 함께, 시클로헥사논을 80g 첨가하여, 수지 고형분 농도 50질량％의 시클로헥사논을 용제로 하는 수지 용액 (b1)을 얻었다. 이 용액의 수지분의 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 45,000이었다.
[수지 합성예 2]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 5L 플라스크 내에 에폭시 화합물 (M-2) 84.1g을 톨루엔 600g에 용해 후, 화합물 (M-3) 294.6g, 화합물 (M-4) 25.5g을 추가하고, 60℃로 가온했다. 그 후, 카본 담지 백금 촉매(5질량％) 1g을 투입하고, 내부 반응 온도가 65 내지 67℃로 승온하는 것을 확인 후, 또한 90℃까지 가온하고, 3시간 숙성했다. 계속하여 실온까지 냉각 후, 메틸이소부틸케톤(MIBK) 600g을 추가하고, 본 반응 용액을 필터로 가압 여과함으로써 백금 촉매를 제거했다. 이 수지 용액 중의 용제를 감압 증류 제거함과 함께, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 270g을 첨가하여, 고형분 농도 60질량％의 PGMEA를 용제로 하는 수지 용액 (b2)를 얻었다. 이 수지 용액 중의 수지의 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 28,000이었다.
Figure pat00020
[수지 합성예 3]
4구 플라스크에 옥타메틸시클로테트라실록산 1,000g(3.38몰) 및 트리스(트리메틸실록시)메틸실란 0.93g(0.003몰)을 투입하고, 온도를 110℃로 유지했다. 계속해서, 여기에 10질량％ 테트라부틸포스포늄하이드록사이드실리코네이트 4g을 추가하고, 4시간에 걸쳐 중합한 후, 160℃에서 2시간, 후처리를 행하여, 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D 단위, M 단위, T 단위의 각각의 비율을 조사한 바, D 단위 99.911％, M 단위 0.067％, T 단위 0.022％이며, 하기 구조의 분지상 디메틸폴리실록산으로 동정되었다.
Figure pat00021
이 분지상 디메틸폴리실록산 500g을 헥산 500g에 용해한 뒤, 이것을 2L의 아세톤 중에 투입하고, 석출된 수지를 회수하고, 그 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.07질량％인, 중량 평균 분자량이 400,000인 디메틸폴리실록산 중합체 (c1)을 얻었다.
[수지 합성예 4]
4구 플라스크에 분자쇄 양 말단이 수산기로 봉쇄된 생고무상의 디메틸폴리실록산(일반식 (7)에 있어서, n은 9000)이며, 그의 30％ 톨루엔 용액의 25℃에서의 점도가 98,000mPa·s인 디메틸폴리실록산 90부와, (CH3)3SiO1 / 2 단위 0.75몰과 SiO4 / 2 단위 1몰의 비율로 이루어지며, 또한 고형분 100 중에 1.0몰％의 수산기를 포함하는 메틸폴리실록산 레진 10부를, 톨루엔 900부에 용해했다. 얻어진 용액에, 28％의 암모니아수를 1부 첨가하고, 실온에서 24시간 교반하여 축합 반응시켰다. 계속해서, 감압 상태에서 180℃로 가열하고, 톨루엔, 축합물, 암모니아 등을 제거시켜, 고형화된 부분 축합물을 얻었다. 이 부분 축합물 100부에, 톨루엔 900부를 첨가하고, 용해시켰다. 이 용액에 헥사메틸디실라잔 20부를 첨가하고, 130℃에서 3시간 교반하여 잔존하는 수산기를 봉쇄했다. 계속해서, 감압 상태에서 180℃로 가열하고, 용제 등을 제거시켜, 고형화된 비반응성 부분 축합물을 얻었다. 또한, 상기 비반응성 부분 축합물 100부에 헥산 900부를 첨가하여 용해시킨 후, 이것을 2000부의 아세톤 중에 투입하고, 석출된 수지를 회수하고, 그 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.05질량％인, 중량 평균 분자량 900,000의 디메틸폴리실록산 중합체 (c2)를 얻었다.
[수지 합성예 5]
1,000ml의 플라스크에 화합물 (M-6)으로서 1,5-디히드록시나프탈렌 80g(0.50몰), 화합물 (M-7)로서 2-히드록시-6-나프토알데히드 51.6g(0.30몰), 또한 메틸셀로솔브 145g을 가하고, 70℃에서 교반하면서 20질량％ 파라톨루엔술폰산메틸셀로솔브 용액 20g을 첨가했다. 온도를 85℃로 올려 6시간 교반 후, 실온으로 냉각하고, 아세트산에틸 800ml로 희석했다. 분액 깔때기로 옮겨, 탈이온수 200ml로 세정을 반복하여, 반응 촉매와 금속 불순물을 제거했다. 얻어진 용액을 감압 농축한 후, 잔사에 아세트산에틸 600ml를 첨가하고, 헥산 2,400ml로 중합체를 침전시켰다. 침전된 중합체를 여과 분리, 회수 후, 감압 건조하여, 하기 구조식을 반복 단위로서 갖는 중합체 (c3)을 얻었다. GPC에 의해 분자량(Mw), 분산도(Mw/Mn)를 구하여, 1H-NMR 분석에 의해 중합체 중의 비율을 이하와 같이 구했다.
Figure pat00022
x/(x+y)=0.59
분자량(Mw) 3,200
분산도(Mw/Mn)=2.44
Figure pat00023
[용액 제조예 1]
수소 첨가 폴리스티렌계 열 가소성 수지 셉톤 4033(구라레제) 24g을 p-멘탄176g에 용해하여, 12질량％의 셉톤 4033의 p-멘탄 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 열 가소성 수지의 p-멘탄 용액 (A-1)을 얻었다.
[용액 제조예 2]
수지 용액 (b1) 50g에, 가교제로서 에폭시 가교제인 EOCN-1020(닛본 가야쿠(주)제)을 7.5g, 경화 촉매로서, 와코 쥰야쿠 고교(주)제, BSDM(비스(tert-부틸술포닐)디아조메탄)을 0.2g, 또한 산화 방지제로서, 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카스탭 AO-60)을 0.1g 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열 경화성 수지 용액 (B-1)을 얻었다.
[용액 제조예 3]
수지 용액 (b2) 100g에 4관능 페놀 화합물인 TEP-TPA(아사히 유키자이 고교제)를 9g, 테트라히드로 무수 프탈산(신닛본 리카(주)제, 리카시드 HH-A) 0.2g을 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열 경화성 수지 용액 (B-2)를 얻었다.
[용액 제조예 4]
중합체 (c1) 0.5g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액 (C-1)을 얻었다.
[용액 제조예 5]
중합체 (c2) 1.0g을 이소도데칸 100g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액 (C-2)를 얻었다.
[용액 제조예 6]
0.5몰％의 비닐기를 분자 측쇄에 갖고, 수 평균 분자량(Mn)이 3만인 폴리디메틸실록산 80부, 이소도데칸 400부를 포함하는 용액에 (M-8)로 표시되는 오르가노하이드로겐폴리실록산을 5.0부, 에티닐시클로헥산올 0.7부를 첨가하여 혼합했다. 또한 백금 촉매 CAT-PL-5(신에쓰 가가꾸 고교 가부시끼가이샤제)를 0.5부 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열 경화성 실리콘 조성물 용액 (C-3)을 얻었다.
Figure pat00024
[용액 제조예 7]
중합체 (c3)을 20질량부와, 하기 AG1로 표시되는 산 발생제를 1질량부와, 가교제로서 니칼락 Mw390(산와 케미컬제)을 4질량부를, FC-430(스미토모 쓰리엠사제) 0.1질량％를 포함하는 PGMEA 100질량부에 용해시켜, 0.1㎛의 불소 수지제의 필터로 여과함으로써 수지 용액 (C-4)를 제조했다.
Figure pat00025
[실시예 1 내지 5 및 비교예 1 내지 2]
표면에 높이 10㎛, 직경 40㎛의 구리 포스트가 전체면에 형성된 직경 200㎜ 실리콘 웨이퍼(두께: 725㎛)에, 비교예 1 이외에 상기한 수지 용액 (A-1)을 스핀 코팅하고, 핫 플레이트로 180℃에서 5분간 가열함으로써, (A)층에 대응하는 재료를 웨이퍼 범프 형성면에 성막했다. 한편, 실시예 1 내지 4, 비교예 1 내지 2에 관해서는 직경 200㎜의 베어 실리콘 웨이퍼(두께: 725㎛)를, 실시예 5에 관해서는 직경 200㎜(두께: 500㎛)의 유리판을 지지체로 하고, 이 지지체에 실시예 1, 비교예 1에 관해서는 (B)층에 상당하는 용액을 스핀 코팅하고, 150℃에서 3분간 핫 플레이트 위에서 가열하여, (B)층을 가경화시켰다. 실시예 2 내지 5에 관해서는 (C)층에 상당하는 용액을 스핀 코팅하고, 그 중 실시예 2 내지 4에 관해서는 180℃에서 5분간, 실시예 5에 관해서는 250℃에서 5분간, 핫 플레이트 위에서 가열했다. 실시예 2 내지 5에 관해서는 또한 그 후, (C)층 위에 (B)층에 상당하는 용액을 스핀 코팅하고, 150℃에서 3분간 핫 플레이트 위에서 가열하여, (B)층을 가경화시켰다. 이와 같이 하여 제작된 실리콘 웨이퍼 및 유리판을 각각 수지면이 합해지도록, 진공 접합 장치 내에서 표 1에 나타내는 조건으로 접합하여, 적층체(웨이퍼 가공체)를 제작했다. 표 1에, (A)층, (B)층 및 (C)층의 막 두께를 나타냈다. 또한 (A)층, (B)층 및 (C)층의 막 두께의 값으로서는, 200㎜의 베어 Si 웨이퍼 위에 동일한 조건으로 스핀 코팅했을 때의 막 두께를, 광 간섭식 막 두께 측정기(다이닛본 스크린제, VM-1210)로 측정한 값을 사용하고 있다.
그 후, 이 접합된 기판에 대하여, 하기 시험을 행하고, 실시예 및 비교예의 결과를 표 1에 나타냈다. 또한, 하기의 순으로 평가를 실시했지만, 도중에, 이상(異常)이 된(판정이 「×」) 시점에서, 그 이후의 평가를 중지하고, -로 기재했다.
-접착성 시험-
200㎜의 웨이퍼 접합은, EVG사의 웨이퍼 접합 장치 EVG520IS를 사용하여 행했다. 접합 온도는 표 1에 기재된 값, 접합 시의 챔버 내 압력은 10- 3mbar 이하, 하중은 5kN으로 실시했다. 접합 후, 일단, 180℃에서 1시간 오븐을 사용하여 기판을 가열하고, (B)층의 경화를 실시한 뒤, 실온까지 냉각하고, 그 후 계면의 접착 상황을 초음파 영상 장치(Scanning Acoustic Tomograph, SAT, 히타치제, FineSAT300)를 사용하여 관찰하여, 계면에서 박리 등의 이상이 발생하지 않은 경우를 양호하다고 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량하다고 평가하여 「×」로 나타냈다.
-이면 연삭 내성 시험-
그라인더(DISCO제, DAG810)로 다이아몬드 지석을 사용하여 구리 포스트 부착 실리콘 웨이퍼의 이면 연삭을 행했다. 최종 기판 두께 50㎛까지 그라인드한 후, 광학 현미경(100배)으로 크랙, 박리 등의 이상의 유무를 조사했다. 이상이 발생하지 않은 경우를 양호하다고 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량하다고 평가하여 「×」로 나타냈다.
-내열성 시험-
구리 포스트 부착 실리콘 웨이퍼를 이면 연삭한 후의 적층체를 질소 분위기 하의 200℃ 오븐에 2시간 넣은 후, 또한 250℃의 핫 플레이트 위에서 10분 가열한 후의 외관 이상의 유무를 조사했다. 외관 이상이 발생하지 않은 경우를 양호하다고 평가하여 「○」로 나타내고, 보이드, 웨이퍼 팽창 등의 외관 이상이 발생한 경우를 「×」로 나타냈다.
-지지체 박리성 시험-
실시예 1, 비교예 1에 관해서는 지지체측의 베어 실리콘 웨이퍼를 그라인더(DISCO제, DAG810)로 다이아몬드 지석을 사용하여 지지체가 없어질 때까지 연삭을 행했다. 실시예 2 내지 5에 관해서는 내열성 시험 종료 후의 50㎛까지 박형화된 웨이퍼의 가공면(회로 비형성면)측에 다이싱 프레임을 사용하여 다이싱 테이프를 붙이고, 다이싱 테이프면을 진공 흡착에 의해 흡착판에 세트했다. 그 후, 실시예 5에 관해서는 파장 400㎚의 레이저를 지지체측으로부터 웨이퍼 전체면에 조사했다. 그 후 실시예 2 내지 5에 관해서는, 실온에서, 지지체의 1점을 핀셋으로 들어 올림으로써, 지지체를 박리했다. 50㎛의 웨이퍼를 깨지지 않게 지지체를 연삭 또는 박리할 수 있는 경우를 「○」로 나타내고, 깨짐 등의 이상이 발생한 경우를 불량하다고 평가하여 「×」로 나타냈다.
-세정 제거성 시험-
상기 지지체 박리성 시험 종료 후의 웨이퍼를, 다이싱 프레임에 부착된 상태 그대로 접착층을 위로 하여 스핀 코터에 세트하고, 세정 용제로서 p-멘탄과 프로필렌글리콜모노메틸에테르아세테이트를 질량비로 p-멘탄:프로필렌글리콜모노메틸에테르아세테이트=7:3으로 혼합한 세정 용제 (D-1) 100ml를 적하한 뒤, 5분간 웨이퍼를 정치시키고, (B)층을 팽윤시켜, 웨이퍼 가공체로부터 분리시켰다. 분리된 (B)층을 제거한 후 또한 (D-1)을 50ml 적하하여 2분간 정치하고, (A)층을 완전히 용해시켰다. 또한 웨이퍼를 회전시키면서 30초간 이소프로필알코올(IPA)을 분무로 린스를 행한 후, 질소 블로우를 행하여 웨이퍼 표면을 건조시켰다. 그 후, 외관을 관찰하여 잔존하는 접착재 수지의 유무를 육안으로 체크했다. 수지의 잔존이 확인되지 않는 것을 양호하다고 평가하여 「○」로 나타내고, 수지의 잔존이 확인된 것, (B)층의 분리를 할 수 없었던 것을 불량하다고 평가하여 「×」로 나타냈다.
Figure pat00026
표 1에 나타낸 바와 같이, 본 발명의 요건을 충족시키는 실시예 1 내지 5에서는, 기판 세정까지의 일련의 프로세스를 실시할 수 있었다. 이에 반하여, 열 가소성 수지층 (A)를 사용하지 않은 비교예 1에서는, 세정 용제 (D)를 사용한 처리로 열 경화성 수지층 (B)를 분리할 수 없었다. 또한, 열 경화성 수지층 (B)를 사용하지 않은 비교예 2에서는, 본딩의 시점에서 부착 잔류가 나와 버려, 그 다음의 평가로 진행시키지 않았다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허 청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 마찬가지의 작용 효과를 발휘하는 것은, 어떠한 것이든 본 발명의 기술적 범위에 포함된다.
1…웨이퍼
2…가접착재층
(A)…열 가소성 수지층(제1 가접착층)
(B)…열 경화성 수지층(제2 가접착층)
(C)… 분리층(제3 가접착층)
3…지지체

Claims (18)

  1. 지지체 위에 가접착재층이 적층되며, 또한 상기 가접착재층 위에, 표면에 회로면을 갖고 이면을 가공해야 하는 웨이퍼가 적층된 웨이퍼 가공체이며, 상기 가접착재층은, 상기 웨이퍼의 표면에 적층된 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 적층된 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하고, 상기 열 가소성 수지층 (A)는 웨이퍼의 가공 후에 세정 용제 (D)에 대하여 가용의 것이며, 상기 열 경화성 수지층 (B)는 열 경화 후, 상기 세정 용제 (D)에 대하여 불용이지만 상기 세정 용제 (D)를 흡수하여 상기 세정 용제 (D)가 침투하는 것을 특징으로 하는 웨이퍼 가공체.
  2. 제1항에 있어서, 상기 가접착재층은, 상기 지지체 위에 적층되며, 또한 상기 열 경화성 수지층 (B)에 적층된 분리층 (C)를 포함하는 제3 가접착층을 더 포함하고, 상기 분리층 (C)를 개재하여 상기 웨이퍼 가공체로부터 상기 지지체를 분리시켰을 때, 상기 분리층 (C)는 상기 열 경화성 수지층 (B) 위에는 잔존하지 않는 것을 특징으로 하는 웨이퍼 가공체.
  3. 제1항에 있어서, 상기 가접착재층은, 상기 지지체 위에 적층되며, 또한 상기 열 경화성 수지층 (B)에 적층된 분리층 (C)를 포함하는 제3 가접착층을 더 포함하고, 상기 분리층 (C)를 개재하여 상기 웨이퍼 가공체로부터 상기 지지체를 분리시켰을 때, 상기 분리층 (C)는 그의 일부 또는 전부가 상기 열 경화성 수지층 (B) 위에 잔존하며, 또한 상기 분리층 (C)는 상기 세정 용제 (D)에 대하여 가용의 것이거나, 또는 상기 세정 용제 (D)에 대하여 불용이지만 상기 세정 용제 (D)를 흡수하여 상기 세정 용제 (D)가 침투하는 것을 특징으로 하는 웨이퍼 가공체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 열 가소성 수지층 (A)가 지방족 탄화수소계 수지 및 방향족 탄화수소계 수지 중 어느 1종 이상을 포함하는 것을 특징으로 하는 웨이퍼 가공체.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 열 경화성 수지층 (B)가 실리콘 수지, 에폭시 수지, 폴리이미드 수지, 아크릴 수지 및 페놀 수지 중 어느 1종 이상을 포함하는 것을 특징으로 하는 웨이퍼 가공체.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 세정 용제 (D)가 지방족 탄화수소계 유기 용제, 방향족 탄화수소계 유기 용제, 케톤계 유기 용제, 알코올계 유기 용제, 에테르계 유기 용제, 에스테르계 유기 용제, 아민계 유기 용제, 암모늄계 유기 용제 및 유기산계 유기 용제로부터 선택되는 1종 이상의 유기 용제, 또는 해당 유기 용제와 염기계 수용액, 산계 수용액 및 물 중 어느 1종 이상과의 혼합액인 것을 특징으로 하는 웨이퍼 가공체.
  7. 제2항 또는 제3항에 있어서, 상기 분리층 (C)가 열 가소성 실리콘계 재료, 열 경화성 실리콘계 재료, 불소계 재료, 지방족 탄화수소계 재료 및 방향족 탄화수소계 재료 중 어느 1종 이상을 포함하는 것을 특징으로 하는 웨이퍼 가공체.
  8. 제2항 또는 제3항에 있어서, 상기 지지체와 상기 분리층 (C)의 접착력, 상기 열 경화성 수지층 (B)와 상기 분리층 (C)의 접착력 및 상기 분리층 (C)의 응집 파괴력 중 어느 1개 이상이, 상기 열 가소성 수지층 (A)와 상기 열 경화성 수지층 (B)의 접착력보다 낮은 것을 특징으로 하는 웨이퍼 가공체.
  9. 제2항 또는 제3항에 있어서, 상기 분리층 (C)가 X선, 자외광, 가시광, 적외광 중 어느 하나, 또는 특정 범위의 파장이 혼합된 광의 면 조사 또는 레이저 조사에 의해, 상기 지지체와 상기 분리층 (C)의 접착력, 상기 열 경화성 수지층 (B)와 상기 분리층 (C)의 접착력 및 상기 분리층 (C)의 응집 파괴력 중 어느 1개 이상이 저하되는 것을 특징으로 하는 웨이퍼 가공체.
  10. (a) 표면에 회로면을 갖고 이면을 가공해야 하는 웨이퍼의 표면을, 웨이퍼의 가공을 행한 후에도 세정 용제 (D)에 대하여 가용인 열 가소성 수지층 (A)를 포함하는 제1 가접착층과, 열 경화 후, 상기 세정 용제 (D)에 대하여 불용이지만 상기 세정 용제 (D)를 흡수하여 상기 세정 용제 (D)가 침투하는 것인 열 경화성 수지층 (B)를 포함하는 제2 가접착층을 포함하는 가접착재층을 개재하여 지지체에 접합하여, 웨이퍼 가공체를 제작하는 공정과,
    (b) 상기 열 경화성 수지층 (B)를 열 경화시키는 공정과,
    (c) 상기 웨이퍼의 이면을 연삭 또는 연마하는 공정과,
    (d) 상기 웨이퍼의 이면에 가공을 실시하는 공정과,
    (e) 상기 웨이퍼 가공체로부터 상기 지지체를 제거 또는 분리하는 공정과,
    (f) 상기 지지체가 제거 또는 분리된 상기 웨이퍼 가공체를 상기 세정 용제 (D)로 처리함으로써, 상기 열 가소성 수지층 (A)의 용해 및 상기 열 경화성 수지층 (B)의 분리를 일괄 처리로 행하는 공정과,
    (g) 상기 공정 (f)를 행한 후, 남은 상기 웨이퍼만을 취출하는 공정
    을 포함하는 것을 특징으로 하는 웨이퍼 가공 방법.
  11. 제10항에 있어서, 상기 가접착재층을, 상기 지지체 위에 적층되며, 또한 상기 열 경화성 수지층 (B)에 적층된 분리층 (C)를 포함하는 제3 가접착층을 더 포함하는 것으로 하고, 상기 분리층 (C)를 개재하여 상기 웨이퍼 가공체로부터 상기 지지체를 분리시켰을 때, 상기 분리층 (C)를 상기 열 경화성 수지층 (B) 위에는 잔존하지 않는 것으로 하는 것을 특징으로 하는 웨이퍼 가공 방법.
  12. 제10항에 있어서, 상기 가접착재층을, 상기 지지체 위에 적층되며, 또한 상기 열 경화성 수지층 (B)에 적층된 분리층 (C)를 포함하는 제3 가접착층을 더 포함하는 것으로 하고, 상기 분리층 (C)를 개재하여 상기 웨이퍼 가공체로부터 상기 지지체를 분리시켰을 때, 상기 분리층 (C)를 그의 일부 또는 전부가 상기 열 경화성 수지층 (B) 위에 잔존하는 것으로 하며, 또한 상기 분리층 (C)를 상기 세정 용제 (D)에 대하여 용해하거나, 또는 상기 세정 용제 (D)에 대하여 불용이지만 상기 세정 용제 (D)를 흡수하여 상기 세정 용제 (D)가 침투하는 것으로 하고,
    상기 공정 (f)에 있어서, 상기 열 가소성 수지층 (A)의 용해, 상기 열 경화성 수지층 (B)의 분리 및 상기 분리층 (C)의 용해 또는 분리를 일괄 처리로 행하는 것을 특징으로 하는 웨이퍼 가공 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 열 가소성 수지층 (A)를, 지방족 탄화수소계 수지 및 방향족 탄화수소계 수지 중 어느 1종 이상을 포함하는 것으로 하는 것을 특징으로 하는 웨이퍼 가공 방법.
  14. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 열 경화성 수지층 (B)를, 실리콘 수지, 에폭시 수지, 폴리이미드 수지, 아크릴 수지 및 페놀 수지 중 어느 1종 이상을 포함하는 것으로 하는 것을 특징으로 하는 웨이퍼 가공 방법.
  15. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 세정 용제 (D)를, 지방족 탄화수소계 유기 용제, 방향족 탄화수소계 유기 용제, 케톤계 유기 용제, 알코올계 유기 용제, 에테르계 유기 용제, 에스테르계 유기 용제, 아민계 유기 용제, 암모늄계 유기 용제 및 유기산계 유기 용제로부터 선택되는 1종 이상의 유기 용제, 또는 해당 유기 용제와 염기계 수용액, 산계 수용액 및 물 중 어느 1종 이상과의 혼합액으로 하는 것을 특징으로 하는 웨이퍼 가공 방법.
  16. 제11항 또는 제12항에 있어서, 상기 분리층 (C)를, 열 가소성 실리콘계 재료, 열 경화성 실리콘계 재료, 불소계 재료, 지방족 탄화수소계 재료 및 방향족 탄화수소계 재료 중 어느 1종 이상을 포함하는 것으로 하는 것을 특징으로 하는 웨이퍼 가공 방법.
  17. 제11항 또는 제12항에 있어서, 상기 지지체와 상기 분리층 (C)의 접착력, 상기 열 경화성 수지층 (B)와 상기 분리층 (C)의 접착력 및 상기 분리층 (C)의 응집 파괴력 중 어느 1개 이상을, 상기 열 가소성 수지층 (A)와 상기 열 경화성 수지층 (B)의 접착력보다 낮은 것으로 하는 것을 특징으로 하는 웨이퍼 가공 방법.
  18. 제11항 또는 제12항에 있어서, 상기 분리층 (C)를, X선, 자외광, 가시광, 적외광 중 어느 하나, 또는 특정 범위의 파장이 혼합된 광을 면 조사 또는 레이저 조사함으로써, 상기 지지체와 상기 분리층 (C)의 접착력, 상기 열 경화성 수지층 (B)와 상기 분리층 (C)의 접착력 및 상기 분리층 (C)의 응집 파괴력 중 어느 1개 이상이 저하되는 것으로 하는 것을 특징으로 하는 웨이퍼 가공 방법.
KR1020160157937A 2015-11-27 2016-11-25 웨이퍼 가공체 및 웨이퍼 가공 방법 Active KR102728596B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-231309 2015-11-27
JP2015231309A JP6463664B2 (ja) 2015-11-27 2015-11-27 ウエハ加工体及びウエハ加工方法

Publications (2)

Publication Number Publication Date
KR20170062404A true KR20170062404A (ko) 2017-06-07
KR102728596B1 KR102728596B1 (ko) 2024-11-12

Family

ID=57421607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160157937A Active KR102728596B1 (ko) 2015-11-27 2016-11-25 웨이퍼 가공체 및 웨이퍼 가공 방법

Country Status (6)

Country Link
US (2) US10115622B2 (ko)
EP (1) EP3174091B1 (ko)
JP (1) JP6463664B2 (ko)
KR (1) KR102728596B1 (ko)
CN (1) CN107039239B (ko)
TW (1) TWI703613B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170138045A (ko) * 2016-06-06 2017-12-14 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 적층체 및 그의 제조 방법
KR20200050393A (ko) * 2018-11-01 2020-05-11 신에쓰 가가꾸 고교 가부시끼가이샤 적층체의 제조 방법 및 기판의 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
SG11201805612PA (en) * 2016-02-08 2018-07-30 Toray Industries Resin Composition, Resin Layer, Permanent Adhesive, Adhesive For Temporary Bonding, Laminated Film, Processed Wafer, And Method For Manufacturing Electronic Component Or Semiconductor Device
JP6614090B2 (ja) * 2016-10-11 2019-12-04 信越化学工業株式会社 ウエハ積層体及びその製造方法
JP6791086B2 (ja) 2016-10-11 2020-11-25 信越化学工業株式会社 ウエハ積層体、その製造方法、及びウエハ積層用接着剤組成物
JP6743738B2 (ja) * 2017-03-27 2020-08-19 信越化学工業株式会社 積層体及びその製造方法
JP6788549B2 (ja) * 2017-06-05 2020-11-25 信越化学工業株式会社 基板加工用仮接着フィルムロール、薄型基板の製造方法
JP6879158B2 (ja) * 2017-10-03 2021-06-02 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
JP7311841B2 (ja) * 2017-11-01 2023-07-20 日産化学株式会社 ノボラック樹脂を剥離層として含む積層体
TWI675899B (zh) 2018-04-25 2019-11-01 達興材料股份有限公司 暫時黏著被加工物之方法及黏著劑
JP7035915B2 (ja) * 2018-09-03 2022-03-15 信越化学工業株式会社 薄型ウエハの製造方法
JP7169834B2 (ja) * 2018-09-27 2022-11-11 東京応化工業株式会社 積層体処理システム及び積層体処理方法
JP7315376B2 (ja) * 2019-05-24 2023-07-26 東京応化工業株式会社 基板洗浄方法、基板洗浄装置及び基板洗浄用キット
JP7454922B2 (ja) * 2019-07-11 2024-03-25 信越化学工業株式会社 基板加工用仮接着材料及び積層体の製造方法
JP7537434B2 (ja) * 2019-07-25 2024-08-21 Ａｇｃ株式会社 積層部材
WO2021015057A1 (ja) * 2019-07-25 2021-01-28 Ａｇｃ株式会社 積層部材
TWI749351B (zh) 2019-08-08 2021-12-11 達興材料股份有限公司 暫時黏著組成物、暫時黏著膜、複合膜、暫時黏著被加工物之方法以及半導體晶圓封裝
JP7401243B2 (ja) * 2019-09-30 2023-12-19 信越エンジニアリング株式会社 基板処理装置及び基板処理方法
JP6900540B1 (ja) 2020-04-08 2021-07-07 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法
CN111584417A (zh) * 2020-05-29 2020-08-25 上海凯虹科技电子有限公司 一种晶圆的研磨方法
JP6915191B1 (ja) * 2021-01-21 2021-08-04 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法
JP2023182384A (ja) * 2022-06-14 2023-12-26 日東電工株式会社 保護シート
TWI835575B (zh) * 2023-03-02 2024-03-11 佳霖科技股份有限公司 半導體晶圓的製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064040A (ja) 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2006135272A (ja) 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
US20150064385A1 (en) * 2013-08-28 2015-03-05 Brewer Science Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
JP2015179692A (ja) * 2014-03-18 2015-10-08 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09157616A (ja) * 1995-12-08 1997-06-17 Daikin Ind Ltd 含フッ素接着剤ならびにそれを用いた接着性フィルムおよび積層体
JP3697052B2 (ja) * 1997-03-26 2005-09-21 キヤノン株式会社 基板の製造方法及び半導体膜の製造方法
DE60031797T2 (de) * 1999-09-08 2007-09-06 Daikin Industries, Ltd. Fluorchemisches klebstoffmaterial und daraus erhältliches schichtförmiges produkt
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP4370862B2 (ja) * 2003-09-10 2009-11-25 信越半導体株式会社 積層基板の洗浄方法および基板の貼り合わせ方法
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
JP2006281670A (ja) * 2005-04-01 2006-10-19 Shin Etsu Chem Co Ltd 熱圧着用シート
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
KR101370245B1 (ko) * 2006-05-23 2014-03-05 린텍 가부시키가이샤 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
JP4897882B2 (ja) * 2006-07-05 2012-03-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 硬質担体を基板に暫定的に取り付ける方法
EP2068352A4 (en) * 2006-10-06 2010-04-28 Sumitomo Bakelite Co FILM FOR A SEMICONDUCTOR, METHOD FOR PRODUCING A FILM FOR A SEMICONDUCTOR AND SEMICONDUCTOR COMPONENT
US7686724B2 (en) 2007-05-17 2010-03-30 American Axle & Manufacturing, Inc. Torque transfer device with hydrostatic torque control system
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
JP5467720B2 (ja) * 2007-12-28 2014-04-09 リンテック株式会社 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5867921B2 (ja) * 2008-05-14 2016-02-24 エルジー・ケム・リミテッド 粘着シート及びこれを利用した半導体ウェーハ裏面研削方法
JP2011040419A (ja) * 2008-05-22 2011-02-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法及びそのための装置
JP4725638B2 (ja) * 2008-12-09 2011-07-13 カシオ計算機株式会社 半導体装置の製造方法
JP5257314B2 (ja) * 2009-09-29 2013-08-07 大日本印刷株式会社 積層体、準備用支持体、積層体の製造方法、及びデバイスの製造方法
JP2012109538A (ja) * 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
JP5756334B2 (ja) * 2010-10-29 2015-07-29 東京応化工業株式会社 積層体、およびその積層体の分離方法
JP5453228B2 (ja) * 2010-12-09 2014-03-26 信越化学工業株式会社 粘着シート
JP5348147B2 (ja) * 2011-01-11 2013-11-20 信越化学工業株式会社 仮接着材組成物、及び薄型ウエハの製造方法
JP5409695B2 (ja) * 2011-04-26 2014-02-05 信越化学工業株式会社 オルガノポリシロキサン、オルガノポリシロキサンを含む仮接着剤組成物、及びそれを用いた薄型ウエハの製造方法
JP5661928B2 (ja) * 2011-06-24 2015-01-28 東京応化工業株式会社 積層体の製造方法、基板の処理方法および積層体
JP5846060B2 (ja) * 2011-07-27 2016-01-20 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5592330B2 (ja) * 2011-10-07 2014-09-17 信越化学工業株式会社 仮接着剤組成物、及びそれを用いた薄型ウエハの製造方法
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR20140128355A (ko) * 2012-01-30 2014-11-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 임시 기판 지지체를 위한 장치, 하이브리드 적층체, 방법 및 재료
JP5631343B2 (ja) * 2012-02-08 2014-11-26 東京応化工業株式会社 積層体の製造方法
US8999817B2 (en) * 2012-02-28 2015-04-07 Shin-Etsu Chemical Co., Ltd. Wafer process body, wafer processing member, wafer processing temporary adhesive material, and method for manufacturing thin wafer
JP2013187377A (ja) * 2012-03-08 2013-09-19 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP5983519B2 (ja) * 2012-04-24 2016-08-31 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5767161B2 (ja) * 2012-05-08 2015-08-19 信越化学工業株式会社 ウエハ加工用仮接着材、それを用いたウエハ加工用部材、ウエハ加工体、及び薄型ウエハの作製方法
JP6059631B2 (ja) * 2012-11-30 2017-01-11 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6162976B2 (ja) * 2013-02-26 2017-07-12 東京応化工業株式会社 基板の処理方法
JP5967211B2 (ja) * 2013-04-04 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
JP6224509B2 (ja) * 2013-05-14 2017-11-01 信越化学工業株式会社 ウエハ用仮接着材料、それらを用いた仮接着用フィルム、及びウエハ加工体並びにそれらを使用した薄型ウエハの製造方法
JP6213252B2 (ja) * 2014-01-17 2017-10-18 日立化成株式会社 研削された基材の製造方法、並びにこれに用いられるフィルム状粘着剤及び積層体
US10106713B2 (en) * 2014-01-29 2018-10-23 Shin-Etsu Chemical Co., Ltd. Wafer processing laminate, temporary adhesive material for wafer processing, and method for manufacturing thin wafer
JP2015214681A (ja) * 2014-04-24 2015-12-03 セントラル硝子株式会社 硬化性組成物、仮接着材およびこれらを用いた部材と基材の仮接着方法
JP6193813B2 (ja) 2014-06-10 2017-09-06 信越化学工業株式会社 ウエハ加工用仮接着材料、ウエハ加工体及びこれらを使用する薄型ウエハの製造方法
JP6404787B2 (ja) * 2014-09-26 2018-10-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6225894B2 (ja) * 2014-12-24 2017-11-08 信越化学工業株式会社 ウエハの仮接着方法及び薄型ウエハの製造方法
JP6325432B2 (ja) * 2014-12-25 2018-05-16 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6443241B2 (ja) * 2015-06-30 2018-12-26 信越化学工業株式会社 ウエハ加工用仮接着材、ウエハ加工体、及び薄型ウエハの製造方法
JP6589766B2 (ja) * 2015-08-18 2019-10-16 信越化学工業株式会社 ウエハ加工用接着材、ウエハ積層体及び薄型ウエハの製造方法
JP6524972B2 (ja) * 2015-09-28 2019-06-05 Jsr株式会社 対象物の処理方法、仮固定用組成物、半導体装置及びその製造方法
JP6588404B2 (ja) * 2015-10-08 2019-10-09 信越化学工業株式会社 仮接着方法及び薄型ウエハの製造方法
JP6502824B2 (ja) * 2015-10-19 2019-04-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
JP6788549B2 (ja) * 2017-06-05 2020-11-25 信越化学工業株式会社 基板加工用仮接着フィルムロール、薄型基板の製造方法
US10875275B2 (en) * 2017-08-10 2020-12-29 Tokyo Ohka Kogyo Co., Ltd. Composition for forming separation layer, support base provided with separation layer, laminate and method of producing same, and method of producing electronic component
JP7045765B2 (ja) * 2018-04-16 2022-04-01 信越化学工業株式会社 回路付基板加工体及び回路付基板加工方法
JP6998838B2 (ja) * 2018-06-04 2022-01-18 信越化学工業株式会社 薄型基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064040A (ja) 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2006135272A (ja) 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
US20150064385A1 (en) * 2013-08-28 2015-03-05 Brewer Science Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
JP2015179692A (ja) * 2014-03-18 2015-10-08 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170138045A (ko) * 2016-06-06 2017-12-14 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 적층체 및 그의 제조 방법
KR20200050393A (ko) * 2018-11-01 2020-05-11 신에쓰 가가꾸 고교 가부시끼가이샤 적층체의 제조 방법 및 기판의 제조 방법

Also Published As

Publication number Publication date
CN107039239A (zh) 2017-08-11
JP6463664B2 (ja) 2019-02-06
CN107039239B (zh) 2022-01-11
US20170154801A1 (en) 2017-06-01
US20190027391A1 (en) 2019-01-24
US10991611B2 (en) 2021-04-27
KR102728596B1 (ko) 2024-11-12
TW201732869A (zh) 2017-09-16
EP3174091A1 (en) 2017-05-31
TWI703613B (zh) 2020-09-01
JP2017098474A (ja) 2017-06-01
US10115622B2 (en) 2018-10-30
EP3174091B1 (en) 2021-10-20

Similar Documents

Publication Publication Date Title
KR102728596B1 (ko) 웨이퍼 가공체 및 웨이퍼 가공 방법
TWI663232B (zh) 晶圓加工體、晶圓加工用臨時接著材料、及薄型晶圓之製造方法
TWI640436B (zh) 晶圓加工體、晶圓加工用暫時性接著材及薄型晶圓之製造方法
TWI668077B (zh) 晶圓之暫時接著方法及薄型晶圓之製造方法
CN105470188B (zh) 晶片加工体、晶片加工用暂时粘着材料及薄型晶片的制造方法
CN106952854B (zh) 晶片加工体、晶片加工用暂时粘着材料及薄型晶片的制造方法
TWI690579B (zh) 晶圓加工用暫時接著材、晶圓加工體、及薄型晶圓之製造方法
TW201726866A (zh) 晶圓加工用接著材、晶圓層合體及薄型晶圓之製造方法
TW201903092A (zh) 基板加工用暫時接著膜卷、薄型基板之製造方法
TWI814931B (zh) 層合體之製造方法以及基板之製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161125

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211001

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161125

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230825

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20240215

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241004

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration