KR20130092208A - Filling method of insulating material on circuit board - Google Patents
Filling method of insulating material on circuit board Download PDFInfo
- Publication number
- KR20130092208A KR20130092208A KR1020120013794A KR20120013794A KR20130092208A KR 20130092208 A KR20130092208 A KR 20130092208A KR 1020120013794 A KR1020120013794 A KR 1020120013794A KR 20120013794 A KR20120013794 A KR 20120013794A KR 20130092208 A KR20130092208 A KR 20130092208A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating material
- solder resist
- resist layer
- photo solder
- expandable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011810 insulating material Substances 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 75
- 229910000679 solder Inorganic materials 0.000 claims abstract description 76
- 239000002994 raw material Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims description 19
- 238000005187 foaming Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- 238000011282 treatment Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 46
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 239000006260 foam Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 239000004604 Blowing Agent Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000004088 foaming agent Substances 0.000 description 4
- NNPPMTNAJDCUHE-UHFFFAOYSA-N isobutane Chemical compound CC(C)C NNPPMTNAJDCUHE-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- OFBQJSOFQDEBGM-UHFFFAOYSA-N n-pentane Natural products CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000001282 iso-butane Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000001273 butane Substances 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- IJDNQMDRQITEOD-UHFFFAOYSA-N n-butane Chemical compound CCCC IJDNQMDRQITEOD-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
도전성 원소재의 충진 부위에 절연성 물질 충진 및 과도포된 절연성 물질 제거를 통한 정면 처리 공정에 있어, 정면 횟수를 대폭 줄일 수 있는 회로 기판에서의 절연성 물질 충진 방법이 개시된다. 본 발명은 (a) 1 이상의 요홈 및 범프를 구비한 도전성 원소재에서 상기 요홈을 제외한 도전성 원소재 상에 발포성 포토 솔더 레지스트층을 형성하는 단계; (b) 상기 요홈 및 상기 발포성 포토 솔더 레지스트층 상에 절연성 물질을 도포하는 단계; 및 (c) 상기 절연성 물질로 도포된 도전성 원소재를 가열하여 상기 발포성 포토 솔더 레지스트층 및 상기 발포성 포토 솔더 레지스트층 상에 도포된 절연성 물질을 제거하는 단계;를 포함하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.Disclosed is a method of filling an insulating material in a circuit board that can significantly reduce the number of front faces in a frontal treatment process by filling an insulating material in a filled portion of a conductive raw material and removing an overcoated insulating material. The present invention comprises the steps of: (a) forming a foamable photo solder resist layer on the conductive raw material other than the grooves in the conductive raw material having one or more grooves and bumps; (b) applying an insulating material on the grooves and the foamable photo solder resist layer; And (c) heating the conductive element material coated with the insulating material to remove the expandable photo solder resist layer and the insulating material applied on the expandable photo solder resist layer. Provide a method.
Description
본 발명은 회로 기판에서의 절연성 물질 충진 방법에 관한 것으로, 보다 상세하게는 인쇄회로기판 등 회로 기판의 충진 요소에 절연성 물질을 도포하고 과도포된 절연성 물질을 제거하여 충진 요소를 포함하는 면을 평탄화시키는 회로 기판에서의 절연성 물질 충진 방법에 관한 것이다.The present invention relates to a method of filling an insulating material in a circuit board, and more particularly, to planarize a surface including a filling element by applying an insulating material to a filling element of a circuit board, such as a printed circuit board, and removing an over-applied insulating material. It relates to a method for filling insulating material in a circuit board.
반도체 패키지, 평판 표시 장치, 인쇄회로기판, 반도체 분야 등 패턴을 갖는 회로 기판 제조 분야에서는 수지 등의 절연성 물질을 기판 상의 원하는 부위에 평탄하게 도포하는 공법이 광범위하게 적용되고 있다. BACKGROUND ART In the field of manufacturing a circuit board having a pattern such as a semiconductor package, a flat panel display, a printed circuit board, a semiconductor field, and the like, a method of applying an insulating material such as resin to a desired portion on a substrate is widely applied.
예를 들면, 반도체 패키지 중 칩 스케일 패키지(CSP) 또는 볼 그리드 어레이 패키지(BGA) 제조에는 다층으로 형성된 회로 기판이 구비될 수 있는데, 다층의 회로 기판에는 소정의 부위에 미세한 홀이 형성되고, 홀의 내표면에 도전선 패턴을 형성함으로써 기판의 전면과 배면의 회로 패턴이 전기적으로 상호 연결되도록 한 후 내표면에 형성된 도전성 패턴을 제외한 공간이 포토 솔더 레지스트 등의 절연성 물질로 충진되도록 하는 홀 충전(hole plugging)을 수행하게 된다. 이때, 홀에 절연성 물질 충진 후 외부로 노출된 면을 평탄하게 형성시키는 정면 공정을 수행할 수 있으며, 예컨대 스크린 코팅 방법으로 기판 위의 도포량을 15㎛ 이하로 제어하고 있다.For example, in the manufacture of a chip scale package (CSP) or a ball grid array package (BGA) of a semiconductor package, a circuit board formed of multiple layers may be provided. In the multilayer circuit board, minute holes are formed at predetermined portions, and By forming a conductive line pattern on the inner surface, the circuit patterns on the front and rear surfaces of the substrate are electrically interconnected, and then a hole is filled so that the space except the conductive pattern formed on the inner surface is filled with an insulating material such as photo solder resist. plugging). In this case, the front surface process may be performed to form a surface exposed to the outside after filling the hole with an insulating material, for example, the coating amount on the substrate is controlled to 15㎛ or less by the screen coating method.
또한, 동박적층판 등 원소재의 층간 전기적 연결을 위하여 적용되는 비아 홀 가공 시 고비용의 드릴 공정 및 그에 따른 무전해/전해 도금 공정을 수반하게 되고, 입출력(I/O) 수가 증가할수록 더 많은 수의 비아홀이 요구되어 추가적인 드릴 공정 시간 증가 및 그로 인한 비용이 증가되는 문제를 해결하고자, 최근 반도체 패키지의 종류에 따라 도전성 원소재의 한 면에 하프 에칭을 실시하고 에칭 부위에 절연물을 채우고 경화시킨 후 다른 한 면에 다시 하프 에칭을 실시하여 비아 홀을 대체하고자 하는 시도가 진행되고 있다. 예를 들면, 한국 공개특허 제2011-0021407호에서는 도 1에 도시된 바와 같이, 도전성의 베이스 기판(10)을 준비(도 1(a))하여 적어도 일면을 정해진 패턴에 따라 식각하여 베이스 패턴층(11)을 형성(도 1(b))하고, 베이스 패턴층(11)의 일면의 식각된 부분(12)을 절연성 물질(13)로 충진(도 1(c))하고, 패턴층(11)에 형성된 절연성 물질(13)을 제거하여 지지부(14)를 형성(도 1(d))하는 과정을 포함하는 반도체 패키지 제조방법을 개시하고 있다.In addition, the via hole processing for the interlayer electrical connection of raw materials such as copper clad laminates involves expensive drill processes and thus electroless / electrolytic plating processes, and as the number of input / output (I / O) increases, In order to solve the problem of increasing the additional drill process time and the resulting cost, a via hole is required. According to the type of semiconductor package, a half-etch on one side of the conductive raw material, an insulating material on the etching site, and the other is hardened Attempts have been made to replace via holes by performing half etching again on one surface. For example, in Korean Unexamined Patent Application Publication No. 2011-0021407, as shown in FIG. 1, a
이와 같이, 종래 기술에서 홀 또는 에칭 부위 공간에 절연성 물질을 도포하는 공정을 수반하게 되며, 과도포된 물질의 제거를 통한 원소재 면과의 평탄화를 위해 일반적으로 브러쉬를 이용한 기계적 정면 공정이나, 과도포된 물질의 양이 적을 경우 약품을 이용한 식각 공정을 사용하게 된다.As such, in the prior art, a process of applying an insulating material to a hole or an etching site space is involved, and in general, a mechanical frontal process using a brush for the planarization of the surface of the raw material through the removal of the over-coated material, or a transient If the amount of entrapped material is small, chemical etching is used.
이러한 정면 공정 중 에칭된 공간에 절연성 물질을 도포한 후 브러쉬를 이용한 정면 공정을 도 2를 참조하여 살펴 본다. 도 2(a)는 브러쉬를 이용한 정면 공정 수행 전 상태를 나타내고 있고, 도 2(b)는 브러쉬를 이용하여 수 회 정면 공정을 수행한 예를 나타내고 있으며, 도 2(c)는 정면 공정이 완료된 예를 나타내고 있다. 도 2(a)에 도시된 바와 같이, 도전성 원소재(21)의 범프(22)가 형성된 면에 수지 등 절연성 물질(23)을 도포하고 브러쉬(24)를 이용하여 정면 처리하게 되는데, 일반적으로 범프(22) 면에 도포되는 수지 두께(d)는 100㎛ 이상일 수 있고, 이때, 브러쉬(24) 1축당 정면 두께가 5~10㎛인 점을 감안하면, 과도포된 수지 제거를 위해 적어도 10축 이상의 설비가 필요하게 된다. 따라서, 과도포된 두께만큼의 수지량 손실이 발생하는 것은 물론, 기계적 정면 공정의 비효율성을 유발하고, 브러쉬 마모에 따른 소모품비 증가와 수지 두께 편차에 따라 범프의 두께 제어 또한 어렵게 된다.After applying the insulating material to the etched space during the front process will be described with reference to Figure 2 the front process using a brush. Figure 2 (a) shows the state before performing the front process using a brush, Figure 2 (b) shows an example of performing a front process several times using a brush, Figure 2 (c) is a front process is completed An example is shown. As shown in FIG. 2 (a), an
그러나, 이러한 과도포된 수지 제거를 통한 정면 처리 문제에 관해서는 종래 기술들에서는 특별히 언급하지 않고 있어, 효율적이고 경제적으로 원활한 정면 처리를 수행할 수 있는 방법이 요구되고 있다.However, the problem of the frontal treatment through the removal of such a supersaturated resin is not specifically mentioned in the prior arts, and there is a need for a method capable of efficiently and economically performing smooth frontal treatment.
따라서, 본 발명은 도전성 원소재의 충진 부위에 절연성 물질 충진 및 과도포된 절연성 물질 제거를 통한 정면 처리 공정에 있어, 정면 횟수를 대폭 줄일 수 있는 회로 기판에서의 절연성 물질 충진 방법을 제공하고자 한다.Accordingly, the present invention is to provide a method for filling an insulating material in a circuit board that can significantly reduce the number of fronts in the front-side treatment process by filling the insulating material in the filled portion of the conductive element material and removing the over-insulated material.
상기 과제를 해결하기 위하여 본 발명의 한 양태로, (a) 1 이상의 요홈 및 범프를 구비한 도전성 원소재에서 상기 요홈을 제외한 도전성 원소재 상에 발포성 포토 솔더 레지스트층을 형성하는 단계; (b) 상기 요홈 및 상기 발포성 포토 솔더 레지스트층 상에 절연성 물질을 도포하는 단계; 및 (c) 상기 절연성 물질로 도포된 도전성 원소재를 가열하여 상기 발포성 포토 솔더 레지스트층 및 상기 발포성 포토 솔더 레지스트층 상에 도포된 절연성 물질을 제거하는 단계;를 포함하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In one aspect of the present invention for solving the above problems, (a) forming a foamable photo solder resist layer on a conductive raw material other than the groove in the conductive raw material having one or more grooves and bumps; (b) applying an insulating material on the grooves and the foamable photo solder resist layer; And (c) heating the conductive element material coated with the insulating material to remove the expandable photo solder resist layer and the insulating material applied on the expandable photo solder resist layer. Provide a method.
또한, 상기 (a) 단계는, 상기 (a) 단계는, (a1) 판상의 도전성 원소재 양면에 상기 발포성 포토 솔더 레지스트층을 형성하는 단계; 및 (a2) 정해진 패턴에 따라 상기 발포성 포토 솔더 레지스트층에 대하여 노광 및 현상 후 노출된 도전성 원소재를 에칭하는 단계;를 포함하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the step (a), the step (a), (a1) forming the expandable photo solder resist layer on both sides of the plate-like conductive raw material; And (a2) etching the exposed conductive element material after the exposure and development with respect to the expandable photo solder resist layer according to a predetermined pattern. .
또한, 상기 (a1) 단계의 상기 발포성 포토 솔더 레지스트층 형성은 발포성 드라이 필름 포토레지스트를 라미네이트하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the forming of the expandable photo solder resist layer in the step (a1) provides a method for filling insulating material in a circuit board, characterized in that is performed by laminating the expandable dry film photoresist.
또한, 상기 발포성 드라이 필름 포토레지스트는 10~100㎛ 두께로 라미네이트되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the foam dry film photoresist provides a method for filling an insulating material in a circuit board, characterized in that laminated to a thickness of 10 ~ 100㎛.
또한, 상기 (a2) 단계의 상기 노광은 50~300mJ/㎠의 광량으로 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the exposure of the step (a2) provides an insulating material filling method in a circuit board, characterized in that performed with a light amount of 50 ~ 300mJ / ㎠.
또한, 상기 (b) 단계의 상기 절연성 물질이 상기 요홈을 모두 충진시키고 상기 발포성 포토 솔더 레지스트층 상에 5~100㎛ 두께로 도포되도록 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the insulating material filling method of the step (b) is filled in the grooves and the insulating material filling method for a circuit board, characterized in that is carried out to be applied on the foamed photo solder resist layer to a thickness of 5 ~ 100㎛. do.
또한, 상기 (c) 단계의 상기 가열은 상기 발포성 포토 솔더 레지스트층 및 상기 발포성 포토 솔더 레지스트층 상에 도포된 절연성 물질이 제거됨과 동시에 상기 요홈에 충진된 절연성 물질이 경화되는 온도에서 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the heating of the step (c) is performed at a temperature at which the insulating material filled in the groove is cured at the same time as the foaming photo solder resist layer and the insulating material applied on the foamable photo solder resist layer are removed. An insulating material filling method in a circuit board is provided.
또한, 상기 가열 온도는 220~280℃인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, the heating temperature is 220 ~ 280 ℃ to provide an insulating material filling method in a circuit board.
또한, (d) 상기 요홈에 충진된 절연성 물질 및 상기 범프가 평탄화되도록 정면 처리하는 단계;를 더 포함하는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In addition, (d) the front surface of the insulating material and the bumps filled in the grooves to be flattened; provides a method for filling an insulating material in a circuit board, characterized in that it further comprises.
상기 과제를 해결하기 위하여 본 발명의 다른 양태로, (A) 판상의 도전성 원소재 일면에 발포성 포토 솔더 레지스트층 형성 및 타면에 캐리어를 부착하는 단계; (B) 정해진 패턴에 따라 상기 발포성 포토 솔더 레지스트층에 대하여 노광 및 현상 후 노출된 도전성 원소재를 에칭하여 1 이상의 관통홈 및 랜드를 형성하는 단계; (C) 상기 관통홈 및 상기 발포성 포토 솔더 레지스트층 상에 절연성 물질을 도포하는 단계; (D) 상기 절연성 물질로 도포된 도전성 원소재를 가열하여 상기 발포성 포토 솔더 레지스트층 및 상기 발포성 포토 솔더 레지스트층 상에 도포된 절연성 물질을 제거하는 단계; 및 (E) 상기 관통홈에 충진된 절연성 물질 및 상기 랜드가 평탄화되도록 정면 처리 및 상기 캐리어를 제거하는 단계;를 포함하는 회로 기판에서의 절연성 물질 충진 방법을 제공한다.In another aspect of the present invention to solve the above problems, (A) forming a foamable photo solder resist layer on one surface of the conductive element material on the plate and attaching a carrier to the other surface; (B) etching the exposed conductive raw material material after the exposure and development of the expandable photo solder resist layer according to a predetermined pattern to form one or more through grooves and lands; (C) applying an insulating material on the through groove and the expandable photo solder resist layer; (D) heating the conductive element material coated with the insulating material to remove the expandable photo solder resist layer and the insulating material applied on the expandable photo solder resist layer; And (E) removing the front surface and the carrier so that the insulating material and the land filled in the through grooves are planarized.
본 발명의 회로 기판에서의 절연성 물질 충진 방법에 따르면, 발포성 포토 솔더 레지스트층 상에 절연성 물질을 도포한 후 가열 발포하여 함께 제거되도록 함으로써 이후 정면 횟수를 대폭 줄일 수 있어 공정 효율을 획기적으로 향상시킬 수 있다.According to the method of filling an insulating material in the circuit board of the present invention, by applying the insulating material on the foamed photo solder resist layer and then thermally foamed to be removed together, the number of front faces can be greatly reduced, thereby greatly improving the process efficiency. have.
또한, 범프 상에 도포되는 절연성 물질의 양을 최소로 하고, 브러쉬 등 정면 설비의 마모량을 현저히 줄여 원가 절감 내지 생산성을 향상시킬 수 있다.In addition, it is possible to minimize the amount of the insulating material to be applied on the bumps, significantly reducing the amount of wear of the front equipment such as brushes to reduce the cost or improve productivity.
또한, 정면 횟수 감소에 따라 노출 면을 보다 균질하고 평탄하게 형성시켜 신뢰성이 우수한 회로 기판을 제공할 수 있다.In addition, as the number of front faces decreases, the exposed surface may be formed more homogeneously and flatly, thereby providing a circuit board having excellent reliability.
도 1은 종래 도전성 원소재를 이용하여 회로 기판을 제조하는 방법을 순차적으로 도시한 단면도,
도 2는 종래 에칭된 공간에 절연성 물질을 도포한 후 브러쉬를 이용한 정면 공정 순차적으로 도시한 단면도,
도 3은 본 발명의 제1실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도,
도 4는 본 발명의 제1실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도,
도 5는 본 발명에서 발포 가열 시 발포성 포토 솔더 레지스트의 발포제 내지 발포 입자의 변화를 설명하는 모식도,
도 6은 도 5의 가열 발포 시 도전성 원소재 상의 발포성 포토 솔더 레지스트의 점착 상태 변화를 설명하는 모식도,
도 7은 본 발명의 제2실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도이고,
도 8은 본 발명의 제2실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도.1 is a cross-sectional view sequentially showing a method of manufacturing a circuit board using a conventional conductive raw material;
2 is a cross-sectional view sequentially showing a front process using a brush after applying an insulating material to a conventional etched space,
3 is a flowchart for explaining a method of filling an insulating material in a circuit board according to a first embodiment of the present invention;
4 is a cross-sectional view sequentially showing a circuit board manufactured according to the first embodiment of the present invention;
5 is a schematic diagram illustrating the change of the foaming agent to the foamed particles of the expandable photo solder resist during foam heating in the present invention,
FIG. 6 is a schematic diagram illustrating a change in the adhesion state of the expandable photo solder resist on the conductive raw material upon heating and foaming of FIG. 5;
7 is a flowchart illustrating an insulating material filling method in a circuit board according to a second embodiment of the present invention.
8 is a cross-sectional view sequentially showing a circuit board manufactured according to the second embodiment of the present invention.
이하에서는 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명을 생략하기로 한다. 도면에서 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였고, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였으며, 기판의 상하 방향은 도면을 기준으로 하여 설명한다. 또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In the drawings, parts irrelevant to the description are omitted for clarity, and like reference numerals refer to like parts throughout the specification, and the up and down directions of the substrate will be described with reference to the drawings. Also, throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements, not excluding other elements, unless specifically stated otherwise.
제1실시예First Embodiment
도 3은 본 발명의 제1실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도이고, 도 4는 본 발명의 제1실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도이다.3 is a flowchart illustrating a method of filling an insulating material in a circuit board according to a first embodiment of the present invention, and FIG. 4 is a cross-sectional view sequentially illustrating a circuit board manufactured according to the first embodiment of the present invention.
도 3 및 도 4를 참조하면, 본 발명의 제1실시예에 따른 회로 기판(100)에서의 절연성 물질 충진 방법은 도전성 원소재(110) 양면에 발포성 포토 솔더 레지스트층(120) 형성(S101), 정해진 패턴에 따라 노광 및 현상(S102), 하프 에칭(S103), 절연성 물질(130) 도포(S104), 가열 발포(S105) 및 정면 처리(S106) 단계를 포함한다. 이하, 각 단계별로 상세히 설명한다.3 and 4, in the insulating material filling method of the
먼저, 도 4(a)에 도시된 바와 같이, 도전성 원소재(110) 양면에 발포성 포토 솔더 레지스트층(120) 형성(S101)한다. 상기 도전성 원소재(110)는 금속 재질로서 전기적 도통을 구현하는 소재라면 특히 한정되는 것은 아니나, 본질적으로 구리 재질이거나 니켈, 규소, 인 등이 혼합되어 제조되는 구리 합금으로 이루어진 소재일 수 있다.First, as shown in FIG. 4A, a foamable photo
상기 발포성 포토 솔더 레지스트층(120)은 발포제를 함유한 포토 솔더 레지스트로 이루어져, 감광성 및 발포 특성을 동시에 구비한다. 상기 발포제는 상기 포토 솔더 레지스트에 혼합되어 가열에 의한 기포 형성을 유도하는 물질로서, 후술하는 가열 발포 단계(S105)에서 상기 발포성 포토 솔더 레지스트층(120) 상에 도포된 절연성 물질(130)을 제거할 수 있는 성분을 포함하는 한 특별히 한정되지 아니한다. 이러한 발포제로 예를 들면, 이소부탄, 프로판, 부탄, 펜탄 등을 사용할 수 있다. 또한, 상기 발포제 함량은 상기 도포되는 절연성 물질(130)의 양에 따라 증감될 수 있으나, 상기 절연성 물질(130)의 도포 두께 5~100㎛를 기준으로 할 때, 상기 포토 솔더 레지스트 100중량부에 대하여 5~50중량부, 바람직하게는 10~30중량부 함유될 수 있다. 또한, 상기 포토 솔더 레지스트는 후술하는 노광 공정에서 광 조사를 통한 라디칼 반응이 원활이 이루어지도록 아크릴레이트계 수지를 포함하는 것이 바람직하다.The expandable photo
상기 발포성 포토 솔더 레지스트층(120)은 발포제를 함유한 액상의 포토레지스트(liquid photo resist; LPR)를 도포 및 건조시키거나 발포제를 함유한 드라이 필름 형태의 포토레지스트(dry film photoresist; DFR)를 일정 압력으로 라미네이트하여 형성될 수 있으며, 형성되는 레지스트층(120)의 두께 균일성과 노광시 해상도를 고려할 때 발포성 DFR을 이용하는 것이 바람직하다.The foamable photo solder resist
상기 발포성 DFR(120)을 이용하여 라미네이트할 경우에는 상기 절연성 물질(130)의 도포 두께 5~100㎛를 기준으로 할 때, 10~100㎛, 바람직하게는 20~50㎛ 두께로 라미네이트할 수 있다.When laminating using the
다음으로, 노광 및 현상 단계(S102)는 발포 특성과 함께 감광 특성을 구비한 발포성 포토 솔더 레지스트층(120)에 대하여 정해진 패턴의 마스크를 형성하기 위한 단계로, 도 4(b)에서는 도전성 원소재(110) 일면에 대하여 노광 및 현상을 수행한 예를 나타내고 있으나, 도전성 원소재(110) 양면에 대하여 수행할 수도 있음은 물론이다.Next, the exposure and development step (S102) is a step for forming a mask of a predetermined pattern with respect to the expandable photo solder resist
상기 노광은 UV 등을 조사하여 수행될 수 있고, 노광 강도는 상기 발포성 DFR(120)을 상기 바람직한 두께로 라미네이트할 경우 50~300mJ/㎠, 바람직하게는 70~200mJ/㎠의 광량으로 수행될 수 있다.The exposure may be performed by irradiating UV or the like, and the exposure intensity may be performed at a light amount of 50 to 300 mJ / cm 2, preferably 70 to 200 mJ / cm 2 when the
다음으로, 하프 에칭 단계(S103)는 도 4(c)에 도시된 바와 같이, 상기 현상 공정으로 노출된 도전성 원소재 면(111)에 대하여 하프 에칭하여 요홈(112) 및 범프(113)를 형성시키는 단계이다. 상기 범프(113)는 회로 기판의 전면과 배면에 형성되는 회로 패턴 사이의 전기적 도통 역할을 하게 된다.Next, as shown in FIG. 4C, the half etching step S103 is half-etched on the surface of the
한편, 상기 하프 에칭으로 발포성 포토 솔더 레지스트층(120)은 상기 요홈(112) 상에는 존재하지 않게 된다.On the other hand, the half-etched foaming photo solder resist
다음으로, 절연성 물질 도포 단계(S104)는 도 4(d)에 도시된 바와 같이, 상기 요홈(112) 및 상기 발포성 포토 솔더 레지스트층(120) 상에 절연성 물질(130)을 도포하는 단계이다. 상기 절연성 물질(130)은 후술하는 최종 정면 처리 공정(S106) 이후 상기 요홈(112)에만 충진 및 경화되어 충진부(131)를 형성하게 되며, 상기 충진부(131)는 예를 들어, 도전성 원소재(110)를 전체적으로 지지하여 종래 동박적층판의 FR-4(flame retardant composition 4), BT(bisaleimide triazine) 등 코어 재질을 대체하는 역할을 할 수 있다. Next, the insulating material applying step (S104) is a step of applying the insulating
상기 절연성 물질(130)로 특별히 한정되는 것은 아니나, 통상적으로 고분자 수지로서, 절연 특성 및 도전성 원소재(110)와의 접착력을 가지고, 경화된 경우 강성 및 핸들링 특성이 양호한 소재의 것이 사용될 수 있다. 예를 들면, EMC와 같은 몰딩 수지, 포토 솔더 레지스트와 같은 감광성 고분자 수지가 사용될 수 있다.Although not particularly limited to the insulating
또한, 상기 절연성 물질(130)은 적어도 상기 요홈(112)을 모두 충진시키고 상기 발포성 포토 솔더 레지스트층(120) 상에 5~100㎛ 두께로 도포될 수 있으며, 바람직하게는 10~50㎛ 두께로 도포될 수 있다. 상기 두께를 5㎛ 미만으로 도포하고자 할 경우에는 상기 요홈(112)을 완전히 충진시키지 못할 수 있으며, 100㎛를 초과하여 도포할 경우 상기 바람직한 발포성 포토 솔더 레지스트층(120) 두께를 고려할 때 가열 발포(S105) 시 상기 발포성 포토 솔더 레지스트층(120) 상의 절연성 물질(130)이 완전히 제거되지 않을 수 있다.In addition, the insulating
이러한 상기 절연성 물질(130)은 공지의 코팅 방법을 이용하여 도포될 수 있다. 예를 들어, 코마 코터(comma coater), 스크린 프린팅(screen printing), 스퀴지 코터(squeeze coater), 슬릿 코터(slit coater), 사출 등의 도포 기술을 이용하여 박막 도포를 구현할 수 있다.The insulating
다음으로, 가열 발포 단계(S105)는 상기 절연성 물질(130)로 도포된 도전성 원소재(110)를 가열하여 상기 발포성 포토 솔더 레지스트층(120)을 제거하는 단계로서, 이때, 상기 발포성 포토 솔더 레지스트층(120) 상에 도포된 절연성 물질(130)도 동시에 제거된다.Next, the heating foaming step (S105) is a step of removing the expandable photo solder resist
도 5는 상기 가열 발포 시 상기 발포성 포토 솔더 레지스트의 발포제 내지 발포 입자의 변화를 설명하는 모식도이고, 도 6은 상기 가열 발포 시 도전성 원소재 상의 발포성 포토 솔더 레지스트의 점착 상태 변화를 설명하는 모식도이다.FIG. 5 is a schematic diagram illustrating a change in the foaming agent or foamed particles of the expandable photo solder resist during the heating foaming, and FIG. 6 is a schematic diagram illustrating a change in the adhesion state of the expandable photo solder resist on the conductive raw material during the heating foaming.
도 5 및 도 6을 참조하면, 발포성 포토 솔더 레지스트(120)는 소정 온도로 가열할 경우 탄화수소 성분의 포발 입자(121)가 내부의 팽창으로 부풀어 발포제(121)를 감싸고 있는 솔더 레지스트, 절연성 물질 등 수지 성분(122)의 도전성 원소재(110)에 대한 접촉 면적이 감소하여 도전성 원소재(110)로부터 효율적으로 분리된다. 이때, 발포 입자(121)의 증가된 표면적에 비례하여 발포 입자(121)에 점착된 수지 성분(122)의 양이 증가함으로써 도전성 원소재(110)의 범프(113) 면의 수지 성분(122), 즉, 포토 솔더 레지스트와 절연성 물질은 거의 제거되게 된다. 도 4(e)에서는 이러한 가열 발포로 인해 범프(113) 면에서의 발포성 포토 솔더 레지스트(120) 및 절연성 수지(130)가 거의 제거된 예를 나타내고 있다.Referring to FIGS. 5 and 6, when the foamable photo solder resist 120 is heated to a predetermined temperature, the solder particles, an insulating material, etc., which surround the
상기 가열 발포 시 상기 발포성 포토 솔더 레지스트(120) 상의 절연성 물질(130)은 상기 발포성 포토 솔더 레지스트의 발포 입자(121)들에 의해 함께 제거되나, 상기 요홈(112)에 충진된 절연성 물질(130)은 제거되지 않고 경화되어 충진부(131)를 형성하게 된다. 따라서, 공정 효율 측면에서 상기 발포를 위한 가열 온도에서 상기 요홈(112)에 충진된 절연성 물질(130)이 동시에 완전히 경화되도록 하는 것이 바람직하며, 본 발명에 따르면, 발포 및 경화를 위해 상기 가열은 220~280℃, 바람직하게는 240~260℃의 온도에서 수행할 수 있다.The insulating
다음으로, 정면 처리 단계(S106)는 상기 가열 발포 단계(S105) 이후 상기 충진부(131)에서 상기 범프(113)의 면(114)보다 높게 형성된 절연성 물질(130)과 상기 가열 발포에도 불구하고 잔류할 수 있는 상기 범프(113) 상의 수지 성분을 정면시켜 도 4(f)에 도시된 바와 같이, 상기 범프 면(114)과 충진부 면(132)이 균일하도록 평탄화시키는 단계이다. 본 발명에서 상기 정면 처리는 2회의 정면 처리 공정, 바람직하게는 1회의 공정 만으로도 매우 균일한 면정도(面精度) 내지 평탄도를 얻도록 할 수 있다.Next, the front treatment step (S106), despite the heat foaming and the insulating
상기 정면 처리는 공지의 방법, 예를 들어, 버퍼 브러쉬, 세라믹 브러쉬 등을 이용한 기계적 정면 공정이나, 약품을 이용한 식각 공정을 통하여 수행될 수 있다.
The front treatment may be performed by a known method, for example, a mechanical front process using a buffer brush, a ceramic brush, or the like, or an etching process using a chemical agent.
제2실시예Second Embodiment
도 7은 본 발명의 제2실시예에 따른 회로 기판에서의 절연성 물질 충진 방법을 설명하는 흐름도이고, 도 8은 본 발명의 제2실시예에 따라 제조되는 회로 기판을 순차적으로 나타낸 단면도이다.7 is a flowchart illustrating a method of filling an insulating material in a circuit board according to a second embodiment of the present invention, and FIG. 8 is a cross-sectional view sequentially illustrating a circuit board manufactured according to the second embodiment of the present invention.
도 7 및 도 8을 참조하면, 본 발명의 제2실시예에 따른 회로 기판(200)에서의 절연성 물질(230) 충진 방법은 도전성 원소재(210) 일면에 발포성 포토 솔더 레지스트층(220) 형성(S201), 도전성 원소재(210) 타면에 캐리어(240) 부착(S202), 발포성 포토 솔더 레지스트층(220)을 정해진 패턴에 따라 노광 및 현상(S203), 관통 에칭(S204), 절연성 물질(230) 도포(S205), 가열 발포(S206), 정면 처리(S207) 및 캐리어(240) 제거(S208) 단계를 포함한다. 이하, 제1실시예와 상이한 구성을 중심으로 설명한다.7 and 8, in the method of filling the insulating
제2실시예에 따른 회로 기판(200)에서의 절연성 물질(230) 충진 방법은 제1실시예와 달리 발포성 포토 솔더 레지스트층(220)에 대한 노광 및 현상 공정(S203)을 도전성 원소재(210)의 어느 일면에만 수행한 후 노출된 도전성 원소재 면(211)에 대하여 관통 에칭(S204)을 수행한다. 이 경우에도 절연성 물질(230) 도포(S205), 가열 발포(S206) 및 정면 처리(S207) 단계는 제1실시예의 경우와 동일한 방법으로 수행될 수 있다. 이러한 제2실시예에 따른 방법은 예를 들어, 다중 배열(multi-row) 리드 프레임 제조 공정에 적용될 수 있다.In the method of filling the insulating
제2실시예에 따른 방법은 제1실시예와 달리 도 8(a)에 도시된 바와 같이 도전성 원소재(210) 일면에만 발포성 포토 솔더 레지스트층(220)을 형성(S201)하고, 타면에는 캐리어(240)를 부착(S202)한다. 여기서, 상기 캐리어(240)를 부착(S202)한 후 상기 발포성 포토 솔더 레지스트층(220)을 형성(S201)할 수도 있음은 물론이다.Unlike the first embodiment, the method according to the second embodiment forms a foamable photo solder resist
상기 캐리어(240)는 이후의 에칭 공정(S204) 및 절연성 물질(230) 충진 공정(S205, S206) 시 도전성 원소재(S210)를 고정시키는 역할을 하는 것으로, 강성(stiffness)을 갖는 소재, 바람직하게는 금속 재질의 판 소재에 접착제(adhesive)층을 개재하여 상기 도전성 원소재(210) 타면에 부착될 수 있다. 상기 접착제는 점착하여 고정되는 특성의 고분자 물질을 사용할 수 있고, 회로 기판(200) 제조 공정 종료 시 제거 과정(S208)에서 도전성 원소재(210) 표면에 접착 성분이 잔류하지 않도록 하기 위해 백 사이드 테이프(back side tape)에 사용되는 접착제와 유사한 소재를 사용하는 것이 바람직하다.The
한편, 상기 도전성 원소재(210) 타면에 필요에 따라 도금 패턴층(미도시)이 형성될 수 있다. 이 경우에는 이후의 에칭 공정(S204) 시 상기 도전성 원소재(210) 타면으로 에칭액이 침입하거나, 관통홈(212)에 절연성 물질(230)을 충진하는 과정(S205)에서 절연성 물질(230)이 상기 도전성 원소재(210) 타면으로 침투하여 일종의 몰드 플래시(mold flash)가 발생하는 현상을 방지하기 위해, 상기 접착제층은 상기 도금 패턴층을 완전히 매립되도록 형성시키는 것이 바람직하다.Meanwhile, a plating pattern layer (not shown) may be formed on the other surface of the conductive
이후, 도 8(b)에 도시된 바와 같이, 상기 발포성 포토 솔더 레지스트층(220)에 대하여 노광 및 현상(S203) 후 도 8(c)에 도시된 바와 같이, 노출된 도전성 원소재 면(211)에 대해 하방으로 관통 에칭(S204)하여 관통홈(212) 및 랜드(213)를 형성한다. 상기 랜드(213)는 예를 들면, 리드 프레임에서 다이 패드 및 다열의 리드일 수 있다.Subsequently, as illustrated in FIG. 8B, the exposed photoconductive resist
이후, 제1실시예에서와 동일한 방법으로 도 8(d)에 도시된 바와 같이, 상기 관통홈(212) 및 상기 발포성 포토 솔더 레지스트층(220) 상에 절연성 물질(230)을 도포(S205)하고, 도 8(e)에 도시된 바와 같이, 상기 절연성 물질(230)로 도포된 도전성 원소재(210)를 가열(S206)하여 상기 발포성 포토 솔더 레지스트층(220) 및 상기 발포성 포토 솔더 레지스트층(220) 상에 도포된 절연성 물질(230)을 제거하고, 도 8(f)에 도시된 바와 같이, 상기 관통홈(212)에 충진된 충진부(231)의 면(232) 및 상기 랜드(213)의 면(214)이 평탄화되도록 정면 처리(S207)한다. 마지막으로 도 8(g)에 도시된 바와 같이, 부착된 캐리어(240)를 제거(S208)하여 회로 기판(200)에서의 절연성 물질 충진 공정을 완료할 수 있다. 이때, 상기 캐리어(240) 제거(S208) 후 정면 처리(S207)할 수도 있다.
Thereafter, as shown in FIG. 8 (d), the insulating
실험예Experimental Example
제1실시예에 따른 방법을 이용하여 발포제로 이소부탄을 20중량% 함유한 30㎛ 두께의 발포성 DFR을 제작하여 구리 합금 소재 양면에 라미네이트한 후 100~150mJ/㎠ 강도로 UV 조사 및 최적 에칭율을 나타내는 것으로 확인된 1~2.0㎛/min의 에칭 속도로 하프 에칭을 수행하였다. 이후, 포토 솔더 레지스트를 이용하여 에칭으로 형성된 요홈을 완전히 충진시키고 발포성 DFR 상에 30㎛ 두께로 도포한 후 250℃로 가열하여 DFR 발포 제거 및 충진된 포토 솔더 레지스트를 완전 경화시켰다. 이후, 세라믹 브러쉬를 이용하여 1회의 정면 처리만으로 매우 균일한 면정도를 갖는 회로 기판을 제조하였다.Using the method according to the first embodiment, a 30 μm thick foamable DFR containing 20% by weight of isobutane as a blowing agent was prepared, laminated on both surfaces of a copper alloy material, and then irradiated with UV at an intensity of 100 to 150 mJ / cm 2 and an optimum etching rate. Half etching was performed at the etching rate of 1-2.0 micrometer / min confirmed to show. Thereafter, the grooves formed by etching were completely filled using a photo solder resist, applied to the foamable DFR to a thickness of 30 μm, and then heated to 250 ° C. to completely cure the DFR defoamed and filled photo solder resist. Thereafter, a circuit board having a very uniform surface degree was manufactured using only one frontal treatment using a ceramic brush.
한편, 발포제를 함유하지 않은 DFR을 사용한 것을 제외하고 상기 실험예와 동일한 조건에서 회로 기판을 제조한 결과, 균일한 면정도를 갖도록 하기 위해 8~10회의 정면 처리가 필요하였다.On the other hand, the circuit board was manufactured under the same conditions as in the experimental example except that the DFR containing no blowing agent was used. As a result, 8 to 10 frontal treatments were required to have a uniform surface accuracy.
따라서, 본 발명에 따르면, 발포성 포토 솔더 레지스트층 상에 절연성 물질을 도포한 후 가열 발포하여 함께 제거되도록 함으로써 이후 정면 횟수를 대폭 줄일 수 있어 공정 효율을 획기적으로 향상시키는 것을 확인할 수 있다.
Therefore, according to the present invention, by applying an insulating material on the expandable photo solder resist layer and then heat-foamed to be removed together, it can be confirmed that the number of front faces can be greatly reduced, thereby greatly improving the process efficiency.
이상으로 본 발명의 바람직한 실시예를 도면을 참고하여 상세하게 설명하였다. 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.The preferred embodiments of the present invention have been described in detail with reference to the drawings. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims.
따라서, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 및 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Accordingly, the scope of the present invention is defined by the appended claims rather than the foregoing detailed description, and all changes or modifications derived from the meaning, range, and equivalence of the claims are included in the scope of the present invention Should be interpreted.
100, 200: 회로 기판 110, 210: 도전성 원소재
111, 211: 도전성 원소재 노출 면 112: 요홈
113: 범프 114: 범프 면
120, 220: 발포성 포토 솔더 레지스트층
121: 발포 입자 122: 수지 성분
130, 230: 절연성 물질 131, 231: 충진부
132, 232: 충진부 면 212: 관통홈
213: 랜드 214: 랜드 면
240: 캐리어
100, 200:
111, 211: conductive raw material exposed surface 112: groove
113: bump 114: bump face
120, 220: expandable photo solder resist layer
121: foamed particle 122: resin component
130, 230: insulating
132 and 232: Filling surface 212: Through groove
213: Land 214: Land Side
240: carrier
Claims (10)
(b) 상기 요홈 및 상기 발포성 포토 솔더 레지스트층 상에 절연성 물질을 도포하는 단계; 및
(c) 상기 절연성 물질로 도포된 도전성 원소재를 가열하여 상기 발포성 포토 솔더 레지스트층 및 상기 발포성 포토 솔더 레지스트층 상에 도포된 절연성 물질을 제거하는 단계;
를 포함하는 회로 기판에서의 절연성 물질 충진 방법.(a) forming a foamable photo solder resist layer on the conductive raw material except for the recess in the conductive raw material having one or more grooves and bumps;
(b) applying an insulating material on the grooves and the foamable photo solder resist layer; And
(c) heating the conductive element material coated with the insulating material to remove the expandable photo solder resist layer and the insulating material applied on the expandable photo solder resist layer;
Method for filling an insulating material in a circuit board comprising a.
상기 (a) 단계는,
(a1) 판상의 도전성 원소재 양면에 상기 발포성 포토 솔더 레지스트층을 형성하는 단계; 및
(a2) 정해진 패턴에 따라 상기 발포성 포토 솔더 레지스트층에 대하여 노광 및 현상 후 노출된 도전성 원소재를 에칭하는 단계;
를 포함하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 1,
The step (a)
(a1) forming the expandable photo solder resist layer on both sides of a plate-like conductive raw material; And
(a2) etching the exposed conductive element material after exposure and development with respect to the expandable photo solder resist layer according to a predetermined pattern;
Method for filling an insulating material in a circuit board comprising a.
상기 (a1) 단계의 상기 발포성 포토 솔더 레지스트층 형성은 발포성 드라이 필름 포토레지스트를 라미네이트하여 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 2,
The forming of the expandable photo solder resist layer in the step (a1) is performed by laminating the expandable dry film photoresist.
상기 발포성 드라이 필름 포토레지스트는 10~100㎛ 두께로 라미네이트되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 3,
The foamable dry film photoresist is laminated with a thickness of 10 ~ 100㎛ method for filling an insulating material in a circuit board.
상기 (a2) 단계의 상기 노광은 50~300mJ/㎠의 광량으로 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 2,
The exposure of the step (a2) is an insulating material filling method in a circuit board, characterized in that carried out with a light amount of 50 ~ 300mJ / ㎠.
상기 (b) 단계의 상기 절연성 물질이 상기 요홈을 모두 충진시키고 상기 발포성 포토 솔더 레지스트층 상에 5~100㎛ 두께로 도포되도록 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 1,
The insulating material filling method of the circuit board is characterized in that the insulating material of step (b) is filled to fill all the grooves and applied to the foamed photo solder resist layer to a thickness of 5 ~ 100㎛.
상기 (c) 단계의 상기 가열은 상기 발포성 포토 솔더 레지스트층 및 상기 발포성 포토 솔더 레지스트층 상에 도포된 절연성 물질이 제거됨과 동시에 상기 요홈에 충진된 절연성 물질이 경화되는 온도에서 수행되는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 1,
The heating of the step (c) is performed at a temperature at which the insulating material filled in the groove is cured at the same time as the foaming photo solder resist layer and the insulating material applied on the foamable photo solder resist layer are removed. Method of filling insulative materials on a circuit board.
상기 가열 온도는 220~280℃인 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 7, wherein
The heating temperature is a method of filling an insulating material in a circuit board, characterized in that 220 ~ 280 ℃.
(d) 상기 요홈에 충진된 절연성 물질 및 상기 범프가 평탄화되도록 정면 처리하는 단계;
를 더 포함하는 것을 특징으로 하는 회로 기판에서의 절연성 물질 충진 방법.The method of claim 1,
(d) front-facing the insulating material filled in the groove and the bump to be flattened;
Method for filling an insulating material in a circuit board further comprising.
(B) 정해진 패턴에 따라 상기 발포성 포토 솔더 레지스트층에 대하여 노광 및 현상 후 노출된 도전성 원소재를 에칭하여 1 이상의 관통홈 및 랜드를 형성하는 단계;
(C) 상기 관통홈 및 상기 발포성 포토 솔더 레지스트층 상에 절연성 물질을 도포하는 단계;
(D) 상기 절연성 물질로 도포된 도전성 원소재를 가열하여 상기 발포성 포토 솔더 레지스트층 및 상기 발포성 포토 솔더 레지스트층 상에 도포된 절연성 물질을 제거하는 단계; 및
(E) 상기 관통홈에 충진된 절연성 물질 및 상기 랜드가 평탄화되도록 정면 처리 및 상기 캐리어를 제거하는 단계;
를 포함하는 회로 기판에서의 절연성 물질 충진 방법.(A) forming a foamable photo solder resist layer on one side of the plate-shaped conductive element material and attaching a carrier to the other side;
(B) etching the exposed conductive raw material material after the exposure and development of the expandable photo solder resist layer according to a predetermined pattern to form one or more through grooves and lands;
(C) applying an insulating material on the through groove and the expandable photo solder resist layer;
(D) heating the conductive element material coated with the insulating material to remove the expandable photo solder resist layer and the insulating material applied on the expandable photo solder resist layer; And
(E) removing the front surface treatment and the carrier to planarize the insulating material and the land filled in the through grooves;
Method for filling an insulating material in a circuit board comprising a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120013794A KR20130092208A (en) | 2012-02-10 | 2012-02-10 | Filling method of insulating material on circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120013794A KR20130092208A (en) | 2012-02-10 | 2012-02-10 | Filling method of insulating material on circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130092208A true KR20130092208A (en) | 2013-08-20 |
Family
ID=49217104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120013794A Withdrawn KR20130092208A (en) | 2012-02-10 | 2012-02-10 | Filling method of insulating material on circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20130092208A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9391043B2 (en) | 2012-11-20 | 2016-07-12 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US9543242B1 (en) | 2013-01-29 | 2017-01-10 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US9704842B2 (en) | 2013-11-04 | 2017-07-11 | Amkor Technology, Inc. | Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
-
2012
- 2012-02-10 KR KR1020120013794A patent/KR20130092208A/en not_active Withdrawn
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US11488892B2 (en) | 2011-02-18 | 2022-11-01 | Amkor Technology Singapore Holding Pte. Ltd. | Methods and structures for increasing the allowable die size in TMV packages |
US10347562B1 (en) | 2011-02-18 | 2019-07-09 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9728514B2 (en) | 2012-11-20 | 2017-08-08 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10679952B2 (en) | 2012-11-20 | 2020-06-09 | Amkor Technology, Inc. | Semiconductor device having an encapsulated front side and interposer and manufacturing method thereof |
US11527496B2 (en) | 2012-11-20 | 2022-12-13 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device comprising semiconductor die and interposer and manufacturing method thereof |
US9391043B2 (en) | 2012-11-20 | 2016-07-12 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US9852976B2 (en) | 2013-01-29 | 2017-12-26 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US9543242B1 (en) | 2013-01-29 | 2017-01-10 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US9704842B2 (en) | 2013-11-04 | 2017-07-11 | Amkor Technology, Inc. | Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package |
US10192816B2 (en) | 2013-11-19 | 2019-01-29 | Amkor Technology, Inc. | Semiconductor package and fabricating method thereof |
US10943858B2 (en) | 2013-11-19 | 2021-03-09 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor package and fabricating method thereof |
US11652038B2 (en) | 2013-11-19 | 2023-05-16 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor package with front side and back side redistribution structures and fabricating method thereof |
US12159823B2 (en) | 2013-11-19 | 2024-12-03 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor package with front side and back side redistribution structures and fabricating method thereof |
US10784422B2 (en) | 2016-09-06 | 2020-09-22 | Amkor Technology, Inc. | Semiconductor device with optically-transmissive layer and manufacturing method thereof |
US11437552B2 (en) | 2016-09-06 | 2022-09-06 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with transmissive layer and manufacturing method thereof |
US10490716B2 (en) | 2016-09-06 | 2019-11-26 | Amkor Technology, Inc. | Semiconductor device with optically-transmissive layer and manufacturing method thereof |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US11942581B2 (en) | 2016-09-06 | 2024-03-26 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with transmissive layer and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6911982B2 (en) | Semiconductor devices and their manufacturing methods | |
US20040126547A1 (en) | Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom | |
KR20130092208A (en) | Filling method of insulating material on circuit board | |
JP2009529244A (en) | Method for planarizing vias formed in a substrate | |
US9526168B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2013140955A (en) | Printed circuit board with built-in component and manufacturing method thereof | |
US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
US20120103662A1 (en) | Printed circuit board and manufacturing method thereof | |
KR101894387B1 (en) | Printed circuit board and method thereof | |
US10321579B2 (en) | Solder resist and printed wiring board | |
JP6851100B1 (en) | Printed circuit board manufacturing method | |
KR101609268B1 (en) | Embedded board and method of manufacturing the same | |
CN103779240B (en) | Manufacture the method for circuit board and the chip package and circuit board using its manufacture | |
KR101064276B1 (en) | Manufacturing method of magnetic wedge for electric motor | |
JP7119307B2 (en) | Manufacturing method for semiconductor device manufacturing member | |
KR100643334B1 (en) | Element-embedded printed circuit board and its manufacturing method | |
KR101870191B1 (en) | Manufacturing method of circuit board | |
JPH07212013A (en) | Manufacture of ball grid array and printed circuit board for ball grid array | |
JP7315062B2 (en) | Manufacturing method for semiconductor device manufacturing member | |
JP3197397B2 (en) | How to make a multilayer ceramic circuit board | |
KR20120037748A (en) | Manufacturing method of a wiring board | |
KR102254875B1 (en) | Method for forming via hole of multi-layer printed circuit board | |
JP6121934B2 (en) | Wiring board manufacturing method | |
WO2024142742A1 (en) | Member for semiconductor device production, and method for producing same | |
KR20130039080A (en) | A printed circuit board and a method of manufacturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20120210 |
|
PG1501 | Laying open of application | ||
N231 | Notification of change of applicant | ||
PN2301 | Change of applicant |
Patent event date: 20140519 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |