[go: up one dir, main page]

KR20080054574A - Manufacturing Method Of Liquid Crystal Display - Google Patents

Manufacturing Method Of Liquid Crystal Display Download PDF

Info

Publication number
KR20080054574A
KR20080054574A KR1020060126979A KR20060126979A KR20080054574A KR 20080054574 A KR20080054574 A KR 20080054574A KR 1020060126979 A KR1020060126979 A KR 1020060126979A KR 20060126979 A KR20060126979 A KR 20060126979A KR 20080054574 A KR20080054574 A KR 20080054574A
Authority
KR
South Korea
Prior art keywords
forming
electrode
thin film
drain electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060126979A
Other languages
Korean (ko)
Inventor
전형일
황태형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060126979A priority Critical patent/KR20080054574A/en
Publication of KR20080054574A publication Critical patent/KR20080054574A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0214Manufacture or treatment of multiple TFTs using temporary substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정 표시 장치의 제조 방법은 유리로 이루어진 보조 기판 위에 화소 전극을 형성하는 단계, 보조 기판 및 화소 전극 위에 보호막을 형성하는 단계, 보호막 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 서로 마주하는 소스 전극 및 드레인 전극 위에 저항성 접촉 부재를 형성하는 단계, 저항성 접촉 부재 및 소스 전극 및 드레인 전극 사이에 노출된 보호막 위에 반도체를 형성하는 단계, 반도체, 데이터선 및 드레인 전극 위에 절연막을 형성하는 단계, 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 게이트선 및 절연막 위에 제1 배리어막을 형성하는 단계, 제1 배리어막 위에 합성 수지를 도포하여 가요성 기판을 형성하는 단계, 가요성 기판 위에 제2 배리어막을 형성하는 단계, 제2 배리어막 위에 식각 방지막을 형성하는 단계, 보조기판을 제거하는 단계를 포함하며, 제1 및 제2 배리어막은 질화막 또는 산화막으로 구성하며, 보호막 및 식각 방지막은 유기 절연물질로 구성할 수 있다. 이와 같이, 박막 트랜지스터를 완성한 다음 박막 트랜지스터 기판 위에 가요성 기판을 형성함으로써 가요성 기판의 특성으로 인해 박막의 배열이 오정렬되는 것을 방지할 수 있다. 따라서, 가요성 액정 표시 장치의 전기적 특성 및 신뢰성이 향상될 수 있다.A method of manufacturing a liquid crystal display of the present invention includes forming a pixel electrode on an auxiliary substrate made of glass, forming a passivation layer on the auxiliary substrate and the pixel electrode, and forming a data line and a drain electrode including a source electrode on the passivation layer. Forming a resistive contact member on the source electrode and the drain electrode facing each other, forming a semiconductor on the resistive contact member and the passivation film exposed between the source electrode and the drain electrode, and forming an insulating film on the semiconductor, the data line and the drain electrode. Forming a gate line including a gate electrode on the insulating film, forming a first barrier film on the gate line and the insulating film, applying a synthetic resin on the first barrier film to form a flexible substrate, and Forming a second barrier film on the substrate, wherein the second barrier film is formed on the second barrier film. Forming a film, and removing the auxiliary substrate, the configuration and the first and the second barrier film is a nitride film or an oxide film, a protective film and etching prevention film may be formed of an organic insulating material. As such, by completing the thin film transistor and forming the flexible substrate on the thin film transistor substrate, misalignment of the thin film due to the characteristics of the flexible substrate can be prevented. Therefore, electrical characteristics and reliability of the flexible liquid crystal display may be improved.

Description

액정 표시 장치의 제조 방법{METHOD OF MANUFACTURING LIQUID CRYSTAL DISPLAY}Manufacturing method of liquid crystal display device {METHOD OF MANUFACTURING LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2 및 3은 도 1에 도시한 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 II-II 선과 III-III 선을 따라 자른 단면도이다.2 and 3 are cross-sectional views of the liquid crystal display including the thin film transistor array panel illustrated in FIG. 1 taken along lines II-II and III-III of FIG. 1.

도 4는 도 1에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간단계에서의 박막 트랜지스터 표시판의 배치도이고,4 is a layout view of a thin film transistor array panel at an intermediate stage of manufacturing the thin film transistor array panel illustrated in FIG. 1 according to an exemplary embodiment of the present disclosure;

도 5 및 도 6은 도 4에 도시한 박막 트랜지스터 표시판을 V-V'선 및 VI-VI'선을 따라 자른 단면도이고,5 and 6 are cross-sectional views of the thin film transistor array panel illustrated in FIG. 4 taken along lines V-V ′ and VI-VI ′.

도 7은 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 7 is a layout view of a thin film transistor array panel in the next step of FIG. 4;

도 8 및 도 9는 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII'선 및 IX-IX'선을 따라 자른 단면도이고,8 and 9 are cross-sectional views of the thin film transistor array panel illustrated in FIG. 7 taken along the lines VIII-VIII 'and IX-IX',

도 10은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 10 is a layout view of a thin film transistor array panel in the next step of FIG. 7;

도 11 및 도 12는 도 10에 도시한 박막 트랜지스터 표시판을 XI-XI'선 및 XII-XII'선을 따라 자른 단면도이고,11 and 12 are cross-sectional views of the thin film transistor array panel illustrated in FIG. 10 taken along lines XI-XI ′ and XII-XII ′,

도 13은 도 10의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 13 is a layout view of a thin film transistor array panel in the next step of FIG. 10.

도 14 및 도 15는 도 13에 도시한 박막 트랜지스터 표시판을 XIV-XIV'선 및 XV-XV'선을 따라 자른 단면도이고,14 and 15 are cross-sectional views of the thin film transistor array panel illustrated in FIG. 13 taken along lines XIV-XIV 'and XV-XV',

도 16은 도 13의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 16 is a layout view of a thin film transistor array panel in the next step of FIG. 13;

도 17 및 도 18은 도 16에 도시한 박막 트랜지스터 표시판을 XVII-XVII'선 및XVIII-XVIII'선을 따라 자른 단면도이다.17 and 18 are cross-sectional views of the thin film transistor array panel illustrated in FIG. 16 taken along lines XVII-XVII ′ and XVIII-XVIII ′.

본 발명은 액정 표시 장치(liquid crystal display)의 제조 방법에 관한 것으로서, 더욱 상세하게는 플라스틱 기판을 포함하는 가요성 액정 표시 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display, and more particularly, to a method of manufacturing a flexible liquid crystal display including a plastic substrate.

인터넷이 보편화되고 소통되는 정보의 양이 폭발적으로 증가하면서 미래에는 언제 어디서나 정보를 접할 수 있는 '유비쿼터스 디스플레이(ubiquitous display)'의 환경이 창출될 것이며, 그에 따라 정보를 출력하는 매개체인 노트북, 전자수첩 및 PDA 등과 같은 휴대용 디스플레이의 역할이 중요하게 되었다. 이러한 유비쿼터스 디스플레이 환경을 구현하기 위해서는 원하는 때와 장소에서 정보를 바로 접할 수 있도록 디스플레이의 휴대성이 요구됨과 동시에, 각종 멀티미디어 정보를 표시하기 위한 대화면 특성도 요구된다. 따라서, 이러한 휴대성 및 대화면 특성을 동시에 만족시키기 위해서는, 디스플레이에 유연성을 부여하여 디스플레이로서의 기능을 할 때에는 펼쳐서 이용할 수 있고 휴대시에는 접어서 보관할 수 있는 형태의 디스플레이가 개발될 필요성이 있다. As the Internet becomes more popular and the amount of information communicated explosively, the future will create an environment of 'ubiquitous display' where people can access information anytime and anywhere. And the role of portable displays such as PDAs have become important. In order to implement such a ubiquitous display environment, the portability of the display is required to directly access information at a desired time and place, and a large screen characteristic for displaying various multimedia information is required. Accordingly, in order to simultaneously satisfy such portability and large screen characteristics, there is a need to develop a display in a form that can be expanded and used when functioning as a display by giving flexibility to the display and folded and stored when carrying.

현재 널리 사용되고 있는 평판 표시 장치 중 대표적인 액정 표시 장치(liquid crystal display, LCD)는, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 형태가 주류이다. A typical liquid crystal display (LCD) among flat panel displays currently being used is composed of two glass substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. The main form is to control the amount of light transmitted by rearranging the liquid crystal molecules of the layer.

그런데, 이러한 액정 표시 장치는 무겁고 파손되기 쉬운 유리 기판을 사용하기 때문에 휴대성 및 대화면 표시에 한계가 있다.By the way, since such a liquid crystal display uses a heavy and fragile glass substrate, portability and large screen display are limited.

따라서, 근래에는 중량이 가볍고 충격에 강할 뿐만 아니라 가요성(flexible) 플라스틱 기판을 이용하는 액정 표시 장치가 개발되고 있다. Therefore, recently, a liquid crystal display device using a flexible plastic substrate, which is light in weight and strong in impact, has been developed.

기존의 유리 기판 대신 가요성이 있는 플라스틱 기판을 이용하는 경우, 휴대성, 안전성 및 경량성 등에서 기존의 유리 기판에 비하여 많은 이점들을 가질 수 있다. In the case of using a flexible plastic substrate instead of the conventional glass substrate, it may have many advantages over the conventional glass substrate in terms of portability, safety, and light weight.

또한, 공정적인 측면에서도, 플라스틱 기판은 증착 또는 프린팅에 의해 제작이 가능하므로 제조 비용을 낮출 수 있고, 기존의 시트(sheet) 단위의 공정과 달리 롤-투-롤(roll-to-roll) 공정으로 표시 장치를 제작할 수 있으므로 대량 생산을 통한 저비용의 표시 장치를 제조할 수 있다.  In addition, in terms of process, the plastic substrate can be manufactured by deposition or printing, thereby lowering the manufacturing cost, and, unlike the conventional sheet-based process, a roll-to-roll process Since the display device can be manufactured, a low cost display device can be manufactured through mass production.

그러나 플라스틱 기판은 공정 상의 온도에 의해 수축될 수 있으므로 저온에서 공정을 진행해야 하는 어려움이 있다. However, since the plastic substrate may be shrunk by the process temperature, there is a difficulty in proceeding the process at a low temperature.

그리고 종래에는 플라스틱의 수축을 방지하기 위해 보조 기판 위에 플라스틱 기판을 접착제로 붙인 다음, 플라스틱 기판 위에 박막 구조를 형성하거나 보조 기판 위에 스핀 코팅(spin coating) 방식을 이용하여 가요성 합성 수지(resin)를 도포하여 플라스틱 기판을 형성한 뒤 그 위에 박막 구조를 형성하여 박막 트랜지스터 표시판을 만든다. 그런 다음, 후속 공정으로 레이저(laser) 공정이나 화학 공정을 진행하여 보조 기판과 플라스틱 기판을 분리하는데, 이때, 열공정으로 인해 접착제 및 플라스틱 기판이 변형됨에 따라 보조 기판과 플라스틱 기판의 분리공정이 용이하지 않은 공정상에 어려움이 있다.In order to prevent shrinkage of the plastic, a plastic substrate is attached to the auxiliary substrate with an adhesive, and then a flexible resin is formed by forming a thin film structure on the plastic substrate or by using a spin coating method on the auxiliary substrate. After coating, a plastic substrate is formed and a thin film structure is formed thereon to form a thin film transistor array panel. Subsequently, the auxiliary substrate and the plastic substrate are separated by a laser process or a chemical process in a subsequent process, and the separation process of the auxiliary substrate and the plastic substrate is easy as the adhesive and the plastic substrate are deformed by the thermal process. There is a difficulty in the process that is not.

또한, 이러한 플라스틱의 특성으로 인해 박막 사이의 배열 및 접촉 구멍 등이 오 정렬(misalign)되어 액정 표시 장치의 전기적 특성 및 신뢰성이 저하될 수 있다.In addition, due to the properties of the plastic, the alignment and contact holes between the thin films may be misaligned, and thus the electrical characteristics and reliability of the liquid crystal display may be degraded.

따라서, 본 발명이 이루고자 하는 기술적 과제는 가요성 액정 표시 장치의 플라스틱 기판이 수축함에 따라 층의 배열이 오정렬되는 것을 방지하여 가요성 액정 표시 장치의 전기적 특성 및 신뢰성을 향상하는 것이다.Accordingly, an object of the present invention is to prevent misalignment of the layer arrangement as the plastic substrate of the flexible liquid crystal display shrinks, thereby improving electrical characteristics and reliability of the flexible liquid crystal display.

본 발명에 따른 액정 표시 장치의 제조 방법은 유리로 이루어진 보조 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 합성 수지(resin)를 도포하여 상부 표면이 평탄한 가요성 기판을 형성하는 단계, 상기 보조 유리 기판을 불화 수소(HF)를 이용하여 제거하는 단계를 포함한다.A method of manufacturing a liquid crystal display according to the present invention includes forming a thin film transistor on an auxiliary substrate made of glass, applying a resin on the thin film transistor, and forming a flexible substrate having a flat top surface. Removing the glass substrate using hydrogen fluoride (HF).

상기 박막 트랜지스터를 형성하는 단계는 보조 기판 위에 화소 전극을 형성 하는 단계, 상기 화소 전극과 연결되어 있는 제1 단자와 제2 단자 및 제3 단자를 포함하는 스위칭 소자를 형성하는 단계, 상기 스위칭 소자의 제2 단자와 연결되어 있는 제1 신호선을 형성하는 단계, 및 상기 제1 신호선과 교차하며, 상기 스위칭 소자의 제3 단자와 연결되어 있는 제2 신호선을 형성하는 단계를 포함할 수 있다.The forming of the thin film transistor may include forming a pixel electrode on an auxiliary substrate, forming a switching element including a first terminal, a second terminal, and a third terminal connected to the pixel electrode; The method may include forming a first signal line connected to the second terminal, and forming a second signal line intersecting the first signal line and connected to the third terminal of the switching element.

유리로 이루어진 보조 기판 위에 화소 전극을 형성하는 단계, 상기 보조 기판 및 화소 전극 위에 보호막을 형성하는 단계, 상기 보호막 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 서로 마주하는 소스 전극 및 드레인 전극 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 및 상기 소스 전극 및 드레인 전극 사이에 노출된 보호막 위에 반도체를 형성하는 단계, 상기 반도체, 상기 데이터선 및 상기 드레인 전극 위에 절연막을 형성하는 단계, 상기 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 및 상기 절연막 위에 제1 배리어막을 형성하는 단계, 상기 제1 배리어막 위에 합성 수지를 도포하여 가요성 기판을 형성하는 단계, 상기 가요성 기판 위에 제2 배리어막을 형성하는 단계, 상기 제2 배리어막 위에 식각 방지막을 형성하는 단계, 상기 보조기판을 제거하는 단계를 포함하며, 상기 제1 및 제2 배리어막은 질화막 또는 산화막으로 구성하며, 상기 보호막 및 식각 방지막은 유기 절연물질로 구성할 수 있다.Forming a pixel electrode on an auxiliary substrate made of glass, forming a passivation layer on the auxiliary substrate and the pixel electrode, forming a data line and a drain electrode including a source electrode on the passivation layer, and the source electrode facing each other; And forming a resistive contact member on the drain electrode, forming a semiconductor on the protective layer exposed between the resistive contact member and the source electrode and the drain electrode, and forming an insulating layer on the semiconductor, the data line, and the drain electrode. Forming a gate line including a gate electrode on the insulating layer, forming a first barrier layer on the gate line and the insulating layer, and forming a flexible substrate by applying a synthetic resin on the first barrier layer. Forming a second barrier layer on the flexible substrate And forming an etch stop layer on the second barrier layer, and removing the auxiliary substrate, wherein the first and second barrier layers are formed of a nitride layer or an oxide layer, and the passivation layer and the etch barrier layer are formed of an organic insulating material. It can be configured as.

상기 반도체를 형성한 다음 열처리 공정을 진행하는 단계를 더 포함할 수 있다.The method may further include performing a heat treatment process after forming the semiconductor.

상기 반도체를 형성한 다음, 상기 저항성 접촉 부재가 존재하는 영역 위에 불순물 이온을 주입하는 단계를 더 포함할 수 있다.After forming the semiconductor, the method may further include implanting impurity ions into a region where the ohmic contact is present.

상기 가요성 기판은 플라스틱 기판을 포함하며, 상기 가요성 기판의 상부 표면은 평탄할 수 있다.The flexible substrate may include a plastic substrate, and the upper surface of the flexible substrate may be flat.

요철을 가지는 윗면과 평탄한 아래면을 가지는 가요성 기판, 상기 윗면 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 상기 반도체 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극의 일부를 노출하는 접촉구를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.Flexible substrate having uneven top and flat bottom surfaces, gate line formed on the top surface, gate insulating film formed on the gate line, semiconductor formed on the gate insulating film, data line formed on the semiconductor And a passivation layer formed on the drain electrode, the data line and the drain electrode and having a contact hole exposing a portion of the drain electrode, and a pixel electrode formed on the passivation layer and connected to the drain electrode through the contact hole. Include.

상기 드레인 전극은 상기 보호막의 접촉구 내에 위치하는 돌출부를 가지며, 상기 돌출부가 상기 화소 전극과 접촉할 수 있다.The drain electrode may have a protrusion positioned in the contact hole of the passivation layer, and the protrusion may contact the pixel electrode.

상기 가요성 기판의 윗면과 상기 게이트선 사이에 형성되어 있는 제1 배리어막, 상기 가요성 기판의 아래면에 형성되어 있는 제2 배리어막, 상기 제2 배리어막의 아래면에 형성되어 있는 식각 방지막을 더 포함할 수 있다.A first barrier film formed between the upper surface of the flexible substrate and the gate line, a second barrier film formed on the lower surface of the flexible substrate, and an etch stop layer formed on the lower surface of the second barrier film. It may further include.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. Then, the liquid crystal display according to an exemplary embodiment of the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.First, the structure of a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 도 1에 도시한 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 1의 II-II 선 및 III-III 선을 따라 자른 단면도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 2 and 3 illustrate a liquid crystal display including the thin film transistor array panel illustrated in FIG. And cross-sectional views taken along line III-III.

도 1 내지 도 3을 참고하면, 플라스틱으로 이루어진 절연 기판(110) 후면 위에 제2 배리어막(barrier layer)(114) 및 식각 방지막(30)이 차례로 형성되어 있다. 여기서, 식각 방지막(30)은 불화 수소(HF)와 반응하지 않는 유기 절연물질로 이루어져 있으며, 제2 배리어막(114)은 질화막 또는 산화막으로 이루어지는 것이 바람직하다.1 to 3, a second barrier layer 114 and an etch stop layer 30 are sequentially formed on the back surface of the insulating substrate 110 made of plastic. Here, the etch stop layer 30 is made of an organic insulating material that does not react with hydrogen fluoride (HF), the second barrier layer 114 is preferably made of a nitride film or an oxide film.

그리고 절연 기판(110) 전면 위에 제1 배리어막(111)이 형성되어 있다. 여기서 제1 배리어막(111)은 제2 배리어막(114)과 마찬가지로 질화막 또는 산화막으로 구성되는 것이 바람직하다.The first barrier layer 111 is formed on the entire surface of the insulating substrate 110. In this case, the first barrier film 111 is preferably formed of a nitride film or an oxide film similarly to the second barrier film 114.

제1 배리어막(111) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다. A plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on the first barrier layer 111.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding downward and an end portion 129 having a large area for connection with another layer or an external driving circuit. The storage electrode line 131 receives a predetermined voltage, and includes a stem line extending substantially in parallel with the gate line 121 and a plurality of pairs of storage electrodes 133a and 133b separated therefrom. Each of the storage electrode lines 131 is positioned between two adjacent gate lines 121, and the stem line is closer to the lower side of the two gate lines 121. Each of the sustain electrodes 133a and 133b has a fixed end connected to the stem line and a free end opposite thereto. The fixed end of one sustain electrode 133b has a large area, and its free end is divided into two parts, a straight part and a bent part. However, the shape and arrangement of the storage electrode line 131 may be modified in various ways.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부 막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속과 도전체로 만들어질 수 있다.The gate line 121 and the storage electrode line 131 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, or molybdenum ( It may be made of molybdenum-based metals such as Mo) or molybdenum alloy, chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a low resistivity metal such as an aluminum-based metal, a silver-based metal, or a copper-based metal to reduce signal delay or voltage drop. On the other hand, other conductive films are made of other materials, particularly materials having excellent physical, chemical and electrical contact properties with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, titanium, tantalum, and the like. Good examples of such a combination include a chromium bottom film and an aluminum (alloy) top film, and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 and the storage electrode line 131 may be made of various metals and conductors.

게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 비정정 규소로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.A plurality of linear semiconductors 151 made of amorphous silicon are formed on the gate insulating layer 140. The linear semiconductor 151 mainly extends in the longitudinal direction and includes a plurality of projections 154 extending toward the gate electrode 124. The linear semiconductor 151 has a wider width in the vicinity of the gate line 121 and the storage electrode line 131 and covers them widely.

반도체(151) 위에는 선형 및 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 차례로 형성되어 있다. Linear and island ohmic contacts 163 and 165 are sequentially formed on the semiconductor 151.

저항성 접촉 부재(163, 165)는 인 따위의 n형 또는 붕소(B) 따위의 p형 불순물이 고농도로 도핑되어 있는 비정질 규소 및 다결정 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.The ohmic contacts 163 and 165 may be made of a material such as amorphous silicon and polycrystalline silicon doped with a high concentration of n-type phosphorus such as phosphorus or p-type impurities such as boron (B) or made of silicide. . The ohmic contact 163 has a plurality of protrusions 163, and the protrusion 163 and the ohmic contact 165 are paired and disposed on the protrusion 154 of the semiconductor 151.

반도체(151, 154) 및 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.Side surfaces of the semiconductors 151 and 154 and the ohmic contacts 163 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is about 30 ° to 80 °.

저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 163 and 165 and the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. The data line 171 transmits a data signal and mainly extends in the vertical direction to cross the gate line 121. Each data line 171 also crosses the storage electrode line 131 and runs between adjacent sets of storage electrodes 133a and 133b. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124 and an end portion 179 having a large area for connection with another layer or an external driving circuit. The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 with respect to the gate electrode 124.

각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.Each drain electrode 175 has one wide end portion and the other end having a rod shape, and the rod end portion is partially surrounded by the bent source electrode 173.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the protrusion 154 of the semiconductor 151 form one thin film transistor (TFT). A channel of the transistor is formed in the protrusion 154 between the source electrode 173 and the drain electrode 175.

이러한 액정 표시 장치용 박막 트랜지스터 상부에 존재하는 제1 배리어막(111)은 공기 중의 수분이 박막 트랜지스터에 흡착하여 박막 트랜지스터의 전기 적 특성을 저하하는 것을 방지하는 기능을 한다. 이에 따라, 액정 표시 장치의 전기적 특성을 향상할 수 있다.The first barrier layer 111 on the liquid crystal display TFT has a function of preventing moisture in the air from adsorbing to the thin film transistor to lower electrical characteristics of the thin film transistor. Accordingly, the electrical characteristics of the liquid crystal display device can be improved.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속 따위의 도전막(도시하지 않음)과 저저항 물질 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data line 171 and the drain electrode 175 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, titanium, or an alloy thereof, and a conductive film (not shown) such as a refractory metal and a low resistance material conductive film. It may have a multilayer film structure composed of (not shown). Examples of the multilayer film structure include a double film of chromium or molybdenum (alloy) lower film and an aluminum (alloy) upper film, a triple layer of molybdenum (alloy) lower film, aluminum (alloy) interlayer and molybdenum (alloy) upper film. However, the data conductors 171 and 175 may be made of various other metals or conductors.

데이터 도전체(171, 175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80°°도의 경사각으로 기울어진 것이 바람직하다.The data conductors 171 and 175 also preferably have their side surfaces inclined at an inclination angle of 30 ° to 80 ° with respect to the surface of the substrate 110.

저항성 접촉 부재(163, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. The ohmic contacts 163 and 165 exist only between the semiconductor 151 below and the data line 171 and the drain electrode 175 thereon, thereby lowering the contact resistance therebetween.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(180)이 형성되어 있다. The passivation layer 180 is formed on the data line 171, the drain electrode 175, and the exposed semiconductor 151.

보호막(180)은 유기 절연물 따위로 구성되어 있다. 여기서, 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다.The passivation layer 180 is formed of an organic insulator. Here, the organic insulator may have photosensitivity and the dielectric constant thereof is preferably about 4.0 or less.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(181, 182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 유지 전극(133a) 자유단의 직선 부분을 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다. 따라서, 접촉 구멍(181, 182, 185)을 통하여 하부 보호막(180)의 위 표면이 부분적으로 노출된다.The passivation layer 180 is formed with a plurality of contact holes 181, 182, and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171, respectively. The gate insulating layer 140 includes a plurality of contact holes 181 exposing the end portion 129 of the gate line 121 and a plurality of contact holes 183a exposing a part of the sustain electrode line 131 near the fixed end of the sustain electrode 133b. And a plurality of contact holes 183b exposing a straight portion of the free end of the sustain electrode 133a. Thus, the upper surface of the lower passivation layer 180 is partially exposed through the contact holes 181, 182, and 185.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes 191, a plurality of overpasses 83, and a plurality of contact assistants 81 and 82 are formed on the passivation layer 180. They may be made of a transparent conductive material such as ITO or IZO or a reflective metal such as aluminum, silver, chromium or an alloy thereof.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.The pixel electrode 191 is physically and electrically connected to the drain electrode 175 through the contact hole 185 and receives a data voltage from the drain electrode 175. The pixel electrode 191 to which the data voltage is applied has a liquid crystal between the two electrodes by generating an electric field together with a common electrode (not shown) of another display panel (not shown) to which a common voltage is applied. The direction of the liquid crystal molecules in the layer (not shown) is determined. The polarization of light passing through the liquid crystal layer varies according to the direction of the liquid crystal molecules determined as described above. The pixel electrode 191 and the common electrode form a capacitor (hereinafter, referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(171)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.The pixel electrode 191 overlaps the storage electrode line 131 including the storage electrodes 133a and 133b. A capacitor formed by the pixel electrode 191 and the drain electrode 171 electrically connected to the pixel electrode 191 overlapping the storage electrode line 131 is called a storage capacitor, and the storage capacitor enhances the voltage holding capability of the liquid crystal capacitor.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 compensate for and protect the adhesion between the end portions 179 and 129 of the data line 171 and the gate line 121 and the external device.

연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.The connecting leg 83 crosses the gate line 121 and exposes the exposed portion of the storage electrode line 131 and the storage electrode through contact holes 183a and 183b positioned on opposite sides with the gate line 121 interposed therebetween. 133b) is connected to the exposed end of the free end. The storage electrode lines 131 including the storage electrodes 133a and 133b may be used together with the connecting legs 83 to repair defects in the gate line 121, the data line 171, or the thin film transistor.

그러면, 이러한 도 1 내지 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 도 14를 참고로 하여 상세히 설명한다. Next, a method of manufacturing the thin film transistor array panel for the liquid crystal display device illustrated in FIGS. 1 to 3 will be described in detail with reference to FIGS. 4 to 14.

도 4는 도 1에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 중간단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 5 및 도 6은 도 4에 도시한 박막 트랜지스터 표시판을 V-V'선 및 VI-VI'선을 따라 자른 단면도이고, 도 7은 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 8 및 도 9는 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII'선 및 IX-IX'선을 따라 자른 단면도이고, 도 10은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 11 및 도 12는 도 10에 도시한 박막 트랜지스터 표시판을 XI-XI'선 및 XII-XII'선을 따라 자른 단면도이고, 도 13은 도 10의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 14 및 도 15는 도 13에 도시한 박막 트랜지스터 표시판을 XIV-XIV'선 및 XV-XV'선을 따라 자른 단면도이고, 도 16은 도 13의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 17 및 도 18은 도 16에 도시한 박막 트랜지스터 표시판을 XVII-XVII'선 및XVIII-XVIII'선을 따라 자른 단면도이다.FIG. 4 is a layout view of a thin film transistor array panel in an intermediate step of manufacturing the thin film transistor array panel shown in FIG. 1 according to an exemplary embodiment of the present invention, and FIGS. 5 and 6 show the thin film transistor array panel shown in FIG. 7 is a cross-sectional view taken along line V ′ and line VI-VI ′, and FIG. 7 is a layout view of the thin film transistor array panel in the next step of FIG. 4, and FIGS. 8 and 9 are VIII-VIII for the thin film transistor array panel shown in FIG. 7. FIG. 10 is a cross-sectional view taken along line 'IX and line IX-IX', FIG. 10 is a layout view of a thin film transistor array panel in the next step of FIG. 7, and FIGS. 11 and 12 are XI-XI's thin film transistor array panel shown in FIG. A cross-sectional view taken along the line and XII-XII ', FIG. 13 is a layout view of a thin film transistor array panel in the next step of FIG. 10, and FIGS. 14 and 15 are XIV-XIV' lines of the thin film transistor array panel shown in FIG. And along XV-XV ' 16 is a layout view of a thin film transistor array panel in the next step of FIG. 13, and FIGS. 17 and 18 are cross-sectional views taken along lines XVII-XVII ′ and XVIII-XVIII ′ of the thin film transistor array panel illustrated in FIG. 16. to be.

먼저 도 4 내지 도 6에 도시한 바와 같이, 유리로 이루어진 보조 기판(50) 위에 ITO 또는 IZO 따위의 투명 전극을 스퍼터링(sputtering)으로 적층하고 사진 식각 공정으로 복수의 화소 전극(191)과 연결 부재(81, 82)를 형성한다.First, as shown in FIGS. 4 to 6, a transparent electrode such as ITO or IZO is laminated on the auxiliary substrate 50 made of glass by sputtering, and the plurality of pixel electrodes 191 and the connecting member are formed by a photolithography process. (81, 82) are formed.

그 다음, 도 7 내지 도 9에 도시한 바와 같이, 화소 전극(191), 연결 부재(81, 82) 및 보조 기판(50) 위에 보호막(180)을 도포하고, 패터닝하여 연결 부재(81, 82)와 화소 전극(191)을 노출하는 접촉 구멍(181, 182, 185)을 형성한다.Next, as shown in FIGS. 7 to 9, the passivation layer 180 is coated on the pixel electrode 191, the connection members 81 and 82, and the auxiliary substrate 50, and then patterned to form the connection members 81 and 82. ) And contact holes 181, 182, and 185 exposing the pixel electrode 191.

이어, 도 10 내지 도 12에 도시한 바와 같이, 보호막(180)과 접촉 구멍(181, 182, 185) 위에 스퍼터링 따위로 금속층을 적층하고 사진 식각하여, 드레인 전극(175)과 소스 전극(173) 및 외부 데이터 구동 회로와의 접촉을 위한 끝 부분(179)을 포함하는 복수의 데이터선(171)을 형성한다. 여기서, 드레인 전극(175)은 접촉 구멍(185)을 통해 화소 전극(191)과 전기적으로 연결을 이루며, 데이터 선(171)의 끝 부분(179)은 접촉 구멍(182)을 통해 연결 부재(82)와 전기적인 연결을 이룬다.Subsequently, as shown in FIGS. 10 to 12, the metal layer is sputtered and photo-etched on the passivation layer 180 and the contact holes 181, 182, and 185, and the photolithography is performed to drain the drain electrode 175 and the source electrode 173. And a plurality of data lines 171 including end portions 179 for contact with an external data driving circuit. Here, the drain electrode 175 is electrically connected to the pixel electrode 191 through the contact hole 185, and the end portion 179 of the data line 171 is connected to the connection member 82 through the contact hole 182. ) Makes an electrical connection.

다음, 도 13 내지 도 15에 도시한 바와 같이, 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(173) 위에 불순물이 도핑된 불순물 비정질 규소층(extrinsic amorphous silicon)(도시하지 않음)을 형성하고, 이를 패터닝하여 저항성 접촉 부재(163, 165)를 형성한다.Next, as illustrated in FIGS. 13 to 15, an impurity doped amorphous silicon layer (not shown) is doped with impurities on the data line 171 including the source electrode 173 and the drain electrode 173. ) And patterned to form the ohmic contacts 163 and 165.

그리고 나서, 소스 전극(173), 드레인 전극(175) 및 저항성 접촉 부재(163, 165) 위에 진성 비정질 규소층(intrinsic amorphous silicon)을 형성하고, 이를 패터닝하여 진성 반도체(151)를 형성한다. 이때, 진성 반도체(151)의 일 부분은 소스 전극(173) 위에 존재하는 저항성 접촉 부재(163)와 접촉하고, 나머지 부분은 드레인 전극(175) 위에 존재하는 저항성 접촉 부재(165)와 접촉한다. 여기서, 소스 전극(173)과 드레인 전극(175)은 진성 반도체(151)를 중심으로 서로 마주한다.Then, an intrinsic amorphous silicon layer is formed on the source electrode 173, the drain electrode 175, and the ohmic contacts 163 and 165, and patterned to form the intrinsic semiconductor 151. In this case, one portion of the intrinsic semiconductor 151 contacts the ohmic contact 163 existing on the source electrode 173, and the other portion contacts the ohmic contact 165 existing on the drain electrode 175. Here, the source electrode 173 and the drain electrode 175 face each other with respect to the intrinsic semiconductor 151.

이어, 고온 열처리 공정을 진행한다. 이 열공정은 저항성 접촉 부재(163, 165)와 진성 반도체(151) 사이에 산화막이 형성되는 것을 방지하는 공정으로서, 진성 반도체(151)와 저항성 접촉 부재(163, 165) 사이의 접촉면 저항을 줄인다. 그러나 저항성 접촉 부재(163, 165)가 존재하는 영역 위에 불순물 이온을 주입하여 저항성 접촉 부재(163, 165)와 진성 반도체(151)가 접촉하는 계면 사이의 이온 농도를 높여 접촉면 저항을 줄일 수 있다.Next, a high temperature heat treatment process is performed. This thermal process is a step of preventing an oxide film from being formed between the ohmic contacts 163 and 165 and the intrinsic semiconductor 151, and reduces the contact surface resistance between the intrinsic semiconductor 151 and the ohmic contacts 163 and 165. However, impurity ions may be implanted into a region where the ohmic contacts 163 and 165 are present to increase the ion concentration between the ohmic interface between the ohmic contacts 163 and 165 and the intrinsic semiconductor 151, thereby reducing contact surface resistance.

이어, 도 16 내지 도 18에 도시한 바와 같이, 보호막(180), 데이터선(171), 드레인 전극(175) 및 진성 반도체(151) 위에 화학 기상 증착 방법을 이용하여 게이 트 절연막(140)을 형성한다. 16 to 18, the gate insulating layer 140 is formed on the passivation layer 180, the data line 171, the drain electrode 175, and the intrinsic semiconductor 151 using a chemical vapor deposition method. Form.

다음, 접촉 구멍(181) 위에 존재하는 게이트 절연막(140)을 제거하여 연결 부재(81)를 노출한다. Next, the gate insulating layer 140 on the contact hole 181 is removed to expose the connection member 81.

그런 다음, 게이트 절연막(140) 위에 게이트 전극(124) 및 외부 게이트 구동 회로와의 접촉을 위한 끝 부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다. 이때, 게이트선(121)의 끝 부분(129)은 접촉 구멍(181)을 통해 연결 부재(181)와 전기적으로 연결을 이룬다.Thereafter, the gate insulating layer 140 includes a plurality of gate lines 121 including end portions 129 for contact with the gate electrode 124 and the external gate driving circuit, and the storage electrodes 133a and 133b. A plurality of sustain electrode lines 131 are formed. In this case, the end portion 129 of the gate line 121 is electrically connected to the connection member 181 through the contact hole 181.

이처럼, 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 소스 전극(173)과 드레인 전극(175) 사이에 존재하는 반도체(151)에 채널(channel)이 생긴다. 이 박막 트랜지스터는 게이트선(121)을 통하여 전달되는 게이트 신호에 따라 데이터선(171)을 통하여 화소 전극(191)에 전달되는 데이터 신호를 제어한다.As such, one gate electrode 124, one source electrode 173, and one drain electrode 175 form one thin film transistor (TFT) together with the semiconductor 151, and the source electrode 173. ) And a channel is formed in the semiconductor 151 existing between the drain electrode and the drain electrode 175. The thin film transistor controls the data signal transmitted to the pixel electrode 191 through the data line 171 according to the gate signal transmitted through the gate line 121.

이러한 액정 표시 장치용 박막 트랜지스터는 공기 중에 노출될 경우, 공기 중에 존재하는 수분 및 산소와 반응하여 산화됨에 따라 전기적 특성이 저하될 수 있다.When the thin film transistor for a liquid crystal display is exposed to air, electrical properties may be degraded as it is oxidized by reacting with moisture and oxygen present in the air.

본 발명에서는 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지하기 위해 박막 트랜지스터 상부 전면에 제1 배리어막(111)을 형성한다. 여기서, 제1 배리어막(111)은 질화막 또는 산화막으로 이루어지는 것이 바람직하다. 이러한 제1 배리어막(111)은 박막 트랜지스터가 공기 중의 수분 및 산소와 접촉하는 것을 방지 한다.In the present invention, the first barrier layer 111 is formed on the entire upper surface of the thin film transistor in order to prevent the electrical characteristics of the thin film transistor from decreasing. Here, the first barrier film 111 is preferably made of a nitride film or an oxide film. The first barrier layer 111 prevents the thin film transistor from contacting with moisture and oxygen in the air.

그 다음, 제1 배리어막(111) 위에 가요성 합성 수지를 도포하여 플라스틱 기판을 포함하는 가요성 기판(110)을 형성한다. 이때, 가요성 기판(110)의 상부 표면은 평탄하다.Next, the flexible synthetic resin is coated on the first barrier layer 111 to form the flexible substrate 110 including the plastic substrate. At this time, the upper surface of the flexible substrate 110 is flat.

그리고 가요성 기판(110) 위에 질화막 또는 산화막으로 이루어진 제2 배리어막(barrier layer)(114)을 형성하고, 그 위에 식각 방지막(30)을 형성한다. 여기서, 식각 방지막(30)은 유기 절연물질로 이루어지는 것이 바람직하다.A second barrier layer 114 made of a nitride film or an oxide film is formed on the flexible substrate 110, and an etch stop layer 30 is formed thereon. Here, the etch stop layer 30 is preferably made of an organic insulating material.

이어, 도 1 내지 도 3에 도시한 바와 같이, 불화 수소(HF)를 이용하여 유리로 이루어진 보조 기판(50)을 제거하여, 가요성 기판(110) 위에 형성되어 있는 박막 트랜지스터를 포함하는 가요성 액정 표시 장치용 박막 트랜지스터 표시판을 형성한다.Next, as shown in FIGS. 1 to 3, the flexible substrate including the thin film transistor formed on the flexible substrate 110 by removing the auxiliary substrate 50 made of glass using hydrogen fluoride (HF). A thin film transistor array panel for a liquid crystal display device is formed.

여기서, 유기 물질로 구성된 식각 방지막(30)과 보호막(180)은 불화 수소(HF)로 인해 박막 트랜지스터가 손상되는 것을 방지한다.Here, the etch stop layer 30 and the passivation layer 180 made of an organic material prevent the thin film transistor from being damaged by hydrogen fluoride (HF).

종래에는 보조 기판 위에 가요성 기판을 접착제로 붙인 다음, 가요성 기판 위에 박막 구조를 형성하거나 보조 기판 위에 스핀 코팅(spin coating) 방식을 이용하여 가요성 합성 수지(resin)를 도포하여 가요성 기판을 형성한 뒤 그 위에 박막 구조를 형성하여 박막 트랜지스터 표시판을 만든다. 이에 따라 박막 증착 및 패터닝 공정으로 인해 발생하는 열에 의해 가요성 기판이 구부러지거나 수축한다. 이로 인해, 박막 배열 및 접촉 구멍 등이 오 정렬(misalign)되어 액정 표시 장치의 전기적 특성 및 신뢰성이 저하되는 문제가 있다.Conventionally, a flexible substrate is attached to an auxiliary substrate with an adhesive, and then a flexible substrate is formed by forming a thin film structure on the flexible substrate or applying a flexible synthetic resin on the auxiliary substrate by using a spin coating method. After forming, a thin film structure is formed thereon to form a thin film transistor array panel. Accordingly, the flexible substrate bends or shrinks due to the heat generated by the thin film deposition and patterning process. As a result, the thin film array, the contact holes, and the like are misaligned, thereby deteriorating electrical characteristics and reliability of the liquid crystal display.

그러나 본 발명에서는 공정상의 열에 의해 수축되거나 구부러지지 않는 유리로 이루어진 보조 기판(50) 위에 박막 트랜지스터를 형성하고, 완성된 박막 트랜지스터 위에 상부 표면이 평탄한 가요성 기판(110)을 형성하고, 불화 수소(HF)로 보조 기판(50)을 제거하여 가요성 액정 표시 장치용 박막 트랜지스터 표시판을 형성한다. 이와 같이, 소정의 박막 구조를 갖는 박막 트랜지스터를 유리로 만들어진 보조 기판(50) 위에 미리 형성한 다음 그 상부에 가요성 기판(110)을 형성함으로써 가요성 기판(110)의 수축 특성으로 인해 박막 트랜지스터가 오정렬되는 것을 방지할 수 있으므로 가요성 액정 표시 장치의 전기적 특성 및 신뢰성을 향상할 수 있다.However, in the present invention, a thin film transistor is formed on the auxiliary substrate 50 made of glass which is not contracted or bent by process heat, and a flexible substrate 110 having a flat upper surface is formed on the completed thin film transistor. The auxiliary substrate 50 is removed with HF to form a thin film transistor array panel for a flexible liquid crystal display. As such, the thin film transistor having a predetermined thin film structure is formed in advance on the auxiliary substrate 50 made of glass, and then the flexible substrate 110 is formed on the thin film transistor. Can be prevented from being misaligned, thereby improving electrical characteristics and reliability of the flexible liquid crystal display.

본 발명에 따르면, 유리로 이루어진 보조기판 위에 박막 트랜지스터를 형성하고 박막 트랜지스터 및 보조 기판 위에 플라스틱을 포함하는 합성 수지를 도포하여 가요성 기판을 형성한 다음, 불화 수소를 이용하여 보조 기판을 제거하여 가요성 박막 트랜지스터 표시판을 형성한다. 이와 같이, 박막 트랜지스터를 완성한 다음 박막 트랜지스터 기판 위에 가요성 기판을 형성함으로써 가요성 기판의 특성으로 인해 박막의 배열이 오정렬되는 것을 방지할 수 있다. 따라서, 가요성 액정 표시 장치의 전기적 특성 및 신뢰성이 향상될 수 있다.According to the present invention, a thin film transistor is formed on an auxiliary substrate made of glass, and a flexible substrate is formed by applying a synthetic resin containing plastic on the thin film transistor and the auxiliary substrate, and then the auxiliary substrate is removed using hydrogen fluoride. A thin film transistor array panel is formed. As such, by completing the thin film transistor and forming the flexible substrate on the thin film transistor substrate, misalignment of the thin film due to the characteristics of the flexible substrate can be prevented. Therefore, electrical characteristics and reliability of the flexible liquid crystal display may be improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (10)

유리로 이루어진 보조 기판 위에 박막 트랜지스터를 형성하는 단계,Forming a thin film transistor on an auxiliary substrate made of glass, 상기 박막 트랜지스터 위에 합성 수지(resin)를 도포하여 상부 표면이 평탄한 가요성 기판을 형성하는 단계,Applying a resin on the thin film transistor to form a flexible substrate having a flat upper surface; 상기 보조 유리 기판을 불화 수소(HF)를 이용하여 제거하는 단계Removing the auxiliary glass substrate using hydrogen fluoride (HF) 를 포함하는 액정 표시 장치의 제조 방법.Method of manufacturing a liquid crystal display comprising a. 제1항에서,In claim 1, 상기 박막 트랜지스터를 형성하는 단계는Forming the thin film transistor is 보조 기판 위에 화소 전극을 형성하는 단계,Forming a pixel electrode on the auxiliary substrate, 상기 화소 전극과 연결되어 있는 제1 단자와 제2 단자 및 제3 단자를 포함하는 스위칭 소자를 형성하는 단계,Forming a switching device including a first terminal, a second terminal, and a third terminal connected to the pixel electrode; 상기 스위칭 소자의 제2 단자와 연결되어 있는 제1 신호선을 형성하는 단계, 및Forming a first signal line connected to the second terminal of the switching element, and 상기 제1 신호선과 교차하며, 상기 스위칭 소자의 제3 단자와 연결되어 있는 제2 신호선을 형성하는 단계Forming a second signal line crossing the first signal line and connected to the third terminal of the switching element; 를 포함하는 액정 표시 장치의 제조 방법.Method of manufacturing a liquid crystal display comprising a. 유리로 이루어진 보조 기판 위에 화소 전극을 형성하는 단계,Forming a pixel electrode on an auxiliary substrate made of glass, 상기 보조 기판 및 화소 전극 위에 보호막을 형성하는 단계,Forming a passivation layer on the auxiliary substrate and the pixel electrode; 상기 보호막 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,Forming a data line and a drain electrode including a source electrode on the passivation layer; 상기 서로 마주하는 소스 전극 및 드레인 전극 위에 저항성 접촉 부재를 형성하는 단계,Forming an ohmic contact on the source electrode and the drain electrode facing each other, 상기 저항성 접촉 부재 및 상기 소스 전극 및 드레인 전극 사이에 노출된 보호막 위에 반도체를 형성하는 단계,Forming a semiconductor on the protective layer exposed between the ohmic contact and the source electrode and the drain electrode, 상기 반도체, 상기 데이터선 및 상기 드레인 전극 위에 절연막을 형성하는 단계,Forming an insulating film on the semiconductor, the data line and the drain electrode; 상기 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,Forming a gate line including a gate electrode on the insulating layer, 상기 게이트선 및 상기 절연막 위에 제1 배리어막을 형성하는 단계,Forming a first barrier layer on the gate line and the insulating layer; 상기 제1 배리어막 위에 합성 수지를 도포하여 가요성 기판을 형성하는 단계,Applying a synthetic resin on the first barrier film to form a flexible substrate, 상기 가요성 기판 위에 제2 배리어막을 형성하는 단계,Forming a second barrier layer on the flexible substrate, 상기 제2 배리어막 위에 식각 방지막을 형성하는 단계,Forming an etch stop layer on the second barrier layer; 상기 보조기판을 제거하는 단계Removing the auxiliary substrate 를 포함하며,Including; 상기 제1 및 제2 배리어막은 질화막 또는 산화막으로 구성하며, 상기 보호막 및 식각 방지막은 유기 절연물질로 구성하는 액정 표시 장치의 제조 방법. The first and second barrier layers may be formed of a nitride layer or an oxide layer, and the passivation layer and the etch stop layer may be formed of an organic insulating material. 제3항에서,In claim 3, 상기 반도체를 형성한 다음 열처리 공정을 진행하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.And forming a semiconductor and then performing a heat treatment process. 제3항에서In paragraph 3 상기 반도체를 형성한 다음, 상기 저항성 접촉 부재가 존재하는 영역 위에 불순물 이온을 주입하는 단계를 더 포함하는 액정 표시 장치의 제조 방법. And implanting impurity ions into a region in which the ohmic contact is present after forming the semiconductor. 제3항에서,In claim 3, 상기 가요성 기판은 플라스틱 기판을 포함하는 액정 표시 장치의 제조 방법.The flexible substrate is a manufacturing method of a liquid crystal display device comprising a plastic substrate. 제3항에서,In claim 3, 상기 가요성 기판의 상부 표면은 평탄한 액정 표시 장치의 제조 방법.And a top surface of the flexible substrate is flat. 요철을 가지는 윗면과 평탄한 아래면을 가지는 가요성 기판,A flexible substrate having an upper surface with irregularities and a flat lower surface, 상기 윗면 위에 형성되어 있는 게이트선,A gate line formed on the upper surface, 상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line, 상기 게이트 절연막 위에 형성되어 있는 반도체,A semiconductor formed on the gate insulating film, 상기 반도체 위에 형성되어 있는 데이터선 및 드레인 전극,A data line and a drain electrode formed on the semiconductor; 상기 데이터선 및 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극의 일부를 노출하는 접촉구를 가지는 보호막,A protective film formed on the data line and the drain electrode and having a contact hole exposing a part of the drain electrode; 상기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 드레인 전극과 연결되어 있는 화소 전극A pixel electrode formed on the passivation layer and connected to the drain electrode through the contact hole; 을 포함하는 박막 트랜지스터 표시판.Thin film transistor array panel comprising a. 제8항에서, In claim 8, 상기 드레인 전극은 상기 보호막의 접촉구 내에 위치하는 돌출부를 가지며, 상기 돌출부가 상기 화소 전극과 접촉하는 박막 트랜지스터 표시판.The drain electrode has a protrusion disposed in a contact hole of the passivation layer, and the protrusion contacts the pixel electrode. 제8항 또는 제9항에서,The method of claim 8 or 9, 상기 가요성 기판의 윗면과 상기 게이트선 사이에 형성되어 있는 제1 배리어막,A first barrier film formed between an upper surface of the flexible substrate and the gate line, 상기 가요성 기판의 아래면에 형성되어 있는 제2 배리어막,A second barrier film formed on the bottom surface of the flexible substrate, 상기 제2 배리어막의 아래면에 형성되어 있는 식각 방지막An etch stop layer formed on the bottom surface of the second barrier layer. 을 더 포함하는 박막 트랜지스터 표시판.Thin film transistor display panel further comprising.
KR1020060126979A 2006-12-13 2006-12-13 Manufacturing Method Of Liquid Crystal Display Withdrawn KR20080054574A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060126979A KR20080054574A (en) 2006-12-13 2006-12-13 Manufacturing Method Of Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060126979A KR20080054574A (en) 2006-12-13 2006-12-13 Manufacturing Method Of Liquid Crystal Display

Publications (1)

Publication Number Publication Date
KR20080054574A true KR20080054574A (en) 2008-06-18

Family

ID=39801504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060126979A Withdrawn KR20080054574A (en) 2006-12-13 2006-12-13 Manufacturing Method Of Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR20080054574A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432575B1 (en) * 2013-03-29 2014-08-21 엘지디스플레이 주식회사 Method of fabricating lightweight and thin liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432575B1 (en) * 2013-03-29 2014-08-21 엘지디스플레이 주식회사 Method of fabricating lightweight and thin liquid crystal display device
US9448429B2 (en) 2013-03-29 2016-09-20 Lg Display Co., Ltd. Method of fabricating lightweight and thin liquid crystal display device

Similar Documents

Publication Publication Date Title
JP2008053727A (en) Method for manufacturing display panel for flexible display device
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
KR20060122491A (en) Method of manufacturing flexible display device
KR20100022708A (en) Thin film transistor panel and method of manufacturing for the same
KR20080078093A (en) Method of manufacturing signal line, thin film transistor array panel and manufacturing method thereof
KR20060124940A (en) Manufacturing Method of Flexible Display
US7535520B2 (en) Thin film transistor array panel for liquid crystal display
CN1893096B (en) Thin film transistor array panel and manufacturing method thereof
JP2007086789A (en) Method for manufacturing display panel for flexible display device
KR20080023853A (en) Device for manufacturing flexible display device and method for manufacturing same
KR101184640B1 (en) Thin film transistor panel and method of manufacturing for the same
US8202758B2 (en) Thin film transistor array panel and method of manufacturing the same
US20080003728A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20070092455A (en) Display device and manufacturing method thereof
US20070080350A1 (en) Panel for flexible display device and manufacturing method thereof
KR20080054574A (en) Manufacturing Method Of Liquid Crystal Display
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR20080068348A (en) Manufacturing method of display device
KR20060082109A (en) Thin film transistor array panel and method for manufacturing same
KR101197052B1 (en) Method of manufacturing thin film transistor array panel
KR20060122120A (en) Method of manufacturing thin film transistor and thin film transistor array panel
KR20080046814A (en) Liquid Crystal Display and Manufacturing Method Thereof
KR20080011748A (en) Manufacturing Method Of Liquid Crystal Display
KR20070013804A (en) Thin film transistor array panel and manufacturing method thereof
KR20060058404A (en) Method of manufacturing thin film transistor array panel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061213

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid