[go: up one dir, main page]

KR20070108872A - 반도체 웨이퍼의 제조방법 및 반도체 웨이퍼의경면면취방법 - Google Patents

반도체 웨이퍼의 제조방법 및 반도체 웨이퍼의경면면취방법 Download PDF

Info

Publication number
KR20070108872A
KR20070108872A KR1020077018859A KR20077018859A KR20070108872A KR 20070108872 A KR20070108872 A KR 20070108872A KR 1020077018859 A KR1020077018859 A KR 1020077018859A KR 20077018859 A KR20077018859 A KR 20077018859A KR 20070108872 A KR20070108872 A KR 20070108872A
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor wafer
mirror
wafer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020077018859A
Other languages
English (en)
Inventor
타다히로 카토
히데오 쿠도
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20070108872A publication Critical patent/KR20070108872A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

적어도, 반도체 웨이퍼의 표면 및 이면을 경면 연마하는 양면 연마 공정과 이 양면 연마된 반도체 웨이퍼의 면취부를 경면 연마하는 경면 면취공정을 포함하는 반도체 웨이퍼의 제조방법에 있어서, 상기 양면 연마 공정 후에, 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성한 후, 상기 경면 면취 공정을 행하고, 그 후에 상기 수지제의 보호막을 제거하는 것을 특징으로 하는 반도체 웨이퍼의 제조방법.
이것에 의해, 설비 투자나 공정수의 증가 등의 비용 증가를 극력 배제하여 반도체 웨이퍼의 면취부 단면부의 손상이나 압흔을 제거하고, 웨이퍼의 면취부를 경면 연마하는 경면 면취 공정에서 연마 패드가 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제하여, 웨이퍼 외주 형상, 특히 엣지롤오프를 악화시키지 않는 공정이 제공된다.
반도체, 웨이퍼, 경면, 면취, 연마

Description

반도체 웨이퍼의 제조방법 및 반도체 웨이퍼의 경면면취방법{Method for Manufacturing Semiconductor Wafer and Method for Mirror Chamfering Semiconductor Wafer}
본 발명은 반도체 웨이퍼의 제조방법에 관한 것으로서, 양면 연마 공정 등을 거쳐 제조하는 경우에, 웨이퍼 외주 부에서도 고평탄도를 달성할 수 있는 반도체 웨이퍼의 제조방법 및 반도체 웨이퍼의 경면면취방법(鏡面面取方法)에 관한 것이다.
반도체 디바이스의 제조에 사용하는 반도체 웨이퍼는, 예를 들면, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳을 슬라이스 하여 웨이퍼 형상을 가공한 후, 면취(연삭), 래핑, 에칭, 편면 연마, 면취부 연마(경면면취) 등의 각 공정을 거쳐 제조된다.
근년, 반도체 디바이스의 고집적화에 수반하는 디자인·룰의 축소에 수반하여, 실리콘 웨이퍼에 요구되는 평탄도도 더욱 더 엄격해지고 있다.
더욱이, 1매의 웨이퍼로부터 매우 많은 디바이스를 얻는 것이 바람직하고, 실리콘 웨이퍼의 대구경화와 함께, 웨이퍼 전면, 특히 외주단부까지 평탄한 형상이 요구되고 있다.
웨이퍼의 외주단부에서 디바이스 팁이 취해지지 않은, 이른바 웨이퍼의 외주 제외영역의 축소화는, 종래의 3mm에서 2mm로 진행되고 있고, 또한 1mm의 외주 제외 영역의 요구도 나오기 시작하고 있다.
최근, 웨이퍼 외주부의 평탄도는, 롤오프량이라고 칭해지는 파라미터로 평가되고 있다.
또한, 근년의 실리콘 웨이퍼의 수요 확대에 수반하는 제조 코스트 인하 요청에 대응하기 위하여 제조되고 있는, 300mmφ로 대표되는 대구경 실리콘 웨이퍼에서는, 평탄도 품질이나 나노토포그라피 품질을 얻기 위하여, 표리면(表裏面)을 동시 연마하는 양면 연마 공정이 채용되고 있다.
양면 연마에서는 편면 방식의 연마에 비하여, 특히 엣지롤오프라고 칭하는 웨이퍼 외주부에 대한 평탄도의 정도(精度)가 얻어지기 쉽다는 특징을 가지고 있다.
또한, 기준면을 가지지 않는 가공방법이기 때문에, 표리면에 존재하는 1mm~20mm의 나노토포그라피라고 불리는 파도 형상을 용이하게 제거할 수가 있다
이 경우, 예를 들면 도 12에 나타난 바와 같이, 슬라이스, 면취, 래핑[양두(兩頭)연삭, 평면연삭], 에칭, 양면연마, 경면면취, 최종 연마의 각 공정을 거쳐 경면상의 실리콘 웨이퍼를 얻을 수 있다.
그런데, 양면 연마공정에서는, 웨이퍼 캐리어의 복수의 원형 개구부에 웨이퍼를 수납하여 웨이퍼의 양면을 동시에 연마하기 때문에, 연마 중에 웨이퍼의 면취부 단면과 캐리어 내주면이 상시 접촉한다.
그 때문에, 웨이퍼 면취부 단면에 손상이나 압흔이 발생하고, 이러한 결함은, 캐리어 내주면에 실리콘 보다 연질인 수지를 이용하여도 이것을 완전하게 방지하는 것은 곤란하다.
디바이스 제조에서의 성막 처리공정이나 레지스트 수지 막 도포 공정에서, 면취부에 산화막이나 질화막이 형성되거나 레지스트막이 부착하는 경우가 있지만, 면취부에 손상이나 압흔이 있으면, 이러한 막 성분은 그 후의 세정 공정 등에서는 제거되지 않고 잔류하여 발진원(發塵源))이 되어, 수율을 악화시키는 요인이 된다.
그러나, 면취부를 경면화하여 두면, 그 후 부착한 레지스트막 등의 제거가 용이하게 된다.
따라서, 양면 연마 후에는, 면취부 단면의 손상이나 압흔을 제거하기 위하여, 면취부를 경면연마하는 경면 면취공정이 필수이지만, 양면연마로 만들어진 우수한 외주 형상, 즉 양호한 엣지롤오프량을, 면취부의 경면연마에 의해 악화시키는 현상이 일어나고 있다.
면취부의 연마처리는, 비교적 연질인 연마 패드가 이용되기 때문에, 면취부 뿐만 아니라, 표면 및/또는 이면(이하 「주면」이라고도 한다)에까지, 연마 패드가 파고 들어가는 과 연마를 피할 수 없어, 롤오프량의 악화를 일으킨다.
이것에 대해서, 면취부의 손상이나 이면의 흡착자국을 제거하는 기술로서, 면취된 웨이퍼를, 웨이퍼 보지판(保持板)에 형성된 웨이퍼 보지공에 삽입·보지하고, 이 반도체 웨이퍼에 조연마(粗硏磨)를 실시하는 조연마공정과 조연마 후, 반도체 웨이퍼의 외주부의 면취면을 경면 마무리하는 경면 면취공정과 이 면취부의 경 면 연마 후, 반도체 웨이퍼의 연마면을 마무리 연마하는 마무리 연마 공정을 구비한 반도체 웨이퍼의 제조 방법에 있어서, 면취부 연마 전의 조연마된 반도체 웨이퍼에 산화 막을 형성하고, 면취부의 경면연마 후에, 마무리 연마하기 전에, 상기 반도체 웨이퍼로부터 산화막을 제거하는 반도체 웨이퍼의 제조 방법이 제안되어 있다(일본 특개 2004-87522호 공보).
본 방식에서는 보호막을 산화막을 사용하기 때문에, 면취부의 손상이나 흡착 자국을 방지할 수 있는 것과 함께, 특개 2004-87522호 공보에는 명기되어 있지 않지만, 면취부의 경면 연마 시에 주면에의 과 연마가 억제되어, 주면의 과 연마를 방지하는 효과가 얻어질 가능성이 있다.
다만, 이 경우 산소 분위기 중에서의 열처리 법에 의한 열산화 막, CVD법에 의한 기상성장 막이 필요하게 되지만, 그 형성에는 별도 산화로나 CVD로가 필요하게 되어, 대폭적인 설비 투자를 수반하게 된다.
더욱이, 면취부의 경면 연마 후의 산화막의 제거에는 불산에 의한 세정이 불가결하게 되어, 특수한 세정기의 도입도 불가결하게 된다.
그래서, 본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 본 발명의 목적은, 설비 투자나 공정 수의 증가 등의 비용 증가를 극력 배제하여 반도체 웨이퍼의 면취부 단면부의 손상이나 압흔을 제거하고, 웨이퍼의 면취부를 경면 연마하는 경면 면취 공정에서 연마 패드가 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제하여, 웨이퍼 외주 형상, 특히 엣지롤오프를 악화시키지 않는 공정을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 의하면, 적어도, 반도체 웨이퍼의 표면 및 이면을 경면연마하는 양면 연마공정과 이 양면 연마된 반도체 웨이퍼의 면취부를 경면연마하는 경면 면취 공정을 포함하는 반도체 웨이퍼의 제조방법에 있어서, 상기 양면 연마공정 후에, 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제(樹脂製)의 보호막을 형성한 후, 상기 경면 면취공정을 행하고, 그 후에 상기 수지제의 보호막을 제거하는 것을 특징으로 하는 반도체 웨이퍼의 제조방법이 제공된다.
이와 같이, 적어도, 양면 연마 공정과 경면 면취공정을 포함하는 반도체 웨이퍼의 제조 방법에 있어서, 상기 양면 연마공정 후에, 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성(도포)한 후, 상기 경면 면취공정을 행하고, 그 후에 상기 수지제의 보호막을 제거하는 것에 의해, 양면 연마로 얻어진 고정도 웨이퍼 형상을 악화시킴이 없이, 양면 연마공정에서 열화된 면취부 단면부의 손상이나 압흔을 용이하게 제거할 수가 있고, 경면 면취공정에서 연마 패드가 반도체 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제할 수가 있어, 웨이퍼 외주형상, 특히 엣지롤오프를 악화시키는 일도 없다.
또한, 수지의 도포 공정을 추가하고, 종래의 세정 공정을 개량하는 것만이므로, 설비 투자나 공정 수의 증가 등의 비용 증가를 배제하는 것도 가능하다.
이 때, 상기 반도체 웨이퍼로서, 실리콘 웨이퍼를 이용하는 것이 바람직하다.
실리콘 웨이퍼는 반도체 디바이스의 재료로서 가장 수요가 높고, 특히 근년 양산되고 있는 직경 300mm이상에 이르는 대직경의 실리콘 웨이퍼의 제조에서는 일반적으로 양면 연마를 행하므로, 본 발명이 특히 유효하게 된다.
또한, 상기 수지제의 보호막으로서, 알칼리성 수용액에 가용(可溶)인 수지를 이용하는 것이 바람직하다.
수지제의 보호막으로서, 알칼리성 수용액에 가용인 수지를 이용하는 것에 의해, 경면 면취공정 후에 상기 수지제의 보호막을 용이하게 제거(박리)할 수가 있다.
게다가, 상기 수지제의 보호막으로서 반도체 웨이퍼의 연마 레이트와 동일하든가 느린 특성을 갖는 수지를 이용하는 것이 바람직하다.
경면 면취공정에 있어서, 실리콘면 노출부, 수지제의 보호막에 의한 피복부는 동시에 접촉·연마 되지만, 상기 수지제의 보호막으로서 반도체 웨이퍼의 연마 레이트와 동일하거나 느린 특성을 갖는 수지를 이용하는 것에 의해, 보호막 피복부를 확실히 노출부보다 연마되는 것을 억제할 수 있고, 주면의 과 연마 시의 연마량을 억제할 수가 있다.
또한, 상기 수지제의 보호막으로서 아크릴계 수지를 이용하는 것이 바람직하다.
이와 같이, 상기 수지제의 보호막으로서 아크릴계 수지를 이용하는 것에 의해, 알칼리성 수용액에 용이하게 용해·분해할 수가 있고 연마 시의 연마 레이트를 실리콘 웨이퍼 보다 느리게 할 수가 있다.
게다가, 상기 수지제의 보호막의 제거를, 알칼리계 세정에 의해 실시하는 것이 바람직하다.
이와 같이, 상기 수지제의 보호막의 제거를, 일반적인 알칼리 계의 세정에 의해 용이하게 실시할 수가 있다.
또한, 이러한 일반적인 알칼리계의 세정에 의한 보호막의 제거에 있어서는, 특수한 용제를 사용하지 않기 때문에, 지구환경의 관점으로부터도 우수하다.
또한, 상기 수지제의 보호막의 제거를, 가성 소다 수용액과 과산화수소수의 혼합 액에 의한 화학 세정과 암모니아 수와 과산화수소수의 혼합액에 의한 화학세정에 의해 실시하는 것이 바람직하다.
일반적인 면취 연마 후의 세정인, 암모니아 수와 과산화수소 수의 혼합액에 의한 화학 세정에 더하여, 가성 소다 수용액과 과산화수소 수의 혼합액에 의한 화학 세정을 행하는 것에 의해, 아크릴계 수지의 보호막을 용이하게 제거할 수가 있다.
게다가, 본 발명에 의하면, 적어도 반도체 웨이퍼의 면취부를 경면 연마하는 반도체 웨이퍼의 경면면취 방법에 있어서, 상기 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성한 후, 상기 경면 면취공정을 행하는 것을 특징으로 하는 반도체 웨이퍼의 경면 면취방법이 제공된다.
이와 같이, 반도체 웨이퍼의 경면 면취방법에 있어서, 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성한 후, 상기 경면 면취공정을 실시하는 것에 의해, 저비용으로 면취부 단면부의 손상이나 압흔을 제거할 수가 있고, 경면 면취공정에서 연마 패드가 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제하여, 웨이퍼 외주 형상, 특히 엣지롤오프를 악화시키는 일도 없다.
또한, 상기 경면 면취공정 후에, 상기 수지제의 보호막을 세정에 의해 제거하는 것이 바람직하다.
이와 같이, 상기 경면 면취 공정 후에, 상기 수지제의 보호막을 세정에 의해 제거 하는 것에 의해, 용이하고 저비용으로 반도체 웨이퍼를 제조할 수 있다.
또한, 상기 경면 면취하는 반도체 웨이퍼로서, 표면 및 이면을 경면으로 양면 연마 한 반도체 웨이퍼를 이용하고, 이 반도체 웨이퍼에 상기 수지제의 보호막을 형성하여 경면 면취하는 것이 바람직하다.
이것에 의해, 양면 연마 후의 면취부 단면부의 손상나 압흔을 저비용으로 제거할 수가 있고, 경면 면취 공정에서 연마 패드가 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제할 수가 있어, 양면 연마로 얻어진 고정도의 웨이퍼 외주 형상을 유지할 수 있다.
이와 같이, 본 발명에 의해, 설비 투자나 공정 수의 증가 등의 비용 증가를 극력 배제하고, 면취부 단면부의 손상이나 압흔을 제거할 수가 있고, 경면 면취공정에서 연마 패드가 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제하여, 웨이퍼 외주 형상, 특히 엣지롤오프를 악화시키지 않는 공정을 구축할 수가 있다.
특히, 수지의 도포 공정을 추가하고, 종래의 세정 공정을 개량하는 것만으로, 대폭적인 공정변경이나 설비 투자를 수반함이 없이, 향후 증가할 엄격한 고객의 웨이퍼 외주부에 대한 평탄도(롤오프량)의 요구를 만족시키는 것이 가능하게 되었다.
도 1은 본 발명에 관한 반도체 웨이퍼의 제조 방법의 일례를 나타내는 플로우도이다.
도 2의 (A)는 본 발명에서의 수지제의 보호막에 의한 코딩 방식에 의한, 실리콘 웨이퍼의 경면 면취 공정의 일례를 나타내는 개략 단면도와 그 후 수지제의 보호막을 제거한 웨이퍼의 개략 단면도이다.
도 2의 (B)는 종래 방식에 의한 실리콘 웨이퍼의 경면 면취공정의 일례를 나타내는 개략 단면도와 그 공정 후의 웨이퍼의 개략 단면도이다.
도 3은 면취 가공 장치의 예를 나타내는 개략도이다.
도 4는 양면 연마 장치의 일례를 나타내는 개략 단면도이다.
도 5는 도 4의 양면 연마 장치에서의 캐리어의 배치를 나타내는 개략 평면도이다.
도 6은 양면 연마 장치의 다른 일례를 나타내는 개략 단면도이다.
도 7은 도 6의 양면 연마 장치에서의 캐리어의 배치를 나타내는 개략 평면도이다.
도 8은 면취부의 연마 방법의 일례를 나타내는 개략도이다.
도 9는 면취부의 연마 방법의 다른 일례를 나타내는 개략도이다.
도 10은 면취부의 연마 방법의 다른 일례를 나타내는 개략도이다.
도 11은 종래 방식 및 본 발명의 코팅 방식에 의한 경우의 롤오프량을 나타내는 그래프이다.
도 12는 종래의 실리콘 웨이퍼의 제조 공정의 일례를 나타내는 플로우도이다.
도 13은 현미경으로 관찰한 과 연마 영역을 나타내는 도면이다.
도 14는 사이트프레트니스의 평가에서의 셀의 일례를 나타내는 개략도이다.
도 15는 롤오프량을 나타내는 그래프이다.
도 16은 롤오프량의 측정 원리를 나타내는 설명도이다.
이하, 첨부의 도면을 통하여 본 발명에 대하여 구체적으로 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다.
근년의 반도체 디바이스의 고집적화, 수요 증대에 수반하여, 실리콘 웨이퍼의 대구경화와 함께, 웨이퍼 전면, 특히 외주부까지 평탄한 형상의 실리콘 웨이퍼가 요구 되게 되어, 본 발명자들은, 이 요구에 응하기 위하여 연구를 거듭하였다.
본 연구 중에, 본 발명자들은 실리콘 웨이퍼의 양면 연마를 실시한 후, 면취부의 연마를 행한 경우의 웨이퍼의 외주 형상에 대하여 조사를 행하였다.
웨이퍼의 평탄도를 평가하는 경우, 종래 행해지고 있는 SFQR이나 SBIR로 정의되는 사이트프레트니스에서는, 도 14에 나타난 바와 같은 소정의 크기의 셀 100로 나누어 평가를 행하기 때문에, 면취부 부근의 외주 형상을 정확하게 파악할 수 가 없다.
그래서, 최근에는 웨이퍼의 외주 형상을 고정도로 평가하기 위하여, 롤오프라고 불리는 평가기준이 채용되고 있다.
롤오프라고 하는 파라미터는, 웨이퍼의 외주부의 형상을 직접 측정하여, 고정도로 평가할 수가 있다.
또한, 롤오프의 정의에 대해서는 표준화 단체에서 표준화가 검토되고 있는데, 예를 들면 도 16에 나타난 바와 같이, 웨이퍼 표면에 대하여, 프리즘 90을 개입시켜 레이저 빛을 조사하고, 반사광을 CCD91로 받는 것에 의해 측정하는 방법이 있다.
그리고 표면 프로파일로부터 기준선을 산출하여, 기준선과의 차이로서 롤오프량을 구할 수가 있다.
본 발명자들은, 실리콘 웨이퍼를 양면 연마하고, 또한 면취부의 연마를 실시한 후의 롤오프량을 측정하였는바, 도 15에 나타낸 바와 같은 결과를 얻을 수 있었다.
여기서 면취부 C의 폭은 0.3 mm 정도 이하이지만, 주면의 면취부 부근에서의 롤오프량이 큰 것이 밝혀졌다.
또한, 면취부 연마 후의 면취부와 주면과의 경계 부근을 현미경으로 관찰했는데, 도 13에 나타난 바와 같이, 면취부와의 경계를 넘은 웨이퍼면내에서의 과 연마 영역이 관찰되었다.
이러한 조사 결과로부터, 면취부의 연마 시, 과 연마에 기인한 프레트니스 (롤오프)의 악화가 지극히 큰 것이 밝혀졌다.
그래서 본 발명자들은, 상기와 같은 과 연마를 효과적으로 방지하는 방법에 대하여 열심히 연구를 행하여, 본 발명을 완성시켰다.
즉, 본 발명자들은, 적어도, 반도체 웨이퍼의 표면 및 이면을 경면연마하는 양면 연마 공정과 이 양면 연마된 반도체 웨이퍼의 면취부를 경면 연마하는 경면 면취 공정을 포함하는 반도체 웨이퍼의 제조 방법에 있어서, 상기 양면 연마 공정후에, 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성 한 후, 상기 경면 면취 공정을 행하고, 그 후에 상기 수지제의 보호막을 제거하는 것에 의해, 설비 투자나 공정 수의 증가 등의 비용 증가를 극력 배제하여 양면 연마 후의 면취부 단면부의 손상이나 압흔을 제거할 수가 있고, 경면 면취 공정에서 연마 패드가 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제할 수 있어, 웨이퍼 외주 형상, 특히 엣지 롤오프를 악화시키는 일도 없다는 것을 발견하였다.
먼저, 도 2의 개략도에 의해 본 발명에 대하여 설명한다.
도 2(A)는, 본 발명에 관한 수지제의 보호막에 의한 코팅 방식에 의한, 실리콘 웨이퍼의 경면 면취 공정의 일례를 나타내는 개략 단면도와 그 후 수지제의 보호막을 제거한 웨이퍼의 개략 단면도이고, 도 2(B)는, 종래 방식에 의한 실리콘 웨이퍼의 경면 면취 공정의 일례를 나타내는 개략 단면도와 경면 면취 공정 전후의 웨이퍼의 개략 단면도이다.
본 발명에 관한 코팅 방식에서는, 양면 연마 공정 후에, 반도체 웨이퍼의 표 면 또는 표리 양면에 연마를 억제하는 수지제의 보호막 2를 형성한 후, 경면 면취 공정을 행하고, 그 후에 상기 수지제의 보호막 2를 제거한다.
이것에 의해, 종래 방식에서는, 연마 전의 형상 4으로부터 연마 후의 형상 5B까지 과 연마되는데 대하여, 본 발명에 관한 코팅 방식에서는, 주면이 보호막 2로 보호 되어 있으므로, 연마 전의 형상4으로부터 연마 후의 형상 5A까지 밖에 연마되지 않아, 경면 면취 공정에서 연마 패드가 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제할 수가 있다.
구체적으로는, 예를 들면, 웨이퍼 단면으로부터의 소정의 거리Ⅹ에서, 본 발명에 관한 코팅 방식과 종래 방식을 비교한 경우, 종래 방식에서는 화살표로 표시된 롤오프량 6이 큰데 대하여, 본 발명에 관한 코팅 방식에서는 작거나 또는 도 2(A)와 같이 거의 제로로 억제할 수가 있다.
이하, 본 발명의 실시형태에 대하여, 도면에 근거하여 시계열적으로 설명한다.
우선, 쵸크랄스키법(CZ법), 부유대역용융법(FZ법) 등에 의해 육성한 실리콘 단결정 잉곳을 와이어 쏘등을 이용하여 슬라이스 하여 웨이퍼상으로 한다[도 1(A)].
다음에, 웨이퍼의 외연부의 균열이나 깨짐을 방지하기 위하여, 웨이퍼의 외연의 모서리부(角部)를 연삭에 의해 제거하는 면취가공을 실시한다[도 1(B)].
면취가공은, 예를 들면 도 3에 나타난 바와 같이, 소망한 웨이퍼 면취 형상과 같은 형상을 갖는 지석 1a의 홈 2a에 웨이퍼 외주 단부를 눌러, 보지반 3a에 보 지된 웨이퍼 W의 상면측과 하면측의 모서리(角)와 최외주부(단면)를 한 번에 면취하여 면취부 C를 형성할 수가 있다.
또한, 도 3(B)에 나타난 바와 같이, 웨이퍼 W와 지석의 상대위치를 수치제어 하고, 역사다리꼴 형상의 홈 2b을 갖는 지석1b를 이용하여, 홈 2b의 저면에서, 보지 반3b에 보지된 웨이퍼의 최외주부(단면)를 연삭하고, 홈 2b의 상측의 테이퍼 면에서 웨이퍼 W의 상면측의 모서리를, 홈 2b의 하측의 테이퍼 면에서 웨이퍼 W의 하면측의 모서리를 면취가공할 수도 있다
면취 가공 후, 웨이퍼의 두께를 균일하게 함과 함께 평탄도를 높이기 위하여, 래핑을 실시한다[도 1(C)].
또한, 면취 가공의 전에 래핑을 실시해도 좋다.
또한, 래핑 대신에, 한쌍의 연삭 지석을 이용하여 웨이퍼의 양면을 동시에 연삭하는 양두연삭, 또는 보지반에 고정된 웨이퍼에 대하여, 지석에 의해 편면씩 연삭을 행하는 평면연삭을 행할 수도 있다.
양두 연삭과 평면연삭의 양쪽 모두를 실시해도 좋다.
래핑 등에 의해 웨이퍼의 표면에 생긴 가공 변형(일그러짐)을 제거하기 위하여, 웨이퍼를 에칭 액에 침적하여 에칭을 실시한다[도 1(D)].
예를 들면 수산화 나트륨이나 수산화 칼륨의 수용액을 이용한 알칼리 에칭, 또는 불산과 질산의 혼합액 등을 이용한 산 에칭을 실시할 수 있다.
다음에, 반도체 웨이퍼의 표면 및 이면을 경면연마하는 양면 연마 공정을 실시한다[도 1(E)].
양면 연마 공정은, 예를 들면 도 4에 나타난 바와 같은 장치 70을 이용하여 행해진다.
이 장치 70에서는, 도 5에 나타난 바와 같은 캐리어 75의 원형 구멍 78내에 웨이퍼 W를 수용하고, 연마 패드 73,74를 부착한 상하 한쌍의 정반 71, 72의 사이에 끼워, 연마 슬러리를 공급함과 함께, 인터널 기어 76와 선 기어 77에 의해, 캐리어 75를 회전시키는 것으로 웨이퍼 W의 양면을 동시에 연마한다.
캐리어 75를 회전시키는 것으로 웨이퍼 W의 양면을 동시에 연마할 수가 있다.
또한, 예를 들면 도 6 및 도 7에 나타난 바와 같은 양면 연마 장치 80을 이용할 수도 있다.
이 장치 80에서는, 연마 시, 모든 편심 암 82를 타이밍체인 85를 개입시켜 회전축 90을 중심으로 동기(同期)하여 회전시키는 것에 의해, 캐리어 홀더 88에 보지된 캐리어 81가, 자전하지 않고 수평면 내에서 작은 원을 그리도록 하여 원운동을 행한다.
이러한 요동식의 양면 연마 장치 80이면 소형화할 수 있기 때문에, 비교적 좁은 스페이스에서 대직경 웨이퍼의 연마 작업을 실시할 수가 있다.
근년의 웨이퍼의 대직경화에 수반하여, 이러한 요동식의 양면 연마 장치 80도 많이 이용되고 있다.
이러한 양면 연마를 실시하는 것에 의해, 웨이퍼 W의 표면 거칠기가 개선되어, 평탄도를 향상시킬 수 있지만, 이와 같이 하여 양면 연마를 실시하는 경우, 웨 이퍼 W의 외연부(면취부 C)와 캐리어 75 또는 81의 원형 구멍 78 또는 84의 내측면이 접촉 하여, 웨이퍼 W의 면취부 C에 손상이나 압흔이 발생하게 된다.
이러한 손상 등을 제거하기 위하여, 이 양면 연마된 웨이퍼 W의 면취부 C를 경면 연마하는 경면 면취 공정을 실시하지만, 본 발명에 있어서, 이 경면 면취 공정 전에, 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성(도포) 한다[도 1(F)].
연마를 억제하는 수지제의 보호막으로서, 알칼리성 수용액에 가용이고 또한, 실리콘 웨이퍼의 연마 레이트 보다 느린 특성을 갖는 수지로서, 아크릴계 수지를 이용한다.
아크릴계 수지를 이용하는 것에 의해, 알칼리성 수용액에 용이하게 용해·분해할 수가 있고, 연마 시의 연마 레이트를 실리콘 웨이퍼 보다 느리게 할 수가 있기 때문이다.
연마를 억제하는 수지제의 보호막으로서 아크릴계 수지에 한정되지 않지만, 알칼리 수용액에 가용이고 또한, 실리콘 웨이퍼의 연마 레이트와 동일하거나 느린 특성을 갖는 수지를 이용하는 것이 바람직하다.
수지제의 보호막으로서 알칼리성 수용액에 가용인 수지를 이용하는 것에 의해, 경면 면취 공정 후에 있어서의 수지제의 보호막의 제거가 용이하게 되고, 또한, 수지제의 보호막으로서 실리콘 웨이퍼의 연마 레이트와 동일하거나 느린 특성을 갖는 수지를 이용하는 것에 의해, 다음의 경면 면취 공정에 있어서, 실리콘 면 노출부, 수지제의 보호막에 의한 피복부가 동시에 접촉·연마될 때에, 보호막의 피 복부는 노출부면보다 연마되기 어렵기 때문에, 주면에의 과 연마를 억제할 수가 있다.
웨이퍼상에 보호막을 형성하려면, 예를 들면 아크릴계 수지를 알코올을 용제로 하여 유동성을 갖도록 하여, 스핀코터에 의해 표면에 도포한다.
이 때, 스핀회전은 높게 설정하고, 면취부 단면부에는 수지가 도포되지 않도록 하고, 베이크·건조 후, 다음의 경면 면취 공정을 실시한다.
보호막의 형성 방법은, 스핀 코터에 한정되지 않고, 솔에 의한 도포 등 일반적으로 이용되고 있는 방법에 의해 실시할 수가 있다.
보호막의 형성은, 롤오프가 특히 문제되는 표면에만 행하여도 종래에 비하여 개선 효과를 얻을 수 있지만, 표리 양면에 행하는 것이 보다 외주 형상의 개선을 꾀할 수가 있다.
양면에 보호막을 형성하는 경우는, 예를 들면, 한 면에 보호막을 코트하고, 베이크 후, 웨이퍼를 이반(裏返)하여, 이면에 보호막을 코트하고, 베이크 후, 경면 면취 공정을 실시하면 좋다.
다음에, 이 양면 연마되고 보호막이 형성된 웨이퍼 W의 면취부 C를 경면 연마하는 경면 면취 공정을 실시한다[도 1(G)].
상기와 같이 아크릴계 수지의 보호막이, 표면에 도포되고, 면취부 단면부에는 도포 되지 않도록 한 웨이퍼 W를, 경면 연마한다.
이 경면 면취 공정에 의해, 면취부 단면부가 우선적으로 연마되고, 주면 내에의 연마의 돌아서들어감이 억제된다.
면취부 C의 경면 연마에는, 일반적으로 제안되고 있는 각종의 연마방법, 연마장치를 이용한다.
예를 들면, 도 8에 나타난 바와 같이, 흡착반 13으로 웨이퍼 W를 보지하고, 외주에 연마 패드 12를 부착한 회전 드럼 11에 대하여, 연마면 12a에 대하여 경사시킨 웨이퍼 W의 면취부를 일정 압력으로 압부하여, 콜로이달 실리카 등을 함유하는 연마 슬러리를 공급하면서, 면취부를 연마하는 방법이 있다.
또한, 도 9에 나타난 바와 같이, 흡착반 13위에서 보지되어 회전하는 웨이퍼 W의 면취부에 대하여, 경사진 연마면 21a, 22a를 갖는 연마 패드 21, 22와 수직면을 갖는 연마 패드 24를 각각 압부하여 면취부 전체를 연마하는 방법이나, 도 10(A)(B)에 나타난 바와 같이, 역컵형의 연마패드 31을 웨이퍼 W의 면취부에 압부하여, 면취부의 주면측의 면취면을 연마하고, 다음에, 단면(최외주면)에 수직한 연마패드 34를 압부하여 면취부의 단면의 연마를 행하는 방법이 있다.
이러한 경면 면취공정 후, 수지제의 보호막의 제거[도 1(H)]를, 알칼리계의 세정에 의해 행한다.
일반적인 알칼리 계의 세정에 의해 용이하게, 수지제의 보호막의 제거를 실시할 수가 있고, 또한, 특수한 용제를 사용하지 않기 때문에, 지구환경의 관점에서도 우수하다.
특히, 보호막의 제거를, 가성 소다 수용액과 과산화수소수의 혼합액에 의한 화학 세정과 암모니아수와 과산화수소 수의 혼합액에 의한 화학 세정에 의해 실시하는 것이 바람직하고, 가성소다 수용액과 과산화수소수의 혼합액에 의한 화학 세 정에 의해, 아크릴계 수지의 보호막을 제거할 수 있고, 그 후, 암모니아 수와 과산화수소 수의 혼합액에 의한 화학 세정을 하는 것에 의해, 일반적인 면취 연마 후의 세정을 행할 수가 있다.
즉, 보호막의 제거는, 일반적으로 행해지고 있는 세정 공정에 대하여 가성 소다 수용액과 과산화수소 수의 혼합액에 의한 화학 세정을 부가하는 것만으로 좋다.
게다가, 수지제의 보호막의 제거를 실시한 후, 최종 연마를 실시한다[도 1(Ⅰ)].
이러한 최종 연마는, 예를 들면 웨이퍼의 편면을 흡착 보지하고, 연마 슬러리를 공급 하면서 디바이스를 형성하는 측만을 편면 연마할 수가 있다.
웨이퍼를 왁스 등의 접착제를 개입시켜 플레이트에 부착하여 편면 연마를 실시해도 좋다.
또한, 이 최종 연마에서 연마대(硏磨代)가 많아지면, 웨이퍼의 외주 영역의 평탄도의 악화를 초래할 우려가 있으므로, 연마대는 2㎛이하, 특히 1㎛정도로 하는 것이 바람직하다.
이상과 같은 공정을 거쳐 실리콘 웨이퍼를 제조하면, 설비 투자나 공정수의 증가 등의 비용 증가를 극력 배제하여, 양면 연마 공정에서 생기는 면취부 단면부의 손상 등을 제거하는 것이 가능하고, 또한, 면취부 부근의 주면의 과 연마는 방지되어 웨이퍼 외주 형상, 특히 엣지롤오프를 악화시킬 일도 없기 때문에, 면취부 부근에서도, 양면 연마에 의해 만들어진 프레트니스가 유지된 고평탄도의 경면 실 리콘 웨이퍼를 제조할 수가 있어, 웨이퍼 1매로부터 얻을 수 있는 디바이스 팁의 생산성 및 수율의 향상 등에 공헌할 수 있다.
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예)
슬라이스, 면취, 래핑, 에칭의 각 처리를 순차적으로 행하여 얻은 직경 300mm의 실리콘 웨이퍼에 대하여, 도 6에 나타낸 바와 같은 양면 연마 장치를 이용하여 양면 연마를 행하였다.
양면 연마 후, 아크릴 제의 수지(상품명: 일화정공사제 스카이코트)를 스핀 코터로 도포하는 것에 의해, 웨이퍼 W의 양면에 보호막을 약 3㎛의 두께로 형성했다.
이 때, 스핀 코터의 회전수를 1200rpm으로 하고, 보호막이 표리의 주면에만 형성되도록 하고, 웨이퍼 단면에 보호막이 형성되지 않도록 하였다.
그 후, 연마 패드에 대하여 웨이퍼 W의 면취부에서의 각 주면측의 면취면을 접촉 시켜 면취부의 경면연마를 실시하였다(도 2(A): 도면에서는 편의상, 보호막은 편 면만 나타내고 있다).
이 경면 면취 공정에서는, 스피드함사제ⅠⅤ형 경면 면취기를 사용하여, 도 8에 나타난 바와 같이 연마 패드의 연마면에 대하여 웨이퍼 W를 흡착반 13으로 보지하고, 외주에 연마 패드 12를 부착한 회전 드럼 11에 대하여, 경사시킨 웨이퍼 W의 면취 부를 일정 압력으로 압부하여 면취부를 경면 연마했다.
연마 패드로서는, 로델사제 SUB A400를 사용하고, 연마제로서 일산 화학 사제의 AJ1325를 베이스로 하여 pHll.0으로 조정한 연마 슬러리를 2 리터/분의 유량으로 공급하고, 연마 하중을 2.Okgf로 하여 면취부의 연마를 실시했다.
그 후, 아크릴제 수지의 보호막의 제거를, 가성 소다 수용액과 과산화수소 수의 혼합액((용량비)48% 가성 소다 수용액: 20%과산화수소 수:순수=1:1:10)에 의한 화학 세정과 암모니아 수와 과산화수소 수의 혼합액((용량비) 30%암모니아 수: 20%과산화수소 수 : 순수=1:1:10)에 의한 화학 세정에 의해 행한 후, 편면 연마장치를 이용하여 웨이퍼 W의 편면에 대하여 최종 연마를 실시하였다.
이 최종 연마에서는, 면취부 연마 공정에서 이용한 슬러리와 동일한 것을 공급하여, 연마대가 1㎛정도가 되도록 행하였다.
최종 연마 후에, 롤오프량의 측정을 행하였다.
롤오프 측정에는, 도 16 에 나타낸 것 같은 롤오프 측정기(코베르코 과학연구소 사제,LER-310 M)를 사용했다.
측정조건은, 웨이퍼 단면으로부터 3mm에서 6mm의 영역을 최소자승법에 의해 산출한 기준 외삽선을 기준으로, 웨이퍼 단면으로부터 1mm의 위치의 롤오프량을 계측했다.
(비교예)
실시예와 동일하게 하여, 슬라이스, 면취, 랩, 에칭, 양면 연마의 각 처리를 순차적으로 행하여 얻은 웨이퍼 W에 대하여, 보호막을 형성하는 일 없이 면취부 연마를 행하였다.
면취부 연마는, 도 8에 나타낸 바와 같은 회전 드럼의 주위에 연마 패드를 부착한 경면 면취기(스피드함 사제 IV형)를 이용하여 행하였다.
면취부 연마 후, 또한 실시예와 동일하게, 웨이퍼 W의 편면에 대하여 최종 연마를 실시하였다.
최종 연마 후에, 웨이퍼 W의 롤오프를 각각 측정했다.
실시예 및 비교예에서 측정한 롤오프량의 결과를 각각 표 1 및 도 11에, 본 발명인 코팅 방식, 종래 방식으로서 나타내었다.
코팅방식 종래방식
평균 0.01 0.22
최대 0.08 0.35
최소 -0.05 0.12
최종 연마 후에, 비교예의 종래방식에서는, 롤오프량(평균치)은, 0.22×10-2 mm로 컸다.
한편, 실시예의 코팅 방식에서는, 0.01×10-2mm로 거의 제로가 되었다.
이와 같이, 본 발명은, 웨이퍼 외주 형상, 특히 엣지롤오프를 악화시키는 일이 없는 우수한 것임이 밝혀졌다.
또한, 실시예 및 비교예에서 얻은 각 경면 웨이퍼에 대하여 목시(目視))검사에 의해 면취 부의 손상이나 압흔의 유무를 조사했는데 동등의 레벨로, 본 발명에 의해, 설비 투자나 공정수의 증가 등의 비용 증가를 극력 배제하여 양면 연마 후의 면취부 단면부의 손상이나 압흔을 제거할 수가 있고, 게다가 경면 면취 공정에서 연마 패드가 웨이퍼의 주면에 파고 들어가는 것에 의한 과 연마를 억제할 수 있어, 웨이퍼 외주 형상, 특히 엣지롤오프를 악화시키지 않는 것이 밝혀졌다.
또한, 본 발명은, 상기 실시 형태에 한정되는 것은 아니다.
상기 실시형태는 단순한 예시이며, 본 발명의 특허 청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기 실시 형태에서는, 실리콘 웨이퍼를 제조하는 경우에 대하여 설명했지만, 본 발명은 다른 반도체 웨이퍼의 제조에도 적용할 수가 있다.
또한, 제조 공정에 관해서는 실시 형태로 설명한 것에 한정되지 않고, 예를 들면 열처리 공정을 가하여도 좋고, 또는, 면취 가공 등을 미리 행한 웨이퍼를 준비하고, 이것에 본 발명에 관한 양면 연마 공정, 수지제의 보호막의 형성, 경면 면취 공정, 수지제의 보호막의 제거를 행하여도 좋다.
또한, 본 발명은, 상기와 같은 실리콘 웨이퍼의 제조 방법에 한정되지 않고, 반도체 웨이퍼의 경면 면취 방법에도 적용할 수가 있다.
구체적으로는, 적어도 반도체 웨이퍼의 면취부를 경면 연마하는 반도체 웨이퍼의 경면 면취 방법에 있어서, 상기 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성한 후, 상기 경면 면취 공정을 실시하는 것을 특징으로 하는 반도체 웨이퍼의 경면 면취 방법에 적용할 수 있다.
이 경우, 상기 경면 면취 공정 후에, 상기 수지제의 보호막을 세정에 의해 제거하는 것이 바람직하고, 상기 경면 면취하는 반도체 웨이퍼로서 표면 및 이면을 경면으로 양면 연마한 반도체 웨이퍼를 이용하여, 이 반도체 웨이퍼에 상기 수지제의 보호막을 형성하여 경면 면취하는 것이 보다 바람직하다.
즉, 본 발명과 같이 보호막을 형성하고 나서 면취부의 경면연마를 하는 경면 면취에 의해, 웨이퍼 외주의 롤오프를 개선하는 방법은, 원칙으로서 반도체 웨이퍼의 면취부의 경면 연마하는 어느 경우에도 적용할 수 있다.
반드시, 양면 연마한 반도체 웨이퍼에만 적용할 수 있는 것은 아니고, 편면 연마 한 반도체 웨이퍼에 대하여 적용해도 좋다.

Claims (10)

  1. 적어도, 반도체 웨이퍼의 표면 및 이면을 경면 연마하는 양면 연마 공정과 이 양면 연마된 반도체 웨이퍼의 면취부를 경면 연마하는 경면 면취 공정을 포함하는 반도체 웨이퍼의 제조 방법에 있어서, 상기 양면 연마 공정 후에, 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성한 후, 상기 경면 면취공정을 행하고, 그 후에 상기 수지제의 보호막을 제거하는 것을 특징으로 하는 반도체 웨이퍼의 제조방법.
  2. 제1항에 있어서, 상기 반도체 웨이퍼로서, 실리콘 웨이퍼를 사용하는 것을 특징으로 반도체 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 수지제의 보호막으로서, 알칼리성 수용액에 가용인 수지를 이용하는 것을 특징으로 하는 반도체 웨이퍼의 제조방법
  4. 제1항에서 제3항 중의 어느 한 항에 있어서, 상기 수지제의 보호막으로서, 반도체 웨이퍼의 연마 레이트와 동일하거나 느린 특성을 갖는 수지를 사용하는 것을 특징으로 하는 반도체 웨이퍼의 제조방법.
  5. 제1항에서 제4항 중의 어느 한 항에 있어서, 상기 수지제의 보호막으로서, 아크릴계 수지를 사용하는 것을 특징으로 하는 반도체 웨이퍼의 제조방법.
  6. 제1항에서 제5항 중의 어느 한 항에 있어서, 상기 수지제의 보호막의 제거를, 알칼리계 세정에 의해 행하는 것을 특징으로 하는 반도체 웨이퍼의 제조방법.
  7. 제1항에서 제6항 중의 어느 한 항에 있어서, 상기 수지제의 보호막의 제거를, 가성 소다 수용액과 과산화수소 수의 혼합액에 의한 화학 세정과 암모니아 수와 과산화수소 수의 혼합액에 의한 화학 세정에 의해 행하는 것을 특징으로 하는 반도체 웨이퍼의 제조방법.
  8. 적어도 반도체 웨이퍼의 면취부를 경면 연마하는 반도체 웨이퍼의 경면 면취방법에 있어서, 상기 반도체 웨이퍼의 표면 또는 표리 양면에 연마를 억제하는 수지제의 보호막을 형성한 후, 상기 경면 면취공정을 행하는 것을 특징으로 하는 반도체 웨이퍼의 경면 면취방법.
  9. 제8항에 있어서, 상기 경면 면취 공정 후에, 상기 수지제의 보호막을 세정에 의해 제거하는 것을 특징으로 하는 반도체 웨이퍼의 경면 면취방법.
  10. 제8항 또는 제9항에 있어서, 상기 경면 면취하는 반도체 웨이퍼로서, 표면 및 이면을 경면으로 양면 연마한 반도체 웨이퍼를 사용하고, 이 반도체 웨이퍼에 상기 수지제의 보호막을 형성하여 경면 면취하는 것을 특징으로 하는 반도체 웨이퍼의 경면 면취방법.
KR1020077018859A 2005-02-22 2006-02-07 반도체 웨이퍼의 제조방법 및 반도체 웨이퍼의경면면취방법 Withdrawn KR20070108872A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005045360A JP2006237055A (ja) 2005-02-22 2005-02-22 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JPJP-P-2005-00045360 2005-02-22

Publications (1)

Publication Number Publication Date
KR20070108872A true KR20070108872A (ko) 2007-11-13

Family

ID=36927216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018859A Withdrawn KR20070108872A (ko) 2005-02-22 2006-02-07 반도체 웨이퍼의 제조방법 및 반도체 웨이퍼의경면면취방법

Country Status (5)

Country Link
US (1) US20080113510A1 (ko)
EP (1) EP1852899A1 (ko)
JP (1) JP2006237055A (ko)
KR (1) KR20070108872A (ko)
WO (1) WO2006090574A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007021729B3 (de) * 2007-05-09 2008-10-09 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Kantengeometrie
JP2009142913A (ja) * 2007-12-12 2009-07-02 Sumitomo Metal Mining Co Ltd ウェハーのベベル加工法とホイール型回転砥石
US20100264566A1 (en) * 2009-03-17 2010-10-21 Suss Microtec Inc Rapid fabrication of a microelectronic temporary support for inorganic substrates
JP2010257562A (ja) * 2009-03-30 2010-11-11 Hoya Corp 磁気ディスク用基板及びその製造方法
JP5177290B2 (ja) * 2009-06-04 2013-04-03 株式会社Sumco 固定砥粒加工装置及び固定砥粒加工方法、並びに、半導体ウェーハ製造方法
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009051008B4 (de) * 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
WO2011134433A1 (en) * 2010-04-29 2011-11-03 Shanghai Silight Technology Co., Ltd Optical waveguide fabrication method
JP6027346B2 (ja) * 2012-06-12 2016-11-16 Sumco Techxiv株式会社 半導体ウェーハの製造方法
JP6312976B2 (ja) 2012-06-12 2018-04-18 Sumco Techxiv株式会社 半導体ウェーハの製造方法
DE102012218745A1 (de) 2012-10-15 2014-04-17 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US8896964B1 (en) 2013-05-16 2014-11-25 Seagate Technology Llc Enlarged substrate for magnetic recording medium
JP5846223B2 (ja) * 2014-01-21 2016-01-20 住友電気工業株式会社 基板および発光素子
JP2015140270A (ja) * 2014-01-28 2015-08-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6244962B2 (ja) 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
US10600634B2 (en) * 2015-12-21 2020-03-24 Globalwafers Co., Ltd. Semiconductor substrate polishing methods with dynamic control
JP6323515B2 (ja) * 2016-08-31 2018-05-16 株式会社Sumco 半導体ウェーハのラッピング方法および半導体ウェーハ
JP6304349B1 (ja) * 2016-11-15 2018-04-04 株式会社Sumco ウェーハのエッジ研磨装置及び方法
JP2018182160A (ja) * 2017-04-18 2018-11-15 信越半導体株式会社 半導体ウェーハの評価方法及び半導体ウェーハ製造工程の管理方法
EP3470936B1 (fr) * 2017-10-16 2020-06-03 The Swatch Group Research and Development Ltd Procédé de découpe de glace d'horlogerie
JP6987448B2 (ja) * 2017-11-14 2022-01-05 株式会社ディスコ 小径ウェーハの製造方法
CN108098570A (zh) * 2017-12-15 2018-06-01 苏州新美光纳米科技有限公司 抛光组件及其抛光工艺方法
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法
JP7528964B2 (ja) * 2022-02-04 2024-08-06 株式会社プロテリアル SiCエピタキシャル基板の製造方法
JP7327575B1 (ja) 2022-05-19 2023-08-16 株式会社Sumco 半導体ウェーハの鏡面面取り加工時の研磨代の評価方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109679A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置の製造方法
JPH06283094A (ja) * 1993-03-26 1994-10-07 Toshiba Corp カラーブラウン管用シャドウマスクの製造方法
JP2000012492A (ja) * 1998-06-22 2000-01-14 Nippon Motorola Ltd 半導体ウェハの研磨方法および半導体ウェハ構造体
JP2000081279A (ja) * 1998-09-07 2000-03-21 Sanyo Electric Co Ltd 業務用冷蔵庫
JP3555465B2 (ja) * 1998-09-09 2004-08-18 信越半導体株式会社 半導体基板の製造方法
JP3664605B2 (ja) * 1999-04-30 2005-06-29 信越半導体株式会社 ウェーハの研磨方法、洗浄方法及び処理方法
JP2001338899A (ja) * 2000-05-26 2001-12-07 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JPWO2002005337A1 (ja) * 2000-07-10 2004-01-08 信越半導体株式会社 鏡面面取りウェーハ、鏡面面取り用研磨クロス、及び鏡面面取り研磨装置及び方法
JP2002043257A (ja) * 2000-07-21 2002-02-08 Shin Etsu Handotai Co Ltd ワークの研磨方法
JP2002141311A (ja) * 2000-10-31 2002-05-17 Shin Etsu Handotai Co Ltd ウェーハの研磨方法及びウェーハの洗浄方法
JP2003007659A (ja) * 2001-06-27 2003-01-10 Naoetsu Electronics Co Ltd シリコン半導体ウエハの製造方法
JP4192530B2 (ja) * 2002-08-27 2008-12-10 株式会社Sumco パーティクルモニター用シリコン単結晶ウェーハの製造方法

Also Published As

Publication number Publication date
EP1852899A1 (en) 2007-11-07
US20080113510A1 (en) 2008-05-15
WO2006090574A1 (ja) 2006-08-31
JP2006237055A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
KR20070108872A (ko) 반도체 웨이퍼의 제조방법 및 반도체 웨이퍼의경면면취방법
US7507146B2 (en) Method for producing semiconductor wafer and semiconductor wafer
TWI585840B (zh) Manufacturing method of semiconductor wafers
TWI509679B (zh) 半導體晶圓之製造方法
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
KR20030031009A (ko) 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
US20090311949A1 (en) Method for producing semiconductor wafer
US7601644B2 (en) Method for manufacturing silicon wafers
JP2013258227A (ja) 半導体ウェーハの製造方法
JP2002203823A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
CN109643650B (zh) 半导体晶片的研磨方法及半导体晶片
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2003017444A (ja) 半導体ウェーハの加工取り代の測定方法およびその装置
TW201839836A (zh) 晶圓的雙面研磨方法及雙面研磨裝置
JP2009135180A (ja) 半導体ウェーハの製造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法
JP2003218066A (ja) 半導体ウェーハの研磨方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20070817

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid