KR20050119213A

KR20050119213A - 승강압형 ｄｃ－ｄｃ 컨버터

Info

Publication number: KR20050119213A
Application number: KR1020057020272A
Authority: KR
Inventors: 쇼히치 니타; 마사히로 마츠오; 리츠코 노무라
Original assignee: 가부시키가이샤 리코
Priority date: 2003-04-28
Filing date: 2004-04-22
Publication date: 2005-12-20
Anticipated expiration: 2024-04-22
Also published as: CN1781237A; JP4054714B2; KR100713797B1; CN100409553C; US7570034B2; US20060208718A1; WO2004098034A1; US20080211474A1; JP2004328964A; US7391189B2

Abstract

본 명세서에 개시된 승강압형 DC-DC 컨버터는 입력 전압을 승압 또는 강압하여 출력 전압을 생성하는 승강압부와, 출력 전압을 분압하여 얻은 전압값과 소정의 기준 전압 간의 오차를 나타내는 오차 신호를 생성하여 상기 오차 신호와 제1 및 제2 삼각파 신호 간의 비교에 기초해서 상기 승강압부에 대하여 승압 또는 강압 동작을 수행하도록 하는 제어부를 포함한다. 제어부는 강압 제어용 제1 삼각파 신호를 생성하는 제1 회로와, 승압 제어용 제2 삼각파 신호를 생성하는 제2 회로를 포함한다. 제1 회로는 제1 삼각파 신호와 동기화된 클록 신호를 생성하여 그 클록 신호를 제2 회로에 출력한다. 제2 회로는 입력 클록 신호에 기초해서 상기 제1 삼각파 신호와 동기화된 제2 삼각파 신호를 생성한다.

Description

승강압형 ＤＣ－ＤＣ 컨버터{STEP-UP/DOWN DC-DC CONVERTER}

본 발명은 일반적으로 승강압형 DC-DC 컨버터에 관한 것이며, 보다 구체적으로는 PWM(펄스폭 변조) 제어에 이용되는 삼각파 발생부를 포함하는 승압형 DC-DC 컨버터에 관한 것이다.

최근 휴대 전화기와 같은 소형의 휴대 장치가 널리 보급되어 있다. 이러한 소형의 휴대 장치는 전원으로서 소형의 재충전식(2차) 전지를 사용하고 있다. 전지를 사이즈 면에서 보다 작게 하고 가능한 한 장시간동안 사용하기 위해서, 전지 성능을 강화하고 장치의 소비 전력을 저감하려는 시도가 이루어지고 있다. 전지를 체적 면에서 작게 하고 장시간 사용할 수 있도록 하기 위해서, 전지의 가용 전압 범위를 가능한 한 많이 넓히는 것이 바람직하다. 따라서, 정전압을 부하에 공급할 수 있는 승강압형 DC-DC 컨버터는 부하가 필요로 하는 전압보다 전지 전압이 낮게 되는 경우에도, 전원 회로로서 사용될 수 있다. 일본 특허 출원 공개 제2000-166223호 공보에는 그러한 승강압형 DC-DC 컨버터가 개시되어 있다. 전원 전압을 선택하지 않는 승강압형 DC-DC 컨버터는 전지와 AC 어댑터 등의 각종의 입력 전원을 지원할 수 있는 장점이 있다.

도 1은 종래의 승강압형 DC-DC 컨버터(100)를 도시하는 회로도이다.

승강압형 DC-DC 컨버터(100)는 1차측 전압(Vin)이 입력되는 입력 단자(IN)와, 소정의 2차측 전압(Vout)이 출력되는 출력 단자(OUT)와, PWM 제어부(101), 및 승강압부(102)를 포함한다.

비교기(CMP13)는 2차측 전압(Vout)을 저항기(Ra, Rb)로 분압하여 생성된 분압 전압(Vx)과 기준 전압(Vref)을 비교한다. 그리고, 비교기(CMP13)는 그 비교 결과로부터 오차 신호를 생성하여 그 오차 신호를 승압측 비교기(CMP12)와 강압측 비교기(CMP11)에 각각 출력한다.

전류원(i11)으로부터 공급된 전류 및 외부 클록 신호(CLKe)가 레벨 시프트 회로(111)와 톱니파 발생 회로(112)에 각각 입력된다. 레벨 시프트 회로(111)에 의한 시프트와 톱니파 발생 회로(112)에 의해 생성된 톱니파의 피크치는 상대적 의존성을 갖는다. 즉, 전류원(i11)으로부터 공급된 전류가 변하더라도, 레벨 시프트 회로(111)와 톱니파 발생 회로(112)에서의 톱니파는 동일한 파형의 평행 이동 관계를 유지하면서 변한다. 따라서, 톱니파는 전류원(i11)으로부터 공급된 전류의 변화에 따른 영향을 받지 않는다.

또한, 톱니파 발생 회로(112)는 톱니파를 강압측 톱니파로서 강압측 비교기(CMP11)에 공급한다. 또한, 그 톱니파는 레벨 시프트 회로(111)에도 공급된다. 레벨 시프트 회로(111)는 제공받은 톱니파를 소정의 전압만큼 시프트업한하고, 그 시프트업된 톱니파를 승압측 톱니파로서 승압측 비교기(CMP12)에 공급한다. 강압측 비교기(CMP11)와 승압측 비교기(CMP12)는 그 각각의 입력 톱니파를 입력 오차 신호와 비교한다. 예컨대, 오차 신호가 강압측 톱니파의 강압 모드 시프트 전압 범위 내에 있다면, 강압측 비교기(CMP11)는 강압 회로를 동작시키는 모드 전환 신호(Ddn)를 DC-DC 컨버터 제어 회로(113)에 출력한다.

오차 신호가 승압측 톱니파의 승압 모드 시프트 전압 범위 내에 있다면, 승압측 비교기(CMP12)는 승압 회로를 동작시키는 모드 전환 신호(Dup)를 DC-DC 컨버터 제어 회로(113)에 출력한다.

오차 신호가 강압 모드와 승압 모드의 양 모드의 시프트 전압 범위 내에 있다면, 강압측 및 승압측 비교기(CMP11, CMP12)는 모드 전환 신호(Ddn, Dup)를 각각 DC-DC 컨버터 제어 회로(113)에 출력한다.

DC-DC 컨버터 제어 회로(113)는 입력 모드 전환 신호(Ddn) 및/또는 입력 모드 전환 신호(Dup)에 응답하여 스위칭 신호를 생성하여 그 생성된 스위칭 신호를 프리드라이버(114)에 출력한다. 프리드라이버(114)는 그 스위칭 신호를 승강압부(102)에 출력하여 2차측 전압(Vout)의 승강압 제어를 수행한다.

그러나, 종래의 승강압형 DC-DC 컨버터(100)는 톱니파를 발생시키기 위해서 외부 클록 신호(CLKe)를 필요로 하고, 승압용 톱니파를 발생시키기 위해서 레벨 시프트 회로(111)를 사용한다. 이 때문에, 종래의 승강압형 컨버터(100)는 클록 회로 및 레벨 시프트 회로(111)가 추가되어야 한다. 그 결과, 회로는 규모가 커지고 복잡해지게 되어, 회로 공간 및 비용 면에서 증가하게 된다.

본 발명의 다른 목적, 특징 및 이점은 첨부 도면과 함께, 이어지는 상세한 설명으로부터 보다 분명해질 것이다.

도 1은 종래의 승강압형 DC-DC 컨버터를 도시하는 회로도이다.

도 2는 본 발명의 실시예에 따른 승강압형 DC-DC 컨버터를 도시하는 회로도이다.

도 3은 본 발명의 실시예에 따른 도 2의 제1 삼각파 발생 회로의 구성을 도시하는 회로도이다.

도 4는 본 발명의 실시예에 따른 제1 삼각파 발생 회로의 구성 요소의 신호의 타이밍도이다.

도 5는 본 발명의 실시예에 따른 도 2의 제2 삼각파 발생 회로의 구성을 도시하는 회로도이다.

도 6은 본 발명의 실시예에 따른 제2 삼각파 발생 회로의 구성 요소의 신호의 타이밍도이다.

도 7은 본 발명의 실시예에 따른 제1 및 제2 삼각파 신호 간의 관계를 도시하는 그래프이다.

도 8은 본 발명의 실시예에 따른 다른 승강압형 DC-DC 컨버터를 도시하는 회로도이다.

따라서, 본 발명의 일반적인 목적은 전술한 단점들이 해결되는 승강압형 DC-DC 컨버터를 제공하는 것이다.

본 발명의 보다 구체적인 목적은 외부 클록 신호를 필요로 하지 않고, 간단한 회로로써 레벨이 다른 2개의 삼각파를 발생시킬 수 있는 승강압형 DC-DC 컨버터를 제공하는 것이다.

본 발명의 전술한 목적은 다음과 같은 승강압형 DC-DC 컨버터에 의해 달성된다. 이 승강압형 DC-DC 컨버터는 승강압부에 입력된 제어 신호에 따라 입력 전압을 승압 또는 강압함으로써 소정의 출력 전압을 생성하여 출력하도록 구성된 승강압부와, 그 출력 전압을 분압하여 얻은 전압값과 소정의 기준 전압 간의 오차를 나타내는 오차 신호를 생성하여, 상기 오차 신호와 제1 및 제2 삼각파 신호를 비교하고, 그 비교 결과에 기초해서 상기 승강압부가 승압 또는 강압 동작을 수행하도록 구성된 제어부를 포함하고, 상기 제어부는 상기 승강압부가 강압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제1 삼각파 신호를 생성하도록 구성된 제1 삼각파 신호 발생 회로와, 상기 승강압부가 승압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제2 삼각파 신호를 생성하도록 제2 삼각파 발생 회로를 포함하며, 상기 제1 삼각파 발생 회로는 생성된 제1 삼각파 신호와 동기화된 클록 신호를 생성하여, 그 생성된 클록 신호를 제2 삼각파 발생 회로에 출력하도록 구성되고, 상기 제2 삼각파 발생 회로는 입력 클록 신호에 기초해서 상기 제1 삼각파 신호와 동기화된 제2 삼각파 신호를 생성하여, 그 제2 삼각파 신호를 출력하도록 구성된다.

또한, 전술한 본 발명의 목적은 다음의 승강압형 DC-DC 컨버터에 의해서도 달성되는데, 이 승강압형 DC-DC 컨버터는 승강압부에 입력된 제어 신호에 따라 입력 전압을 승압 또는 강압함으로써 소정의 출력 전압을 생성하여 출력하도록 구성된 승강압부와, 상기 출력 전압을 분압하여 얻은 전압값과 소정의 기준 전압 간의 오차를 나타내는 오차 신호를 생성하여, 그 오차 신호와 제1 및 제2 삼각파 신호를 비교하고, 그 비교 결과에 기초해서 상기 승압부가 승압 또는 강압 동작을 수행하도록 구성되는 제어부를 포함하고, 상기 제어부는 상기 승강압부가 강압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제1 삼각파 신호를 생성하도록 구성되는 제1 삼각파 발생 회로와, 상기 승강압부가 승압 동작을 하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제2 삼각파 신호를 생성하도록 구성되는 제2 삼각파 발생 회로를 포함하며, 상기 제2 삼각파 발생 회로는 생성된 제2 삼각파 신호와 동기화된 클록 신호를 생성하여 그 생성된 클록 신호를 상기 제1 삼각파 발생 회로에 출력하도록 구성되고, 상기 제1 삼각파 발생 회로는 입력 클록 신호에 기초해서 상기 제2 삼각파 신호와 동기화된 제1 삼각파 신호를 생성하여 그 제1 삼각파 신호를 출력하도록 구성된다.

본 발명의 승강압형 DC-DC 컨버터에 따르면, 출력 전압의 강압 제어용 제1 삼각파 신호와 출력 전압의 승압 제어용 제2 삼각파 신호를 동기화하는 클록 신호는 제1 및 제2 삼각파 발생 회로 중 한쪽에서 생성되어 제1 및 제2 삼각파 발생 회로 중 다른쪽은 삼각파 신호를 생성하는데 사용될 수 있다. 이에 따라 클록 신호를 생성하는 추가 회로를 설치할 필요가 없게 되어, 회로의 단순화 및 비용 절감을 실현한다.

이하, 본 발명의 실시예에 대하여, 첨부 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 승압형 DC-DC 컨버터(1)를 도시하는 회로이다. 승강압형 DC-DC 컨버터(1)는 외부 전원(7)으로부터의 입력 전압(Vi)이 입력되는 입력 단자(IN)와, 소정의 출력 전압(Vo)이 출력되는 출력 단자(OUT)와, 출력 전압(Vo)의 전압값에 따라 펄스 신호를 생성하여 출력하는 PWM 제어부(2)와, 그 PWM 제어부(2)로부터 제공된 펄스 신호에 따라 스위칭하여 출력 전압(Vo)을 승압 및 강압하는 승강압부(3)를 포함한다.

PWM 제어부(2)는 위상 보정 회로(11)와, 강압측 비교기(CMP1)와, 승압측 비교기(CMP2)와, 비교기(CMP3)와, 출력 전압(Vo)을 분압하여 분압 전압(Vz)을 생성 및 출력하는 저항기(R10, R11)와, 소정의 기준 전압(Vr)을 생성하여 출력하는 기준 전압 발생 회로(12)와, 제1 삼각파 신호(S1)를 생성하여 출력하는 제1 삼각파 발생 회로(13)와, 제2 삼각파 신호(S2)를 생성하여 출력하는 제2 삼각파 발생 회로(14)와, 제1 삼각파 신호(S1)의 상한 전압과 하한 전압 및 제2 삼각파 신호(S2)의 상한 전압을 설정하는 전압 설정 회로(15)와, 제1 및 제2 삼각파 신호(S1, S2)의 각각의 전압 변화의 기울기를 설정하기 위한 전류(i1)를 공급하는 전류원(16)과, 제어 회로(17), 및 프리드라이버(18)를 포함한다.

승강압부(3)는 입력 전압(Vi)에 대하여 강압 제어를 수행하는 PM0S 트랜지스터(M1)와, 강압 제어시에 동기 정류를 수행하는 NMOS 트랜지스터(M2)와, 입력 전압(Vi)에 대하여 승압 제어를 수행하는 NMOS 트랜지스터(M3)와, 승압 제어시에 동기 정류를 수행하는 NMOS 트랜지스터(M4)와, 인덕터(L1), 및 커패시터(C1)를 포함한다.

전압 설정 회로(15)는 입력 단자(IN)와 접지 전압 사이에 직렬로 접속된 저항기(R1, R2,R3, R4)를 포함한다. 저항기(R1, R2)의 접속부에서의 전압(V1)과 저항기(R2, R3)의 접속부에서의 전압(V2)이 제1 삼각파 발생 회로(13)에 입력된다. 저항기(R3, R4)의 접속부에서의 전압(V3)이 제2 삼각파 발생 회로(14)에 입력된다. 전류원(16)으로부터 공급된 전류(i1)가 제1 및 제2 삼각파 발생 회로(13, 14)에 입력된다. 전압(V1, V2, V3)은 각각 제1 전압(Va), 제2 전압(Vb) 및 제3 전압(Vc)을 형성한다.

제1 삼각파 발생 회로(13)는 입력 전압(V1, V2)과 전류(i1)로부터 제1 삼각파 신호(S1)를 생성하여, 그 제1 삼각파 신호(S1)를 강압측 비교기(CMP1)의 비반전 입력 단자에 출력한다. 또한, 제1 삼각파 발생 회로(13)는 제1 삼각파 신호(S1)와 동기화한 클록 신호(CLK)를 생성하여, 그 클록 신호(CLK)를 제2 삼각파 발생 회로(14)에 출력한다. 구체적으로는, 제1 삼각파 발생 회로(13)는 전압(V1)으로부터 제1 삼각파 신호(S1)의 하한 전압을, 전압(V2)으로부터 제1 삼각파 신호(S1)의 상한 전압을 설정한다. 또한, 제1 삼각파 발생 회로(13)는 전류(i1)로부터 제1 삼각파 신호(S1)의 전압 변화의 기울기를 설정한다.

제2 삼각파 발생 회로(14)는 입력 전압(V3), 전류(i1) 및 클록 신호(CLK)로부터 제2 삼각파 신호(S2)를 생성하고, 그 제2 삼각파 신호(S2)를 승압측 비교기(CMP2)의 비반전 입력 단자에 출력한다. 구체적으로는, 제2 삼각파 발생 회로(14)는 전압(V3)으로부터 제2 삼각파 신호(S2)의 상한 전압을 설정하고, 전류(i1)로부터 제2 삼각파 신호(S2)의 전압 변화의 기울기를 설정한다. 또한, 제2 삼각파 발생 회로(14)는 클록 신호(CLK)로부터 제2 삼각파 신호(S2)의 하한 전압을 설정하여 그 제2 삼각파 신호(S2)를 제1 삼각파 신호(S1)와 동기화한다.

저항기(R10, R11)는 출력 전압(Vo)과 접지 사이에 직렬로 접속된다. 저항기(R10, R11)의 접속부는 비교기(CMP3)의 반전 입력 단자에 접속된다. 저항기(R10, R11)에 의해 생성된 분압 전압(Vz)은 비교기(CMP3)의 반전 입력 단자에 입력되고, 기준 전압 발생 회로(12)로부터 공급된 기준 전압(Vr)은 비교기(CMP3)의 비반전 입력 단자에 입력된다. 또한, 비교기(CMP3)의 출력 단자는 강압측 비교기(CMP1) 및 승압측 비교기(CMP2)의 각 반전 입력 단자에 각각 접속된다. 위상 보정 회로(11)가 비교기(CMP3)의 출력 단자와 반전 입력 단자 사이에 접속되어 있다. 비교기(CMP3)는 분압 전압(Vz)과 기준 전압(Vr)을 비교하여, 그 비교 결과로부터 오차 신호(S3)를 생성한다. 그리고, 비교기(CMP3)는 그 오차 신호(S3)를 강압측 비교기(CMP1)와 승압측 비교기(CMP2)의 각 반전 입력 단자에 각각 출력한다. 출력 전압(Vo)을 출력하는 회로로부터의 궤환 루프에 설치되어 있는 위상 보정 회로(11)는 위상차를 보정한다.

강압측 비교기(CMP1) 및 승압측 비교기(CMP2)의 각 출력 단자는 제어 회로(17)에 접속되어 있다. 제어 회로(17)의 출력 단자는 프리드라이버(18)에 접속되어 있다. 프리드라이버(18)는 PMOS 트랜지스터(M1) 및 NMOS 트랜지스터(M2∼M4)의 각 게이트에 접속되어, PMOS 트랜지스터(M1) 및 NMOS 트랜지스터(M2∼M4)의 각 동작을 제어한다. PMOS 트랜지스터(M1)와 NMOS 트랜지스터(M2)가 입력 단자(IN)와 접지 사이에 직렬로 접속되어 있다.

인덕터(L1)와 NMOS 트랜지스터(M4)가 PMOS 트랜지스터(M1)와 NMOS 트랜지스터(M2)의 접속부와 출력 단자(OUT) 사이에 직렬로 접속되어 있다. 또한, NMOS 트랜지스터(M3)는 인덕터(L1)와 NMOS 트랜지스터(M4)의 접속부와 접지 사이에 접속되어 있다. 커패시터(C1)는 출력 단자(OUT)와 접지 사이에 접속되어 있다.

강압측 비교기(CMP1)는 입력 오차 신호(S3)와 제1 삼각파 신호(S1)를 비교한다. 오차 신호(S3)가 제1 삼각파 신호(S1)의 강압 모드 전압 범위에 있다면, 강압측 비교기(CMP1)는 승강압부(3)를 강압 회로로서 기능하게 하는 강압 모드 전환 신호(Ddn)를 제어 회로(17)에 출력한다. 승압측 비교기(CMP2)는 입력 오차 신호(S3)와 제2 삼각파 신호(S2)를 비교한다. 오차 신호(S3)가 제2 삼각파 신호(S2)의 승압 모드 전압 범위에 있다면, 승압측 비교기(CMP2)는 승강압부(3)를 승압 회로로서 기능하게 하는 승압 모드 전환 신호(Dup)를 제어 회로(17)에 출력한다. 제어 회로(17)는 입력된 강압 모드 전환 신호(Ddn) 및 승압 모드 전환 신호(Dup)에 응답해서 스위칭 신호를 생성하여 그 스위칭 신호를 프리드라이버(18)에 출력한다. 프리드라이버(18)는 승강압부(3)가 승압 및 강압 제어를 수행하도록 제어 회로(17)로부터 입력된 스위칭 신호를 승강압부(3)에 출력한다.

도 3은 제1 삼각파 발생 회로(13)의 구성을 나타내는 회로도이다.

도 3을 참조하면, 제1 삼각파 발생 회로(13)는 비교기(CMP4, CMP5)와, NOR 회로(N1, N2)와, 버퍼 회로(BUF1)와, 커패시터(C2), 및 전류원(21, 22)을 포함한다.

NOR 회로(N1, N2)는 래치 회로를 형성한다. NOR 회로(N2)의 한쪽 입력 단자는 NOR 회로(N1)의 출력 단자에 접속된다. NOR 회로(N1)의 한쪽 입력 단자는 NOR 회로(N2)의 출력 단자에 접속된다. NOR 회로(N1)의 한쪽 입력 단자와 NOR 회로(N2)의 출력 단자의 접속부는 래치 회로의 출력 단자를 형성하여 버퍼 회로(BUF1)의 입력 단자에 접속된다. NOR 회로(N1)의 다른쪽 입력 단자는 비교기(CMP4)의 출력 단자에 접속된다. 클록 신호(CLK)는 NOR 회로(N1)의 다른쪽 입력 단자와 비교기(CMP4)의 출력 단자의 접속부로부터 출력된다. NOR 회로(N2)의 다른쪽 입력 단자는 비교기(CMP5)의 출력 단자에 접속된다.

버퍼 회로(BUF1)의 출력 단자와 접지 사이에는 커패시터(C2)가 접속되어 있다. 그 버퍼 회로(BUF1)의 출력 단자와 커패시터(2)의 접속부로부터 제1 삼각파 신호(S1)가 출력된다. 전압(V1)이 비교기(CMP4)의 비반전 입력 단자에 입력되고, 제1 삼각파 신호(S1)는 CMP4의 반전 입력 단자에 입력된다. 전압(V2)이 비교기(CMP5)의 반전 입력 단자에 입력되고, 제1 삼각파 신호(S1)는 CMP5의 비반전 입력 단자에 입력된다. 전류원(22)은 버퍼 회로(BUF1)와 입력 전압(Vi) 사이에 접속되고, 전류원(21)은 버퍼 회로(BUF1)와 접지 사이에 접속된다. 버퍼 회로(BUF1)는 커패시터(C2)를 충전 및 방전시킨다. 충전 및 방전 전류는 전류원(22)으로부터 공급되는 전류(i3)와 전류원(21)으로부터 공급되는 전류(i2)에 의해 각각 설정된다. 커패시터(C2)를 충전하는 전류(i3)와 커패시터(C2)를 방전하는 전류(i2)는 전류원(16)으로부터 제1 삼각파 발생 회로(13)에 입력된 전류(i1)로부터 생성된다.

제1 삼각파 신호(S1)의 전압이 전압 V1 이하로 저하하게 되는 경우, 비교기(CMP4)의 출력 신호인 클록 신호(CLK)의 레벨은 하이로 스위칭된다. 비교기(CMP4)의 출력 신호는 NOR 회로(N1)의 대응하는 입력 단자에 출력된다. 그 결과, NOR 회로(N1)의 출력 단자의 레벨은 로우로 스위칭되고, NOR 회로(N2)의 출력 단자의 레벨은 하이로 스위칭된다. 따라서, 버퍼 회로(BUF1)의 출력 단자는 하이로 스위칭되어 커패시터(C2)의 충전이 시작되고 커패시터(C2) 양단 전압이 상승함으로써, 비교기(CMP4)의 반전 입력 단자의 전압이 상승한다. 따라서, 비교기(CMP4)로부터 출력되는 클록 신호(CLK)의 레벨은 로우로 되돌아간다. 그러나, NOR 회로(N2)의 출력 단자의 레벨이 하이를 유지하고 있기 때문에, 커패시터(C2) 양단 전압은 계속해서 상승한다.

도 4는 이 동작을 나타내는 신호의 타이밍도이다.

도 4를 참조하면, 제1 삼각파 신호(S1)의 전압이 전압 V2 이상이 되는 경우에, 비교기(CMP5)의 출력 신호(SA)의 레벨은 하이로 스위칭된다. 출력 신호(SA)는 래치 회로를 형성하는 NOR 회로(N2)의 대응하는 입력 단자에 출력된다. 그 결과, NOR 회로(N2)의 출력 신호의 레벨은 로우로 스위칭되고, NOR 회로(N1)의 출력 신호의 레벨은 하이로 스위칭된다. NOR 회로(N2)의 출력 신호는 버퍼 회로(BUF1)의 입력 단자에 출력된다. 따라서, 버퍼 회로(BUF1)의 출력 단자의 레벨은 로우로 스위칭되어 커패시터(C2)가 방전된다. 그 결과, 커패시터(C2) 양단 전압이 저하되어 비교기(CMP5)의 비반전 입력 단자의 전압이 저하된다. 이 때문에, 비교기(CMP5)의 출력 신호(SA)의 레벨은 로우로 되돌아간다. 한편, NOR 회로(N2)의 출력 단자의 레벨이 로우를 유지하고 있기 때문에, 커패시터(C2) 양단 전압은 계속해서 저하한다.

도 4로부터, 제1 삼각파 신호(S1)가 전압(V1)과 전압(V2) 사이에서 왕복하는 것과, 제1 삼각파 신호(S1)의 전압 변화의 기울기가 커패시터(C2)의 용량과 전류(i2, i3)에 의해 결정되는 것을 알 수 있다. 또한, 비교기(CMP4)의 출력 신호를 클록 신호(CLK)로서 사용함으로써, 클록 신호(CLK)를 제1 삼각파 발생 회로(13) 내에서 생성할 수 있다. 따라서, 클록 신호(CLK)를 생성하기 위해 새로운 회로를 추가할 필요가 없다. 그 결과, 회로 공간 및 비용을 증가시키는 일없이 클록 신호(CLK)를 생성할 수 있다.

다음에, 도 5는 제2 삼각파 발생 회로(14)의 구성을 나타내는 회로도이다.

제2 삼각파 발생 회로(14)는 비교기(CMP6)와, NOR 회로(N3, N4)에 의해 형성된 래치 회로와, 커패시터(C3)와, 그 커패시터(C3)를 충전 및 방전시키는 버퍼 회로(BUF2), 및 커패시터(C3)의 충전 전류 및 방전 전류를 각각 설정하는 전류원(25, 26)을 포함한다.

NOR 회로(N4)의 한쪽 입력 단자가 NOR 회로(N3)의 출력 단자에 접속된다. NOR 회로(N3)의 한쪽 입력 단자가 NOR 회로(N4)의 출력 단자에 접속된다. NOR 회로(V3)의 한쪽 입력 단자와 NOR 회로(N4)의 출력 단자의 접속부는 래치 회로의 출력 단자를 형성하고, 버퍼 회로(BUF2)의 입력 단자에 접속된다. 제1 삼각파 발생 회로(13)로부터 제공된 클록 신호(CLK)가 NOR 회로(N3)의 다른쪽 입력 단자에 입력된다. NOR 회로(N4)의 다른쪽 입력 단자는 비교기(CMP6)의 출력 단자에 접속된다.

커패시터(C3)가 버퍼 회로(BUF2)의 출력 단자와 접지 사이에 접속되어 있다. 제2 삼각파 신호(S2)가 커패시터(C3)와 버퍼 회로(BUF2)의 출력 단자의 접속부로부터 출력된다. 전압(V3)이 비교기(CMP6)의 반전 입력 단자에 입력되고, 제2 삼각파 신호(S2)가 커패시터(CMP6)의 비반전 입력 단자에 입력된다. 전류원(26)이 버퍼 회로(BUF2)와 입력 전압(Vi) 사이에 접속된다. 전류원(25)이 버퍼 회로(BUF2)와 접지 사이에 접속된다. 버퍼 회로(BUF2)는 커패시터(C3)를 충전 및 방전시킨다. 충전 및 방전 전류는 전류원(26)으로부터 공급되는 전류(i5)와 전류원(25)으로부터 공급되는 전류(i4)에 의해서 각각 설정된다. 커패시터(C3)를 충전하는 전류(i5)와 커패시터(C3)를 방전하는 전류(i4)는 전류원(16)으로부터 제2 삼각파 발생 회로(14)에 입력된 전류(i1)로부터 생성된다.

제2 삼각파 신호(S2)의 전압이 전압 V3 이상으로 높아지게 되는 경우, 비교기(CMP6)의 출력 신호(SB)의 레벨은 하이로 전환된다. 출력 신호(SB)는 래치 회로를 구성하는 NOR 회로(N4)의 대응하는 입력 단자에 출력된다. 그 결과, NOR 회로(N4)의 출력 단자의 레벨은 로우로 스위칭되고, NOR 회로(N3)의 출력 단자의 레벨은 하이로 스위칭된다. 따라서, 버퍼 회로(BUF2)의 출력 단자의 레벨이 로우로 스위칭되어 커패시터(C3)의 방전이 시작되고 커패시터(C3) 양단 전압이 저하하여, 비교기(CMP6)의 비반전 입력 단자의 전압이 저하한다. 그 결과, 비교기(CMP6)의 출력 신호(SB)의 레벨은 로우로 되돌아간다. 그러나, NOR 회로(N4)의 출력 단자의 레벨이 로우를 유지하고 있기 때문에, 커패시터(C3) 양단 전압은 계속해서 저하한다.

한편, 제1 삼각파 발생 회로(13)로부터 출력된 클록 신호(CLK)는 NOR 회로(N3)의 대응하는 입력 단자에 입력된다. 따라서, 클록 신호(CLK)의 레벨이 하이로 스위칭되는 경우, NOR 회로(N3)의 출력 단자의 레벨은 로우로 스위칭되고, NOR 회로(N4)의 출력 단자의 레벨은 하이로 스위칭된다. NOR 회로(N4)의 출력 단자의 레벨이 하이로 스위칭되는 경우, 버퍼 회로(BUF2)의 출력 단자의 레벨은 하이로 스위칭되어, 커패시터(C3)의 방전은 충전으로 스위치된다. 그 결과, 커패시터(C3) 양단 전압이 상승하기 시작한다. 이 동작은 도 5의 타이밍도에 도시되어 있다.

도 6에 도시한 제2 삼각파 신호(S2)의 전압 변화에 따르면, 제2 삼각파 신호(S2)가 전압(V3)과 전압(V4) 사이를 왕복하고, 제2 삼각파 신호(S2)의 전압 변화의 기울기가 커패시터(C3)의 용량과 전류(i4, i5)에 의해 결정되는 삼각파를 형성한다. 또한, 제2 삼각파 신호(S2)의 전압 변화의 기울기는 클록 신호(CLK)에 의해서 하한 전압(V4)에서 반전된다. 즉, 제2 삼각파 신호(S2)의 전압 변화는 클록 신호(CLK)에 의해 하한 전압(V4)에서 저하에서 상승으로 스위칭된다. 그에 따라, 제2 삼각파 신호(S2)는 제1 삼각파 신호(S1)와 동기화될 수 있고, 제1 삼각파 발생 회로(13)에 사용된 하한 검출용 비교기(CMP4)가 불필요해질 수 있다. 제1 삼각파 신호(S1)의 전압 변화와 제2 삼각파 신호(S2)의 전화 변화의 기울기는 제1 삼각파 발생 회로(13)의 전류원(21)의 전류(i2)와 제2 삼각파 발생 회로(14)의 전류원(25)의 전류(i4)를 동일한 전류치로 설정하고, 제1 삼각파 발생 회로(13)의 전류원(22)의 전류(i3)와 제2 삼각파 발생 회로(14)의 전류원(26)의 전류(i5)를 동일한 전류치로 설정하며, 커패시터(C2)의 용량과 커패시터(C3)의 용량을 동일한 값에 설정함으로써 서로 같아질 수 있다.

다음에, 도 7은 제1 삼각파 신호(S1)와 제2 삼각파 신호(S2) 간의 관계를 나타내는 그래프이다. 도 7로부터 제2 삼각파 신호(S2)의 파형은 제1 삼각파 신호(S1)의 파형과 전압 변화의 기울기가 동일하고, 전압 (V3-V2)만큼 시프트된 파형인 것을 알 수 있다. 제2 삼각파 신호(S2)의 하한 전압(V4)은 실질적으로 다음과 같이 표현될 수 있다.

V4 = V3 - (V2-V1).

전압 V1∼V3의 관계를 전압 V1∼V3이 V1<V2<V3과 (V2-V1)>(V3-V2)을 만족하도록 설정하는 경우, 하한 전압(V4)은 전압 V1과 전압 V2 사이에 있게 된다. 하한 전압(V4) 내지 전압 V2의 범위는 승강압부(3)가 승압 제어 및 강압 제어가 모두 수행하는 승강압 영역을 나타낸다. 승강압 영역이 존재하지 않는다면, 출력 전압(Vo)은 불안정하게 된다. 한편, 승강압 영역의 전압 범위가 지나치게 넓게 되면, 전원 효율이 저하한다. 이에, 승강압 영역은 출력 전압(Vo)을 안정화하고 전원 효율을 최대화하는 전압 범위로 설정된다.

예컨대, 전압 V1, V2, 및 V3을 각각 0.2 V, 0.8 V, 및 1.2 V에 설정하는 경우에, 제2 삼각파 신호(S2)의 하한 전압(V4)은 0.6 V이다. 제어 회로(17)는 승강압부(3)에 대하여, 오차 신호(S3)가 전압 범위 0.2 V 내지 0.6 V 내에 있는 경우(강압 동작 모드) 강압 동작을 하게 하고, 오차 신호(S3)가 전압 범위 0.8 V 내지 1.2 V 내에 있는 경우(승압 동작 모드) 승압 동작을 하게 하며, 오차 신호(S3)가 전압 범위 0.6 V 내지 0.8 V 내에 있는 경우(승강압 동작 모드) 승압 및 강압 동작을 하게 한다.

프리드라이버(18)는 제어 회로(17)로부터 제공된 제어 신호에 따라 PMOS 트랜지스터(M1) 및 NMOS 트랜지스터(M2∼M4)의 스위칭을 제어한다. 제어 회로(17)는 프리드라이버(18)를 통해 승강압부(3)에 대해 승압 및 강압 제어를 수행한다. 승강압부(3)가 강압 동작을 수행하는 경우, 제어 회로(17)는 NMOS 트랜지스터(M3)를 오프로, NMOS 트랜지스터(M4)를 온으로 스위칭하고, PMOS 트랜지스터(M1)와 NMOS 트랜지스터(M2)의 각 게이트에 펄스 신호를 출력하여, 각 펄스 신호의 듀티 사이클을 제어하도록 PWM 제어를 수행함으로써 스위칭 제어를 한다. 이 때, 제어 회로(17)는 PMOS 트랜지스터(M1)와 NMOS 트랜지스터(M2)가 동시에 온으로 스위칭되지 않도록 PMOS 트랜지스터(M1)와 NMOS 트랜지스터(M2)를 제어한다.

또한, 승강압부(3)가 승압 동작을 수행하는 경우, 제어 회로(17)는 PMOS 트랜지스터(M1)를 온으로, NMOS 트랜지스터(M2)를 오프로 스위칭하고, NMOS 트랜지스터(M3, M4)의 각 게이트에 펄스 신호를 출력하여, 각 펄스 신호의 듀티 사이클을 제어하도록 PWM 제어를 수행함으로써 스위칭 제어를 한다. 이 때, 제어 회로(17)는 NMOS 트랜지스터(M3, M4)가 동시에 온으로 스위칭되지 않도록 NMOS 트랜지스터(M3, M4)를 제어한다.

전술한 설명에서는, 클록 신호(CLK)가 제1 삼각파 발생 회로(13)에서 생성되어 제2 삼각파 발생 회로(14)에 출력된다. 이와 다르게, 클록 신호(CLK)를 제2 삼각파 발생 회로(14)에서 생성하여 제1 삼각파 발생 회로(13)에 출력할 수도 있다. 이 경우에, 도 2의 승강압형 DC-DC 컨버터(1)는 도 8에 도시한 구성을 가질 수 있다. 도 8은 이 실시예에 따른 승강압형 DC-DC 승강압형 컨버터(1)의 변형예인 승강압형 DC-DC 컨버터(1a)를 도시하는 회로도이다. 도 8에서, 도 2의 요소들과 동일한 것에는 동일한 도면 부호를 붙이고 그에 대한 설명은 생략하기로 한다. 이하에서는, 도 2의 DC-DC 컨버터(1)와 다른 점만 설명한다.

도 8을 참조하면, 도 2의 DC-DC 컨버터(1)와 다른점은 클록 신호(CLK)가 승압 제어용 제2 삼각파 신호(S2)를 생성하는 제2 삼각파 발생 회로(14a)에서 생성되어, 강압 제어용 제1 삼각파 신호(S1)를 발생하는 제1 삼각파 발생 회로(13)에 출력된다는 것과, 전압 V5∼V7이 전압 설정 회로(15a)에서 생성된다는 것이다. 도 8에서, 제1 삼각파 발생 회로(13a), 제2 삼각파 발생 회로(14a), 전압 설정 회로(15a), 및 PWM 제어부(2a)는 각각 도 2의 제1 삼각파 발생 회로(13), 제2 삼각파 발생 회로(14), 전압 설정 회로(15), 및 PWM 제어부(2)에 대응한다.

도 8을 참조하면, 전압 설정 회로(15a)는 입력 단자(IN)와 접지 사이에 직렬로 접속된 저항기(R5∼R8)에 의해 형성된다. 저항기(R5, R6)의 접속부에서의 전압은 전압 V5이다. 저항기(R6, R7)의 접속부에서의 전압은 전압 V6이다. 저항기(R7, R8)의 접속부에서의 전압은 V7이다. 제2 삼각파 신호(S2)의 상한 전압 및 하한 전압을 각각 설정하기 위한 전압 V6 및 전압 V7은 제2 삼각파 발생 회로(14a)에 입력된다. 또한, 제1 삼각파 신호(S1)의 하한 전압을 설정하기 위한 전압 V5는 제1 삼각파 발생 회로(13a)에 입력된다. 제1 삼각파 신호(S1)의 상한 전압은 제2 삼각파 발생 회로(14a)로부터 제1 삼각파 발생 회로(13a)에 입력된 클록 신호(CLK)에 의해 결정된다. 전압 V5∼V7은 V5<V6<V7 및 (V6-V5)<(V7-V6)를 만족하도록 설정된다. 전압 V5는 제1 전압(Va)을 형성하고, 전압 V6은 제2 전압(Vb)을 형성하며, 전압 V7은 제3 전압(Vc)을 형성한다.

제1 삼각파 발생 회로(13a)는 도 3의 회로 구성으로부터 비교기(CMP5)를 삭제하여 형성된 회로 구성을 갖는다. 전압 V5는 전압 V1을 대신하여 비교기(CMP4)의 비반전 입력 단자에 입력된다. 또한, 클록 신호(CLK)는 제2 삼각파 발생 회로(14a)로부터, 비교기(CMP5)의 삭제에 의해 개방된 NOR 회로(N2)의 입력 단자에 입력된다.

제2 삼각파 발생 회로(14a)는 도 5의 회로 구성에 비교기(CMP7)를 추가하여 형성된 회로 구성을 갖는다. 비교기(CMP7)의 출력 단자는 클록 신호(CLK)가 입력되어 있던 NOR 회로(N3)의 입력 단자에 접속된다. 제2 삼각파 신호(S2)가 비교기(CMP7)의 비반전 입력 단자에 입력되고, 전압 V6이 비교기(CMP7)의 반전 입력 단자에 입력된다. 또한, 전압 V7이 전압 V3을 대신하여 비교기(CMP6)의 반전 입력 단자에 입력된다. 또한, 비교기(CMP6)의 출력 신호는 클록 신호(CLK)를 형성하여 제1 삼각파 발생 회로(13a)에 출력된다.

이와 같이, 이 실시예의 승강압형 DC-DC 컨버터(1, 1a)에 따르면, 출력 전압(Vo)의 강압 제어용 제1 삼각파 신호(S1)와 출력 전압(Vo)의 승압 제어용 제2 삼각파 신호(S2)를 동기화하는 클록 신호(CLK)는 제1 삼각파 발생 회로(13, 13a) 및 제2 삼각파 발생 회로(14, 14a) 중 한쪽에서 생성되어 제1 삼각파 발생 회로(13, 13a) 및 제2 삼각파 발생 회로(14, 14a) 중 다른쪽은 삼각파 신호를 생성하는데 사용된다. 이에 따라 클록 신호(CLK)를 발생시키는 추가 회로가 불필요하게 되어, 회로의 간소화와 비용의 저감을 실현할 수 있다.

본 발명은 특정하게 개시된 실시예에 한정되지 않으며, 그에 대한 변형 및 변경이 본 발명의 범주에서 벗어나는 일없이 이루어질 수 있다. 본 출원은 2003년 4월 28일자에 출원된 일본 특허 출원 번호 제2003-123820호를 우선권으로 주장하며, 이 특허문헌의 전체 내용은 여기에서의 인용에 의해 본 명세서에 참조 문헌으로 포함된다.

Claims

승강압부에 입력된 제어 신호에 따라 입력 전압을 승압 또는 강압함으로써 소정의 출력 전압을 생성하여 출력하도록 구성된 승강압부와;

상기 출력 전압을 분압하여 얻은 전압값과 소정의 기준 전압 간의 오차를 나타내는 오차 신호를 생성하여, 상기 오차 신호와 제1 및 제2 삼각파 신호를 비교하고, 그 비교 결과에 따라 상기 승강압부가 승압 또는 강압 동작을 수행하도록 구성된 제어부

를 포함하고,

상기 제어부는,

상기 승강압부가 강압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제1 삼각파 신호를 생성하도록 구성된 제1 삼각파 발생 회로와;

상기 승강압부가 승압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제2 삼각파 신호를 생성하도록 구성된 제2 삼각파 발생 회로

를 포함하며,

상기 제1 삼각파 발생 회로는 생성된 제1 삼각파 신호와 동기화된 클록 신호를 생성하여, 그 생성된 클록 신호를 상기 제2 삼각파 발생 회로에 출력하도록 구성되고,

상기 제2 삼각파 발생 회로는 입력 클록 신호에 기초해서 상기 제1 삼각파 신호와 동기화된 제2 삼각파 신호를 생성하여 그 제2 삼각파 신호를 출력하도록 구성되는 것인 승강압형 DC-DC 컨버터.
제1항에 있어서, 상기 제어부는,

상기 제1 삼각파 신호의 하한 전압을 설정하기 위한 제1 전압(Va)을 생성하여 출력하도록 구성되는 제1 전압 발생 회로와,

상기 제1 삼각파 신호의 상한 전압을 설정하기 위한 제2 전압(Vb)을 생성하여 출력하도록 구성된 제2 전압 발생 회로와,

상기 제2 삼각파 신호의 상한 전압을 설정하기 위한 제3 전압(Vc)을 생성하여 출력하도록 구성된 제3 전압 발생 회로와,

상기 제1 및 제2 삼각파 신호의 각각의 전압 변화의 기울기를 설정하는 전류를 생성하여 출력하도록 구성된 전류 발생 회로를 더 포함하고,

상기 제1 삼각파 발생 회로는 상기 제1 전압(Va)과, 제2 전압(Vb), 및 상기 전류 발생 회로로부터 출력된 전류로부터 상기 제1 삼각파 신호를 생성하도록 구성되며,

상기 제2 삼각파 발생 회로는 상기 제3 전압(Vc), 상기 전류 발생 회로로부터 출력된 전류, 및 상기 제1 삼각파 발생 회로로부터 출력된 클록 신호로부터 상기 제2 삼각파 신호를 생성하도록 구성되는 것인 승강압형 DC-DC 컨버터.
제2항에 있어서, 상기 제1, 제2 및 제3 전압 발생 회로는 대응하는 제1, 제2 및 제3 전압(Va, Vb, Vc)이 Va<Vb<Vc와 (Vb-Va)>(Vc-Vb)를 만족하도록 상기 제1, 제2 및 제3 전압(Va, Vb, Vc)을 생성하여 출력하도록 구성되는 것인 승강압형 DC-DC 컨버터.
제2항에 있어서, 상기 제2 삼각파 발생 회로는 상기 제2 삼각파 신호의 전압이 상기 제3 전압(Vc)에 도달한 경우에는 제2 삼각파 신호의 전압을 저하시키고, 상기 클록 신호와 동기화하여 제2 삼각파 신호의 전압을 상승시키도록 구성되는 것인 승강압형 DC-DC 컨버터.
제2항에 있어서, 상기 제1, 제2, 및 제3 전압 발생 회로의 각각은 저항기로 소정의 전압을 분압하여 상기 제1, 제2, 및 제3 전압(Va, Vb, Vc) 중 대응하는 전압을 생성하도록 구성되는 것인 승강압형 DC-DC 컨버터.
제1항에 있어서, 상기 제1 삼각파 발생 회로는 상기 클록 신호를 상기 제1 삼각파 신호의 하한 전압과 동기화하도록 구성되는 것인 승강압형 DC-DC 컨버터.
승강압부에 입력된 제어 신호에 따라 입력 전압을 승압 또는 강압함으로써 소정의 출력 전압을 생성하여 출력하도록 구성된 승강압부와;

상기 출력 전압을 분압하여 얻은 전압값과 소정의 기준 전압 간의 오차를 나타내는 오차 신호를 생성하여, 상기 오차 신호와 제1 및 제2 삼각파 신호를 비교하고, 그 비교 결과에 기초해서 상기 승강압부가 승압 또는 강압 동작을 수행하도록 구성된 제어부

를 포함하고,

상기 제어부는,

상기 승강압부가 강압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제1 삼각파 신호를 생성하도록 구성된 제1 삼각파 발생 회로와;

상기 승강압부가 승압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제2 삼각파 신호를 생성하도록 구성된 제2 삼각파 발생 회로

를 포함하며,

상기 제2 삼각파 발생 회로는 생성된 제2 삼각파 신호와 동기화된 클록 신호를 생성하여, 그 생성된 클록 신호를 상기 제1 삼각파 발생 회로에 출력하도록 구성되고,

상기 제1 삼각파 발생 회로는 입력 클록 신호에 기초해서 상기 제2 삼각파 신호와 동기화된 제1 삼각파 신호를 생성하여 그 제1 삼각파 신호를 출력하도록 구성되는 것인 승강압형 DC-DC 컨버터.
제7항에 있어서, 상기 제어부는,

상기 제1 삼각파 신호의 하한 전압을 설정하기 위한 제1 전압(Va)을 생성하여 출력하도록 구성된 제1 전압 발생 회로와,

상기 제2 삼각파 신호의 하한 전압을 설정하기 위한 제2 전압(Vb)을 생성하여 출력하도록 구성된 제2 전압 발생 회로와,

상기 제2 삼각파 신호의 상한 전압을 설정하기 위한 제3 전압(Vc)을 생성하여 출력하도록 구성된 제3 전압 발생 회로와,

상기 제1 및 제2 삼각파 신호의 각각의 전압 변화의 기울기를 설정하는 전류를 생성하여 출력하도록 구성된 전류 발생 회로를 더 포함하고,

상기 제1 삼각파 발생 회로는 상기 제1 전압(Va), 상기 전류 발생 회로로부터 출력된 전류, 및 상기 제2 삼각파 발생 회로로부터 출력된 클록 신호로부터 상기 제1 삼각파 신호를 생성하도록 구성되며,

상기 제2 삼각파 발생 회로는 상기 제2 전압(Vb), 제3 전압(Vc), 및 상기 전류 발생 회로로부터 출력된 전류로부터 상기 제2 삼각파 신호를 생성하도록 구성되는 것인 승강압형 DC-DC 컨버터.
제8항에 있어서, 상기 제1, 제2 및 제3 전압 발생 회로는 대응하는 제1, 제2 및 제3 전압(Va, Vb, Vc)이 Va<Vb<Vc와 (Vb-Va)<(Vc-Vb)를 만족하도록 상기 제1, 제2 및 제3 전압(Va, Vb, Vc)을 생성하여 출력하도록 구성되는 것인 승강압형 DC-DC 컨버터.
제8항에 있어서, 상기 제1 삼각파 발생 회로는 제1 삼각파 신호의 전압이 상기 제1 전압(Va)에 도달한 경우에는 제1 삼각파 신호의 전압을 상승시키고 상기 클록 신호와 동기화하여 제1 삼각파 신호의 전압을 저하시키도록 구성되는 것인 승강압형 DC-DC 컨버터.
제8항에 있어서, 상기 제1, 제2 및 제3 전압 발생 회로의 각각은 소정의 전압을 저항기로 분압하여 상기 제1, 제2 및 제3 전압(Va, Vb, Vc) 중 대응하는 전압을 생성하도록 구성되는 것인 승강압형 DC-DC 컨버터.
제7항에 있어서, 상기 제2 삼각파 발생 회로는 상기 클록 신호를 제2 삼각파 신호의 상한 전압에 동기화하도록 구성되는 것인 승강압형 DC-DC 컨버터.
승강압부에 입력된 제어 신호에 따라 입력 전압을 승압 또는 강압함으로써 소정의 출력 전압을 생성하여 출력하도록 구성된 승강압부와;

상기 출력 전압을 분압하여 얻은 전압값과 소정의 기준 전압 간의 오차를 나타내는 오차 신호를 생성하여, 상기 오차 신호와 제1 및 제2 삼각파 신호를 비교하고, 그 비교 결과에 기초해서 상기 승강압부가 승압 또는 강압 동작을 수행하도록 구성된 제어부

를 포함하고,

상기 제어부는,

상기 승강압부가 강압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제1 삼각파 신호를 생성하는 제1 삼각파 발생 수단과;

상기 승강압부가 승압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제2 삼각파 신호를 생성하는 제2 삼각파 발생 수단을 포함하며,

상기 제1 삼각파 발생 수단은 생성된 제1 삼각파 신호와 동기화된 클록 신호를 생성하여, 그 생성된 클록 신호를 상기 제2 삼각파 발생 수단에 출력하고,

상기 제2 삼각파 발생 수단은 입력 클록 신호에 기초해서 상기 제1 삼각파 신호와 동기화된 제2 삼각파 신호를 생성하여 그 제2 삼각파 신호를 출력하는 것인 승강압형 DC-DC 컨버터.
승강압부에 입력된 제어 신호에 따라 입력 전압을 승압 또는 강압함으로써 소정의 출력 전압을 생성하여 출력하도록 구성된 승강압부와;

상기 출력 전압을 분압하여 얻은 전압값과 소정의 기준 전압 간의 오차를 나타내는 오차 신호를 생성하여, 상기 오차 신호와 제1 및 제2 삼각파 신호를 비교하고, 그 비교 결과에 기초해서 상기 승강압부가 승압 또는 강압 동작을 수행하도록 구성된 제어부

를 포함하고,

상기 제어부는,

상기 승강압부가 강압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제1 삼각파 신호를 생성하는 제1 삼각파 발생 수단과;

상기 승강압부가 승압 동작을 수행하는지의 여부를 판정하기 위하여 상기 오차 신호와 비교되는 제2 삼각파 신호를 생성하는 제2 삼각파 발생 수단

을 포함하며,

상기 제2 삼각파 발생 수단은 생성된 제2 삼각파 신호와 동기화된 클록 신호를 생성하여, 그 생성된 클록 신호를 상기 제1 삼각파 발생 수단에 출력하고,

상기 제1 삼각파 발생 수단은 입력 클록 신호에 기초해서 상기 제2 삼각파 신호와 동기화된 제1 삼각파 신호를 생성하여 그 제1 삼각파 신호를 출력하는 것인 승강압형 DC-DC 컨버터.