[go: up one dir, main page]

KR20040098559A - 반도체 웨이퍼의 연마 방법 - Google Patents

반도체 웨이퍼의 연마 방법 Download PDF

Info

Publication number
KR20040098559A
KR20040098559A KR1020040033533A KR20040033533A KR20040098559A KR 20040098559 A KR20040098559 A KR 20040098559A KR 1020040033533 A KR1020040033533 A KR 1020040033533A KR 20040033533 A KR20040033533 A KR 20040033533A KR 20040098559 A KR20040098559 A KR 20040098559A
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor wafer
abrasive
plate
cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020040033533A
Other languages
English (en)
Inventor
칸군터에이취
슈납파우프마르쿠스
베버크리스토프
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20040098559A publication Critical patent/KR20040098559A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 연마액을 공급하면서 연마포로 덮인 2개의 회전 연마판 사이에서 반도체 웨이퍼의 전면 및 후면을 동시 연마하는 방법으로서, 상기 연마판 중 하측 연마판의 연마포는 평탄한 표면을 가지며, 상기 연마판 중 상측 연마판의 연마포는 채널이 형성되어 있는 표면을 가지며, 상기 반도체 웨이퍼는 캐리어판의 컷아웃에 놓여지고, 규정된 기하학적 경로 상에 수용되며, 상기 반도체 웨이퍼의 전면은 연마 시 상기 하측 연마판의 연마포와 접촉되며, 상기 반도체 웨이퍼의 후면은 연마 시 상기 상측 연마판의 연마포와 접촉되는 것을 특징으로 한다.

Description

반도체 웨이퍼의 연마 방법 {PROCESS FOR POLISHING A SEMICONDUCTOR WAFER}
본 발명은 연마 반도체 웨이퍼의 향상된 나노토폴로지(nanotopology)를 제공하는 반도체 웨이퍼의 연마 방법에 관한 것이다. 이러한 형태의 반도체 웨이퍼는 반도체 산업 용도, 특히 전자부품의 제조 용도로 적합하다.
0.10㎛ 이하의 선폭을 가진 전자부품의 제조에 특히 적합하게 이용하고자 하는 반도체 웨이퍼는 여러 가지 특성을 가져야 하며, 특히 중요한 특성의 하나는 소위 반도체 웨이퍼의 나노토폴로지이다.
" 나노토폴로지" 또는 "나노토포그래피"라는 용어는, SEMI(Semiconductor Equipments and Materials International)에 의해 정의된 바에 따르면, 0.2∼20mm(측방 상관 길이(lateral correlation length))의 공간파장 범위에서, 그리고 "품질 구역"(FQA(fixed quality area): 고정 우량 품질 영역; 제품 사양에 필요한 특성이 충족되어야 할 표면 영역) 내에서, 전체 웨이퍼 전면(前面)의 평면화 편차를 의미한다. 나노토폴로지는 전체 웨이퍼면을 완전히 스캐닝하고 여러 가지 크기의 측정 필드를 사용한 중첩을 통하여 측정된다.
이들 측정 필드에서 나타나는 표면의 모든 높이 변화(최대치에서 최하치까지)는 전체 웨이퍼에 대해 요구되는 최대치를 초과하면 안된다. 측정 필드의 크기는 사양서에 좌우되며, 예로서, 2×2㎟, 5×5㎟ 및 10×10㎟ 으로 규정된다.
일반적으로, 반도체 웨이퍼의 최종 나노토폴로지는 연마 공정에 의해 생성된다. 반도체 웨이퍼의 평면성을 향상시키기 위하여, 반도체 웨이퍼의 전면 및 후면을 동시 연마하는 장치 및 방법이 이용가능하게 되었으며 더욱 개발되어 왔다.
예를 들면, 이와 같은 소위 양면 연마는 미국특허(제3,691,694호)에 기재되어 있다. 특허문헌(EP 208315 B1)에 기재된 양면 연마의 실시예에 의하면, 적절한 크기의 컷아웃을 가진 금속 또는 플라스틱 재질인 캐리어판에 있는 반도체 웨이퍼는, 기기 및 공정 파라미터에 의해 미리 결정된 경로 상에 연마포로 덮인힌 2개의 회전 연마판 사이에서 연마액의 존재 하에 이동되어 연마된다(전문가 문헌에서는 캐리어판을 템플릿(template)으로도 칭한다).
예로써, 특허문헌(DE 10004578 C1)에 기재된 바와 같이, 양면 연마 공정은 60∼90(Shore A)의 경도를 가진 균질 다공성 포말로 만들어진 연마포를 사용하여 수행된다. 또한, 이 문헌는 상측 연마판에 부착된 연마포는 채널의 네크워크를 가지며, 하측 연마판에 부착한 연마포는 그와 같은 결(texture)이 없는 평탄한 표면을 가지고 있다는 사실을 개시한다. 이 방법은, 첫째로 연마 시 사용되는 연마제의 균질한 분포를 보장하기 위해, 그리고 둘째로 연마완료 후 상측 연마판을 들어 올릴 때 반도체 웨이퍼가 상부 연마포에 달라 붙는 것을 방지하기 위한 것이다.
양면 연마에 있어서, 반도체 웨이퍼의 후면이 하측 연마판에 위치할 수 있도록 반도체 웨이퍼는 캐리어판의 컷아웃 내에 배치된다. 그러므로, 연마 시 반도체웨이퍼의 후면은 하측 연마판에 부착된 결이 없는 연마포에 의해 연마되며, 반도체 웨이퍼의 전면은 상측 연마판에 부착된 결이 있는 연마포에 의해 연마된다.
반도체 웨이퍼의 전면은 전자부품의 제조를 위해 배려된 표면이다. 연마 단계 후에, 일반적으로 반도체 웨이퍼는, 예로써, 진공 흡입 장치의 도움으로 수조(agueous bath)에 넣어진다.
종래 방법에 의한 상기 방법은, 전자부품의 차세대용으로 양면 연마가 행해진 반도체 웨이퍼의 나노토폴로지에 관하여 부과되는 지속적 증가 수요를 충족시킬 수가 없다. 그러므로, 특히 소요되는 전자부품의 제조에 부과된 요구도 만족할 수 있도록 향상된 나노토폴로지를 가진 반도체 웨이퍼를 생산할 수 있는 방법을 제공하는 것을 목적으로 한다.
본 발명의 주제는, 연마액을 공급하면서 연마포로 덮인 2개의 회전 연마판(rotating polishing plate) 사이에서 반도체 웨이퍼의 전면 및 후면을 동시 연마하는 방법으로서, 상기 연마판 중 하측 연마판의 연마포는 평탄한 표면을 가지며, 상기 연마판 중 상측 연마판의 연마포는 채널이 형성되어 있는 표면을 가지며, 상기 반도체 웨이퍼는 캐리어판의 컷아웃(cutout)에 놓여지고, 규정된 기하학적 경로 상에 수용되며, 상기 반도체 웨이퍼의 전면은 연마 시 상기 하측 연마판의 연마포와 접촉되며, 상기 반도체 웨이퍼의 후면은 연마 시 상기 상측 연마판의 연마포와 접촉된다.
공정의 개시 생성물은 공지된 방법으로부터 분리된 반도체 웨이퍼, 예를 들면, 일정한 길이로 절삭되고 연삭에 의해 원형 처리된 실리콘 단결정에서 분리되며, 그의 전면 및/ 또는 후면이 연삭 또는 래핑(lapping) 단계에 의해 가공된 반도체 웨이퍼이다. 또한 반도체 웨이퍼의 에지는 적절한 프로파일을 갖는 연삭 휠에 의해 공정 순서의 적절한 시점에 원형 처리시킬 수 있다. 더구나, 연삭 공정 후 반도체 웨이퍼의 표면을 에칭할 수도 있다.
본 발명에 따라, 양면 연마를 준비하기 위하여, 반도체 웨이퍼의 전면이 하측 연마판의 연마포에 위치할 수 있도록 캐리어판의 컷아웃에 배치된다. 그러므로, 양면 연마 시 반도체 웨이퍼의 전면은 하측 연마판의 평탄한 연마포와 접촉되는 한편, 반도체 웨이퍼의 후면은 상측 연마판의 결 있는 연마포와 접촉된다. 그렇지 않으면, 양면 연마는 종래기술에 숙달된 사람이 익숙한 방법으로 시행된다.
상기 공정의 최종 생성물은 양면 연마가 행해져서, 현저히 향상된 나노토폴리지를 가진 반도체 웨이퍼이다.
본 발명에 따른 방법은 원칙적으로 사용된 화학-기계적 양면 연마 방법으로 처리될 수 있는 재료로 이루어진 웨이퍼형상의 몸체를 생산하기 위해 사용될 수 있다. 재료의 추후 가공이 대부분 반도체 산업에서 행해지지만, 여기에 제한되지 않은, 그와 같은 형의 재료는, 예를 들면 실리콘, 실리콘-게르마늄, 실리콘 이산화물, 실리콘 질화물, 갈륨 비소화물 및 그외의 III-Ⅴ 반도체를 포함한다. 예로써 초크랄스키(Czochralski) 방법의 견인 공정 또는 플로트 존(float zone) 견인 공정에 의해 결정화된 단결정 형태의 실리콘이 바람직하다. (100), (110) 또는 (111)결정 배향을 가진 실리콘이 특히 바람직하다.
본 방법은 특히 200㎜, 300㎜, 400㎜ 및 450㎜의 직경을 가지며, 수백㎛∼수㎝, 바람직하게는 450㎛ 내지 1200㎛의 두께를 가진 반도체 웨이퍼의 제조에 특히 적합하다. 반도체 웨이퍼는, 반도체 부품의 제조의 출발 물질로서 직접 사용되거나, 아니면 최종 연마 공정이 종래 방법에 따라 시행된 후, 및/ 또는 후면 봉인층 등의 층 또는 실리콘 또는 기타 적절한 반도체 물질을 가진 웨이퍼 전면의 에피택셜 코팅이 사용된 후 및/ 또는 열처리에 의해 조절된 후, 그의 의도된 용도에 공급된다.
다음, 본 방법을 실리콘 웨이퍼의 제조예를 기초로 하여 설명한다.
원칙적으로, 환형 톱질 공정 또는 와이어 톱질 공정을 사용하여 톱질된 실리콘 웨이퍼 및 직경과 톱질 공정의 형태에 따라 10∼40㎛의 깊이까지 손상된 결정 격자를 가진 영역을 구비한 실리콘 웨이퍼를 본 발명에 따라 직접 양면 연마 방법으로 처리하는 것이 가능하다. 그러나, 예리하게 구획되어 기계적으로 매우 민감한 웨이퍼 에지를 양면 연마 전에 적절한 프로파일을 가진 연삭 디스크에 의해 원형 처리하는 것이 바람직하다. 더우기, 기하학적 형상을 개량하고 손상된 결정층을 부분적으로 제거하기 위하여, 본 발명에 의한 연마 공정에서 제거된 물질의 양을 감소시키도록 반도웨이퍼에 대해 래핑 또는 연마 등의 기계적 마모 공정을 실행하는 것이 가능하다. 기계적 처리 공정에서 불가피하게 손상된 웨이퍼 표면 및 에지에 있는 결정 영역을 제거하기 위하여, 또 예를 들면, 손상부에 잔존하는 금속 불순물과 같이 존재할 수 있는 모든 불순물을 제거하기 위하여, 이 시점에서 에칭공정이 이어질 수 있다. 이와 같은 에칭 공정은 알칼리성 또는 산성 에칭 혼합물 중에서 실리콘 웨이퍼의 습식 화학적 처리로서, 또는 플라스마 처리로서 실시된다.
예를 들면, IBM 기술 보고서(TR 22.2342)에 기재되어 있는 바와 같이, 시판되고 있는 적절한 크기의 양면 연마기를 이용하여 본 발명에 따른 연마 공정을 실시할 수 있다. 상기 연마기는 수평면에서 자유로이 회전하는 하측 연마판 및 수평면에서 자유로이 회전하는 상측 연마판으로 실질적으로 이루어졌으며, 이들 양판은 연마포로 덮히고, 적절한 화학적 조성물의 연마액이 계속적으로 공급될 때 반도체 웨이퍼(이 경우 실리콘 웨이퍼)의 양면에 대한 물질 제거 연마가 가능하다.
단 1개의 실시콘웨이퍼를 연마하는 것이 가능하다. 그러나, 일반적으로, 비용 때문에 다수의 실리콘 웨이퍼가 동시에 연마되며, 그 수는 연마기의 구조에 좌우된다. 실리콘 웨이퍼는 실리콘 웨이퍼를 수용하기 위해 충분한 크기의 컷아웃(cutout)을 가진 캐리어판을 통하여 연마 시 기계와 공정 파라미터에 의해 정의된 기하학적 경로 상에 유지된다. 캐리어판은 회전 내부핀 또는 톱니링 및 일반적으로 반대측의 회전 외측핀 또는 톱니링을 통하여, 예로써 핀 기어링(pin gearing) 또는 나선형 기어링(involute gearing)에 의해 연마기와 접촉되며, 그 결과 2개의 연마판 사이에서 회전 운동으로 설정된다.
연마작업 시 상부 및 하측 연마판에 대한 실리콘 웨이퍼의 경로에 영향을 주는 파라미터의 예로는 연마판의 치수, 캐리어판의 구조, 그리고 상측, 하측 연마판 및 캐리어판의 회전속도가 포함된다. 모든 경우 캐리어판의 중앙에 1개의 실리콘 웨이퍼가 있을 경우에는, 실리콘 웨이퍼는 연마기의 중심 주위로 원형 운동한다.
복수의 실리콘 웨이퍼가 캐리어판에 편심 상태로 배치된 경우에는, 그 자체 축 중심으로 캐리어판의 회전은 하이포사이클로이드형(hypocycloidal) 경로를 이루게 된다. 하이포사이클로사이드형 경로는 본 발명에 따른 연마 공정에 바람직하다. 원형 경로에 규칙적 간격으로 배치된 각각 최소 3개의 실리콘 웨이퍼를 운반하는 4∼6개의 캐리어판을 동시 사용하는 것이 특히 바람직하다.
원칙적으로, 본 발명의 공정에서 사용되는 캐리어판은, 구동에 의해 발생한 기계적 부하, 특히 압축 및 인장 부하에 대해 기계적으로 충분히 안정한 임의의 재료로도 제조할 수 있다. 더구나, 상기 재료는 캐리어판의 충분한 사용수명을 보장하기 위해, 또한 연마된 실리콘 웨이퍼의 오염을 방지하기 위해, 연마액 및 연마포에 의해 화학적 및 기계적으로 크게 침해를 받으면 안된다. 또한, 상기 재료는 소정의 두께 및 형상을 갖는 평면도가 높고, 응력이 없고 기복이 없는(undulation-free) 캐리어판의 제조에 적합하여야 한다.
원칙적으로, 캐리어판은, 예로써 금속, 플리스틱, 섬유강화 플라스틱 또는 플라스틱 코팅 금속으로 만들어질 수 있다. 강철 또는 섬유강화 플라스틱으로 만들어진 캐리어판이 바람직하다. 스테인레스 크롬강 재질의 캐리어판이 특히 바람직하다.
캐리어판은 1개 이상의 실리콘 웨이퍼를 수용하기 위해 바람직하게 원형인 1개 이상의 컷아웃을 구비한다. 반도체 웨이퍼가 회전 캐리어판에 자유로이 이동하는 것을 보장하기 위하여, 컷아웃은 연마되는 실리콘 웨이퍼보다 약간 큰 직경을 가져야 한다. 직경이 0.1㎜∼2㎜ 만큼 큰 것이 바람직하며, 0.3∼1.3㎜ 만큼 큰것이 특히 바람직하다. 연마 시 캐리어판의 컷아웃의 내부 에지로부터 웨이퍼의 에지에 이르는 손상을 방지하기 위하여, 특허문헌(EP 208315 B1)에서 제안된 바와 같이 컷아웃의 내부면은 캐리어판과 동일한 두께의 플라스틱 라이닝을 구비하는 것이 편리하며 바람직하다.
본 발명에 따른 연마 공정을 위한 캐리어판은 특허문헌(DE 19905737 A1)에 기재된 바와 같이 연마 실리콘 웨이퍼의 최종두께에 따라 400∼1200㎛의 두께를 갖는 것이 바람직하다. 연마 공정에 의해 제거된 실리콘의 양은 5∼100㎛ 범위이며, 10㎛∼60㎛ 의 범위가 바람직하며, 20∼50㎛의 범위가 특히 바람직하다.
아래쪽으로 향한 전면을 가진 반도체 웨이퍼의 배향에 관하여 기재된 내용의 범위 내에서, 양면 연마 단계는 당업자에게 공지된 방법으로 실시되는 것이 바람직하다. 광범위한 특성을 가진 연마포가 시판되고 있으며, 40∼120의 경도(Shore A)를 가진 시판되는 폴리우레탄 연마포을 사용하여 연마를 실시하는 것이 바람직하다. 60∼90의 경도(Shore A) 범위에서 폴리우레탄 섬유로 만들어진 폴리우레탄 연마포가 특히 바람직하다.
실리콘 웨이퍼를 연마하는 경우, 바람직하게는 수중 SiO2를 1∼10 중량%, 특히 바람직하게는 1∼5 중량%를 포함하고, 바람직하게는 9∼12의 pH, 특히 바람직하게는 10∼11의 pH를 가진 연마액을 연속적으로 공급하는 것이 추천되고, 연마압은 바람직하게는 0.05∼0.5 bar, 특히 바람직하게는 0.1∼0.3 bar이다. 실리콘의 제거 속도는 바람직하게 0.1∼1.5㎛/분, 특히 바람직하게는 0.4∼0.9㎛/분이다.
연마 반도체 웨이퍼를 하측 연마판으로부터 언로딩(unloading)할 때에는, 반도체 웨이퍼를 다음 처리 단계에서 정확한 배향으로 그 표면을 추가 처리하는 표준 처리 랙(standard process rack)에 삽입하는 것이 바람직하다. 반도체 웨이퍼가 삽입된 랙이, 전면을 상측을 향하게 하여 반도체 웨이퍼를 연마하는 종래의 양면 연마에 비교하여 180°회전시켜 배열 될 경우, 반도체 웨이퍼를 180°돌려 놓을 필요성을 배제할 수가 있다. 이와 같은 조처는 수동식 언로딩 또는 로보트에 의한 자동 언로딩에 모두 동일하게 잘 행해질 수 있다. 또한 이와 같은 조처는 반도체 웨이퍼를 가진 하측 연마판을 로딩할 경우에도 생각할 수 있다.
연마 반도체 웨이퍼는 수동으로 또는 자동 제거장치에 의해 하측 연마판에서 제거되며, 두 경우 모두 진공 흡입 수단을 이용하는 것이 바람직하다. 적절한 진공 흡입 수단은 특허문헌(DE 19958077 A1, 6페이지, 23-30행)에 기재되어 있다.
반도체 웨이퍼는 제거 후 즉시 액체에, 바람직하게는 수조에 이동되는 것이 바람직하다. 이와 같은 방법으로, 연마제의 건조를 효율적으로 방지하며 또 진공흡입 장치, 일반적 용어로 제거장치의 자국(imprint)을 방지할 수가 있다.
연마 종료 후, 부착되어 있는 모든 연마액을 반도체 웨이퍼로부터 씻어내고 웨이퍼를 건조한다.
그 후의 용도에 따라, 반도체 웨이퍼의 전면은, 예로써 SiO2를 기재로 하는 알칼리 연마액의 보조하에 부드러운 연마포를 사용한 종래기술에 따라 최종 연마를 받는 것이 필요하다.
[실시예]
독일 렌드스부르그시 소재, 페터 볼터스(Peter Wolters)사에서 제조된 시중 판매용 양면 연마기, Ac2000P2형이 실시예 및 비교예에 사용되었다. 상기 연마기는, 배치(batch)당 직경 200㎜의 실리콘 웨이퍼 30개를 동시 연마할 수 있다. 원형 경로에 규칙적 간격으로 배치되고, 폴리비닐리덴 플루오라이드로 라이닝된 6개의 원형 컷아웃(내경 200.5㎜)을 가진 래핑면 및 두께 720㎛의 스테인레스강 재질의 캐리어판 5개가 장착되었다. 상측 및 하측 연마판은 로델(Rodel)사에 의해 제조되고 경도 74(shore A)를 가진 폴리우레탄 섬유로 보강된 시판되는 폴리우레탄 연마포(SUBA 500)로 덮혔다.
하측 연마판 위에 펼쳐진 연마포는 매끈한 면을 가졌으며, 상측 연마판 위 연마포의 표면은, 원형 세그먼트의 프로파일을 가지며, 폭 1.5㎜ 및 깊이 0.5㎜의 밀드채널(milled shannels)이 30㎜의 간격으로 배치된 바둑판형 패턴을 가졌다.
비교예
직경 200㎜의 에칭 표면을 가진 30개의 실리콘 웨이퍼는 각각 전면을 위로 향한 상태로 캐리어판의 컷아웃에 수동으로 배치되었다. 연마 공정은, 고정 SiO2고형분 함량 3.1 중량% 및 탄산칼륨 및 수산화칼륨의 첨가를 통하여 11.4로 설정된 pH를 가진 수성 연마제(독일 레버쿠젠 소재, Bayer사 제조, Levasil 200형)를 연속적으로 공급하면서 실시하였다.
연마는 각각 38℃의 상부 및 하측 연마판의 온도에서 0.2bar의 압력하에 실시되고 0.58㎛/분의 속도로 물질 제거되었다. 15㎛의 실리콘이 웨이퍼의 각 표면에서 제거되었다. 연마 웨이퍼가 두께 725㎛에 도달된 후, 연마제의 공급을 종료하고 2분간 정지제(stopping agent)의 공급으로 대치되었다. 정지제는 일본국 후지미(Fujimi)사에서 제조된 그란족스(Glanzox) 1 중량%의 수용액이었다.
정지 단계가 완료되고 장치가 개방된 후에, 캐리어판에 배치된 실리콘 웨이퍼는 정지액으로 완전히 습윤되었다. 실리콘 웨이퍼는 페터 볼터스(Peter Wolters)사에서 제조되어 시판되는 언로딩 장치를 사용하여 수조에 있는 래크에 이동되었다. 그 다음, 실리콘 웨이퍼는 TMAH/H2O2; HF/HCI ; 오존 ; HCI의 배스 순서를 가진 배치식 세정 장치에서, 마랑고니(Marangoni) 원리에 따라 동작하는 시판되는 건조기를 사용하여 건조되었다. 세정된 웨이퍼의 나노토폴로지는 측정 필드 2㎜×2㎜(HCT 2×2) 및 10㎜×10㎜(HCT 10×10)를 사용하여 ADE SZM CR83 상에서 측정되었으며, 총 1968개의 실리콘 웨이퍼를 연마하였고, 그 다음 그의 나노토폴로지를 조사하였다.
실시예
에칭된 직경 200㎜의 표면을 총 2157개의 실리콘 웨이퍼를 비교예와 유사한 방법으로 처리하였다. 비교예와의 유일한 차이는 실리콘 웨이퍼가 아래쪽으로 향한 전면을 가진 캐리어판의 컷아웃에 배치된 다음 그 배향에서 연마된 점이다. 나노토폴로지의 통계적 분석의 결과를 다음 표에 제시한다.
비교예:1968개의 실리콘 웨이퍼 실시예:2157개의 실리콘 웨이퍼
측정 필드 HCT 2×2 HCT 10×10 HCT 2×2 HCT 10×10
평균 18.50 40.48 15.24 33.06
표준편차 4.87 9.65 2.06 5.66
실리콘 웨이퍼가 전면을 아래로 향한 상태로 연마된 경우, 비교표는 측정 필드의 두 가지 크기 모두에 대해 크게 향상된 실리콘 웨이퍼의 나노토폴로지를 나타낸다.
본 발명에 의하면, 반도체 웨이퍼의 양면을 동시에 연마함으로서 나노토폴로지(nanotopology)를 향상시켜, 증가하는 전자부품의 수요를 충족시킬 수 있는 효과를 가진다.

Claims (3)

  1. 연마액을 공급하면서 연마포(polishing cloth)로 덮인 2개의 회전 연마판(rotating polishing plate) 사이에서 반도체 웨이퍼의 전면(前面) 및 후면(後面)을 동시 연마하는 방법으로서,
    상기 연마판 중 하측 연마판의 연마포는 평탄한 표면을 가지며, 상기 연마판 중 상측 연마판의 연마포는 채널이 형성되어 있는 표면을 가지며,
    상기 반도체 웨이퍼는 캐리어판의 컷아웃(cutout)에 놓여지고, 규정된 기하학적 경로 상에 수용되며,
    상기 반도체 웨이퍼의 전면은 연마 시 상기 하측 연마판의 연마포와 접촉되며, 상기 반도체 웨이퍼의 후면은 연마 시 상기 상측 연마판의 연마포와 접촉되는
    반도체 웨이퍼의 연마 방법.
  2. 제1항에 있어서,
    상기 반도체 웨이퍼의 전면과 후면의 동시 연마 후, 상기 반도체 웨이퍼는 진공 흡입 수단에 의해 수조(aqueous bath) 내로 이송되는 것을 특징으로 하는 반도체 웨이퍼의 연마 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체 웨이퍼의 전면은, 상기 전면 및 후면의 동시 연마 후, 최종 연마 처리되는 것을 특징으로 하는 반도체 웨이퍼의 연마 방법.
KR1020040033533A 2003-05-15 2004-05-12 반도체 웨이퍼의 연마 방법 Ceased KR20040098559A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10321940 2003-05-15
DE10321940.4 2003-05-15

Publications (1)

Publication Number Publication Date
KR20040098559A true KR20040098559A (ko) 2004-11-20

Family

ID=33394633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040033533A Ceased KR20040098559A (ko) 2003-05-15 2004-05-12 반도체 웨이퍼의 연마 방법

Country Status (5)

Country Link
US (1) US20040229548A1 (ko)
JP (1) JP2004343126A (ko)
KR (1) KR20040098559A (ko)
CN (1) CN1610069A (ko)
TW (1) TWI244691B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092993B2 (ja) * 2002-09-13 2008-05-28 信越半導体株式会社 単結晶育成方法
DE202006004193U1 (de) * 2006-03-14 2006-06-08 Richter, Harald Adapterplatte für einen Vakuumsauger
DE102006032455A1 (de) * 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
JP5401683B2 (ja) * 2008-08-01 2014-01-29 株式会社Ｓｕｍｃｏ 両面鏡面半導体ウェーハおよびその製造方法
DE102009025242B4 (de) * 2009-06-17 2013-05-23 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN102696096A (zh) * 2010-01-05 2012-09-26 住友电气工业株式会社 化合物半导体晶片的加工方法以及加工装置
DE102011123071B4 (de) * 2010-10-20 2025-07-24 Siltronic Ag Wärmebehandelte Halbleiterscheibe aus einkristallinem Silizium
CN107431034A (zh) * 2015-03-11 2017-12-01 贝卡尔特公司 用于临时键合晶片的载体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
JPH09270401A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの研磨方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6227944B1 (en) * 1999-03-25 2001-05-08 Memc Electronics Materials, Inc. Method for processing a semiconductor wafer
DE20004223U1 (de) * 1999-10-29 2000-08-24 Peter Wolters Werkzeugmaschinen GmbH, 24768 Rendsburg Vorrichtung zur Entnahme von Halbleiterscheiben aus den Läufer-Scheiben in einer Doppelseiten-Poliermaschine
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10117612B4 (de) * 2001-04-07 2007-04-12 Infineon Technologies Ag Polieranlage
US6582279B1 (en) * 2002-03-07 2003-06-24 Hitachi Global Storage Technologies Netherlands B.V. Apparatus and method for reclaiming a disk substrate for use in a data storage device

Also Published As

Publication number Publication date
CN1610069A (zh) 2005-04-27
TWI244691B (en) 2005-12-01
JP2004343126A (ja) 2004-12-02
US20040229548A1 (en) 2004-11-18
TW200425322A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
KR100394972B1 (ko) 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
KR100504098B1 (ko) 실리콘 반도체웨이퍼 및 다수 반도체웨이퍼의 제조방법
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
EP1755156B1 (en) Process for producing silicon wafers
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
TWI393183B (zh) 雙面拋光半導體晶圓的方法
WO2013187441A1 (ja) 半導体ウェーハの製造方法
KR20110008068A (ko) 실리콘 웨이퍼의 엣지 에칭 방법
US6566267B1 (en) Inexpensive process for producing a multiplicity of semiconductor wafers
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP2007204286A (ja) エピタキシャルウェーハの製造方法
US7601644B2 (en) Method for manufacturing silicon wafers
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
EP1155777A1 (en) Work polishing method and work polishing device
KR20040098559A (ko) 반도체 웨이퍼의 연마 방법
KR19990087978A (ko) 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법
CN110653718A (zh) 一种晶片的制造方法
KR100864347B1 (ko) 실리콘 웨이퍼의 제조방법
JPH10335275A (ja) ウエハの表面洗浄方法およびウエハの総合研磨洗浄装置
JP2003133264A (ja) 鏡面ウエーハの製造方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040512

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051129

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060208

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20051129

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I