KR20000022840A - 매입배선구조 및 그 형성방법 - Google Patents
매입배선구조 및 그 형성방법 Download PDFInfo
- Publication number
- KR20000022840A KR20000022840A KR1019990036868A KR19990036868A KR20000022840A KR 20000022840 A KR20000022840 A KR 20000022840A KR 1019990036868 A KR1019990036868 A KR 1019990036868A KR 19990036868 A KR19990036868 A KR 19990036868A KR 20000022840 A KR20000022840 A KR 20000022840A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- wiring
- interlayer insulating
- layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 50
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910001080 W alloy Inorganic materials 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 4
- 238000007796 conventional method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
제 1 층간절연막 (30), 에칭 스토퍼 층 (32), 및 제 2 층간절연막 (34) 이 제 1 배선층 (28) 상에 순차로 형성되어 있으며, 제 2 배선층 (48) 이 비아 플러그 (40) 의 측벽에 접촉하여 형성된, 매입배선구조가 개시되어 있다. 이러한 구조에서, 제 2 배선층 (48) 과 비아 플러그 (40) 는 비교적 넓은 표면적이 서로 접촉하여 있으므로, 전기적 접속의 결함이 거의 발생하지 않는다.
Description
본 발명은, 싱글 다마신 구조 (single damascenel structure) 의 매입배선 및 그 형성방법에 관한 것이며, 구체적으로는, 전기적 접속의 신뢰성이 높은 매입배선 및 그 형성방법에 관한 것이다.
반도체 장치의 미세화와 고집적화의 요구에 따라, 반도체 장치의 배선도 미세화, 다층화하고 있다.
이 때문에, 절연막 상에 배선을 형성하는 방법 대신, 절연막 내에 매입 금속배선을 형성하는, 이른바 다마신법이 실용화되어 있다.
싱글 다마신 구조의 웨이퍼부를 연속 제조공정으로 도시한 도 1(a) 내지 1(e) 를 참조하여, 싱글 다마신 구조의 매입 금속배선을 형성하는 종래방법을 설명하기로 한다.
도 1(a) 에 도시된 바와 같이, 기판 (10) 상에, 절연층 (11), 배선층 (12), 제 1 층간절연막 (13), 및 에칭 스토퍼 층 (etch-stop layer) (14) 이 순차로 형성되어 있다.
그후, 도 1(b) 에 도시된 바와 같이, 에칭 스토퍼 층 (14) 과 제 1 층간절연막 (13) 을 관통하여 배선층 (12) 에 도달하는 비아홀 (18) 이 형성되어 있다.
도 1(c) 에 도시된 바와 같이, 비아홀 (18) 을 스퍼터링 (sputtering) 에 의해 도전체막으로서 형성된 텅스텐 (W) 으로 채우고, 에칭 스토퍼 층 (14) 상의 W 막을 에칭백에 의해 제거하여 비아 플러그 (20) 를 남긴다.
그후, 에칭 스토퍼 층 (14) 상에 제 2 층간절연막 (22) 을 형성하고, 포토레지스트 막 (도시되지 않음) 을 절연막 (22) 상에 형성하고, 패터닝하여 마스크를 형성한다. 이 마스크를 이용하여 절연막 (22) 을 선택적으로 에칭하여 배선홈 (wiring trench) (24) 을 형성하고, 포토레지스트 막을 제거한다 (도 1(d)).
그후, 예컨대, 알루미늄 (Al) 또는 동 (Cu) 으로 이루어진 전기저항이 낮은 금속막을, 배선홈 (24) 의 측벽과 하부측벽을 포함한 절연막 (22) 상에 증착하고, 절연막 (22) 상의 금속막을 제거하여, 싱글 다마신 구조의 매입배선 (26) 을 남긴다 (도 1(e)).
그러나, 싱글 다마신 구조의 매입배선을 상기 종래방법에 따라 형성하면, 비아 플러그와 배선홈 사이에서 부정확한 위치조정이 일어나기 쉽다. 그 결과, 비아 플러그와 배선홈 사이에서, 전기적 접속의 결함이 발생할 수도 있다. 이러한 문제점은, 반도체장치의 미세화 및 고집적화를 위해, 매입배선폭이 비아 플러그의 폭만큼 감소되는, 이른바 보더레스 비아구조 (border-less via structure) 가 형성될 때, 더욱 현저하다.
상기에 비추어, 본 발명의 목적은, 전기적 접속의 신뢰성이 높은 싱글 다마신구조의 매입배선 및 그 형성방법을 제공하는 것이다.
제 1 태양에서, 본 발명은,
기판,
상기 기판상에 연속적으로 형성된, 제 1 배선층, 제 1 층간절연막, 에칭 스토퍼 층, 및 배선홈이 있는 제 2 층간절연막,
제 2 층간절연막, 에칭 스토퍼 층, 및 제 1 층간절연막을 관통하여 제 1 배선층에 도달하는 비아 플러그, 및
비아 플러그의 상부측벽에 접촉하여, 배선홈에 매입된 제 2 배선층을 포함하는, 매입배선 구조를 제공한다.
제 2 태양에서, 본 발명은,
기판상에 놓인 제 1 배선층을 형성하는 단계,
제 1 층간절연막, 에칭 스토퍼 층, 및 제 2 층간절연막을 제 1 배선층에 순차로 형성하는 단계,
제 2 층간절연막, 에칭 스토퍼 층, 및 제 1 층간절연막을 관통하여 제 1 배선층에 도달하는 비아홀을 형성하는 단계,
비아홀 내에 비아 플러그를 형성하는 단계,
제 2 층간절연막을 패터닝하여, 비아 플러그의 상부측벽을 노출시키는 배선홈을 형성하는 단계, 및
비아 플러그의 상부측벽에 접촉하여 제 2 배선층을 형성하는 단계를 포함하는, 매입배선구조의 형성방법을 제공한다.
본 발명에 따르면, 매입배선 및 비아 플러그는 비교적 넓은 표면적이 서로 접촉하여 있으며, 전기적 접속에서의 결함이 거의 발생하지 않아, 전기적 접속의 신뢰성이 종래의 접속구조보다 훨씬 더 높다.
배선홈과 비아 플러그가 동일한 폭을 가지면, 본 발명에서 특히 효과적인 성과를 얻을 수 있다.
본 발명의 금속막에 이용될 수 있는 낮은 전기저항의 금속은 알루미늄 및 동을 포함할 수 있지만, 여기에 한정되는 것은 아니다. 이들 금속 중의 하나를 포함하는 합금을 이용할 수도 있다.
상기 및 다른 목적, 특징, 및 장점들은, 다음의 설명으로부터 더 분명해질 것이다.
도 1(a) 내지 1(e) 는, 매입배선구조를 형성하는 종래방법의 연속 단계에서의 웨이퍼를 도시한 개략적인 단면도.
도 2(a) 내지 2(e) 는, 본 발명의 실시예에 따라, 매입배선구조를 형성하는 연속 단계에서의 웨이퍼를 도시한 개략적인 단면도.
도 3(a) 및 3(b) 는, 각각, 도 2(d) 및 도 2(e) 의 구조를 도시한 단면에서의 부분 사시도.
*도면의 주요부분에 대한 부호의 설명*
10, 27 : 기판 11, 29 : 절연층
12, 28, 26, 48 : 배선층 13, 30 : 제 1 층간절연막
14, 32 : 에칭 스토퍼 층 34 : 제 2 층간절연막
18, 36 : 비아홀 20, 40 : 비아 플러그
24, 44 : 배선홈
이하, 첨부도면을 참조하여, 본 발명을 더 구체적으로 설명하기로 한다.
제 1 실시예
도 2(a) 에 도시된 바와 같이, 절연막 (29), 제 1 배선층 (28), 제 1 층간절연막 (30), SiN (silicon nitride) 으로 이루어진 에칭 스토퍼 층 (32), 및 제 2 층간절연막 (34) 이 실리콘 기판 (27) 상에 순차로 형성되어 있다.
그후, 도 2(b) 에 도시된 바와 같이, 제 2 층간절연막 (34), 에칭 스토퍼 층 (32), 및 제 1 층간절연막 (30) 을 관통하여 제 1 배선층 (28) 에 도달하는 비아홀 (36) 이 형성된다.
비아홀 (36) 은, 스퍼터링에 의해 도전체막으로서 형성된 텅스텐 (W) 으로 채워지며, 이 절차 동안에, 텅스텐막이 제 2 층간절연막 (34) 의 표면에 형성된다. 그후, 도 2(c) 에 도시된 바와 같이, 텅스텐막은 에칭백에 의해 제거되어, 비아홀 (36) 내에 비아 플러그 (40) 를 남긴다.
그후, 포토레지스트 막 (도시되지 않음) 을 제 2 층간절연막 (34) 에 형성하고, 패터닝하여 마스크 패턴을 형성한다. 도 2(d) 에 도시된 바와 같이, 마스크를 이용하여 절연막 (34) 을 선택적으로 에칭하여, 비아 플러그 (40) 에 인접한 배선홈 (44) 을 형성한다. 에칭은 에칭 스토퍼 층 (32) 에 의해 자동적으로 스토핑된다.
이 단계의 3 차원 구조에서 도시된 바와 같이 (도 3(a)), 비아 플러그 (40) 의 상부후벽 및 상부측벽은, 비아 플러그 (40) 의 폭과 동일한 폭을 갖는 배선홈 (44) 내에서 노출된다.
그후, 알루미늄 및 동과 같은 낮은 전기저항으로 이루어진 금속막을, 배선홈뿐 아니라, 제 2 층간절연막 (34) 및 비아 플러그 (40) 의 상면을 포함한 전체표면상에 스퍼터링한다. 그후, 제 2 층간절연막 (34) 및 비아 플러그 상의 금속막을 CMP 에 의해 제거하여, 도 2(e) 및 도 3(b) 에 도시된 다마신 구조의 매입배선층 (48) 을 형성한다.
상기 실시예들은 예를 들어 설명한 것이므로, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 사상에 벗어남없이, 이 기술분야의 당업자에 의해, 다양한 수정 또는 변경이 용이하게 이루어질 수 있다.
이 실시예에서 얻어진 싱글 다마신 구조의 매입배선층 (48) 은, 비교적 넓은 표면적에서 비아 플러그 (40) 의 상부후벽 및 상부측벽과 전기적으로 접속하여 있으므로, 비아 플러그와 배선홈 사이의 부정확한 위치조정이 발생하여도, 전기적 접속에서의 결함이 거의 발생하지 않는다. 따라서, 종래의 접속구조보다 전기적 접속의 신뢰성이 훨씬 더 높다.
Claims (9)
- 기판 (27),상기 기판 (27) 상에 연속적으로 형성된, 제 1 배선층 (28), 제 1 층간절연막 (30), 에칭 스토퍼 층 (32), 및 배선홈 (44) 이 있는 제 2 층간절연막 (34), 및상기 제 2 층간절연막 (34), 상기 에칭 스토퍼 층 (32), 및 상기 제 1 층간절연막 (30) 을 관통하여 상기 제 1 배선층 (28) 에 도달하는 비아 플러그 (40) 를 포함하는 매입배선구조에 있어서,상기 비아 플러그 (40) 의 상부측벽과 접촉하여, 상기 배선홈 (44) 에 매입된 제 2 배선층 (48) 이 형성된 것을 특징으로 하는 매입배선구조.
- 제 1 항에 있어서,상기 배선홈 (44) 과 상기 비아 플러그 (40) 는 동일한 폭을 갖는 것을 특징으로 하는 매입배선구조.
- 제 1 항에 있어서,상기 에칭 스토퍼 층 (32) 은 SiN (silicon nitride) 으로 이루어진 것을 특징으로 하는 매입배선구조.
- 제 1 항에 있어서,상기 비아 플러그 (40) 는 텅스텐 또는 텅스텐 합금으로 이루어진 것을 특징으로 하는 매입배선구조.
- 제 1 항에 있어서,상기 제 2 배선층 (48) 은 알루미늄, 동, 또는 이들 금속 중의 하나를 포함하는 합금으로 이루어진 것을 특징으로 하는 매입배선구조.
- 기판 (27) 상에 놓인 제 1 배선층 (28) 을 형성하는 단계,제 1 층간절연막 (30), 에칭 스토퍼 층 (32), 및 제 2 층간절연막 (34) 을 제 1 배선층 (28) 상에 순차로 형성하는 단계,상기 제 2 층간절연막 (34), 상기 에칭 스토퍼 층 (32), 및 상기 제 1 층간절연막 (30) 을 관통하여 상기 제 1 배선층 (28) 에 도달하는 비아홀 (36) 을 형성하는 단계,상기 비아홀 (36) 내에 비아 플러그 (40) 를 형성하는 단계, 및상기 제 2 층간절연막 (34) 을 패터닝하여, 상기 비아 플러그 (40) 의 상부측벽을 노출시키는 배선홈 (44) 을 형성하는 단계를 포함하는 매입배선구조의 형성방법에 있어서,이 방법은, 상기 비아 플러그 (40) 의 상부측벽에 접촉한 제 2 배선층 (48) 을 형성하는 단계를 더 포함하는 것을 특징으로 하는, 매입배선구조의 형성방법.
- 제 6 항에 있어서,상기 에칭 스토퍼 층 (32) 은 SiN 으로 이루어진 것을 특징으로 하는 매입배선구조의 형성방법.
- 제 6 항에 있어서,상기 패터닝단계는 상기 에칭 스토퍼 층 (32) 에 의해 스토핑되는 것을 특징으로 하는 매입배선구조의 형성방법.
- 제 6 항에 있어서,상기 제 2 배선층의 형성단계는, 상기 제 2 층간절연막 (34) 상의 금속막을 화학기계연마하는 단계를 포함하는 것을 특징으로 하는 매입배선구조의 형성방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25080398A JP3379100B2 (ja) | 1998-09-04 | 1998-09-04 | シングルダマシン構造の埋め込み配線及びその形成方法 |
| JP98-250803 | 1998-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000022840A true KR20000022840A (ko) | 2000-04-25 |
| KR100338850B1 KR100338850B1 (ko) | 2002-05-30 |
Family
ID=17213290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990036868A KR100338850B1 (ko) | 1998-09-04 | 1999-09-01 | 매입배선구조 및 그 형성방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6359329B1 (ko) |
| JP (1) | JP3379100B2 (ko) |
| KR (1) | KR100338850B1 (ko) |
| CN (1) | CN1117392C (ko) |
| TW (1) | TW459289B (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611010B2 (en) | 1999-12-03 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| TWI248192B (en) * | 2002-10-18 | 2006-01-21 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit and its manufacturing method |
| KR100598245B1 (ko) * | 2002-12-30 | 2006-07-07 | 동부일렉트로닉스 주식회사 | 반도체 금속 배선 형성 방법 |
| JP4954448B2 (ja) * | 2003-04-05 | 2012-06-13 | ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． | 有機金属化合物 |
| KR100539444B1 (ko) * | 2003-07-11 | 2005-12-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
| WO2005034234A1 (ja) | 2003-10-02 | 2005-04-14 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7332805B2 (en) * | 2004-01-06 | 2008-02-19 | International Business Machines Corporation | Electronic package with improved current carrying capability and method of forming the same |
| KR100704784B1 (ko) | 2005-03-07 | 2007-04-10 | 삼성전자주식회사 | 적층된 반도체 장치 및 그 제조방법 |
| TWI405515B (zh) | 2009-12-30 | 2013-08-11 | Unimicron Technology Corp | 線路板及其製程 |
| US9059166B2 (en) * | 2013-05-09 | 2015-06-16 | International Business Machines Corporation | Interconnect with hybrid metallization |
| CN103607660A (zh) * | 2013-11-22 | 2014-02-26 | 乐视致新电子科技（天津）有限公司 | 智能电视的界面切换的控制方法和控制装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4432459A1 (de) * | 1994-09-12 | 1996-03-14 | Basf Ag | Verfahren zur Herstellung mehrfarbiger Keramikformteile |
| US5565707A (en) * | 1994-10-31 | 1996-10-15 | International Business Machines Corporation | Interconnect structure using a Al2 Cu for an integrated circuit chip |
| JPH08201399A (ja) | 1995-01-20 | 1996-08-09 | Hitachi Constr Mach Co Ltd | 微動機構 |
| JPH08213459A (ja) | 1995-02-06 | 1996-08-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH08316309A (ja) | 1995-05-12 | 1996-11-29 | Sony Corp | 半導体装置の製造方法 |
| JPH08335634A (ja) | 1995-06-08 | 1996-12-17 | Toshiba Corp | 半導体装置の製造方法 |
| US5854515A (en) * | 1996-07-23 | 1998-12-29 | Advanced Micro Devices, Inc. | Integrated circuit having conductors of enhanced cross-sectional area |
| KR100219508B1 (ko) | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체장치의 금속배선층 형성방법 |
| JPH10199972A (ja) | 1997-01-08 | 1998-07-31 | Sony Corp | 配線構造の形成方法および配線構造 |
| US6110826A (en) * | 1998-06-08 | 2000-08-29 | Industrial Technology Research Institute | Dual damascene process using selective W CVD |
-
1998
- 1998-09-04 JP JP25080398A patent/JP3379100B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-31 US US09/386,823 patent/US6359329B1/en not_active Expired - Fee Related
- 1999-09-01 KR KR1019990036868A patent/KR100338850B1/ko not_active IP Right Cessation
- 1999-09-02 TW TW088115101A patent/TW459289B/zh not_active IP Right Cessation
- 1999-09-03 CN CN99119573A patent/CN1117392C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082738A (ja) | 2000-03-21 |
| TW459289B (en) | 2001-10-11 |
| JP3379100B2 (ja) | 2003-02-17 |
| CN1117392C (zh) | 2003-08-06 |
| US6359329B1 (en) | 2002-03-19 |
| KR100338850B1 (ko) | 2002-05-30 |
| CN1247383A (zh) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387255B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100245970B1 (ko) | 반도체구조와 이를 제조하기위한 개선된방법 | |
| US6008114A (en) | Method of forming dual damascene structure | |
| KR100338850B1 (ko) | 매입배선구조 및 그 형성방법 | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| US20020106885A1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| KR20040005481A (ko) | 듀얼 다마신 오버레이 마크 형성 방법 | |
| JP2000114259A (ja) | 半導体装置における配線の形成方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20030058261A (ko) | 듀얼다마신공정을 이용한 금속배선 형성 방법 | |
| KR19980056165A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0172726B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR100318271B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0172725B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR100464267B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR19990025490A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100546208B1 (ko) | 반도체 소자의 제조방법 | |
| KR100772719B1 (ko) | 듀얼다마신공정을 이용한 금속배선 형성 방법 | |
| KR100414951B1 (ko) | 반도체소자의플러그형성방법 | |
| KR19980055903A (ko) | 반도체 소자의 비아홀 형성 방법 | |
| KR20040009746A (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR20020002931A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990901 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010530 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020227 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020520 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020520 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |