[go: up one dir, main page]

KR101434345B1 - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR101434345B1
KR101434345B1 KR1020110074510A KR20110074510A KR101434345B1 KR 101434345 B1 KR101434345 B1 KR 101434345B1 KR 1020110074510 A KR1020110074510 A KR 1020110074510A KR 20110074510 A KR20110074510 A KR 20110074510A KR 101434345 B1 KR101434345 B1 KR 101434345B1
Authority
KR
South Korea
Prior art keywords
film
gas
raw material
opening
processing vessel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110074510A
Other languages
English (en)
Other versions
KR20120024384A (ko
Inventor
토시유키 이케우치
파오화 초우
카즈야 야마모토
켄타로 세라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120024384A publication Critical patent/KR20120024384A/ko
Application granted granted Critical
Publication of KR101434345B1 publication Critical patent/KR101434345B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

피(被)처리체를 수용할 수 있는 처리 용기와, 제1 개폐 밸브를 가져 상기 처리 용기 내에 원료 가스를 공급할 수 있는 원료 가스 공급계와, 제2 개폐 밸브를 가져 상기 처리 용기 내에 반응 가스를 공급할 수 있는 반응 가스 공급계와, 제3 개폐 밸브를 가져 상기 처리 용기 내의 분위기를 진공으로 배기할 수 있는 진공 배기계를 구비한 성막 장치를 이용하여, 표면에 금속 함유막이 형성된 상기 피처리체에 산화 실리콘막으로 이루어지는 박막을 형성하는 성막 방법에 있어서, 상기 진공 배기계의 상기 제3 개폐 밸브를 닫고, 상기 원료 가스 공급계의 상기 제1 개폐 밸브를 소정의 기간 열어 상기 원료 가스를 공급한 후에 닫고, 상기 제1 개폐 밸브를 소정의 기간 닫은 채 상기 원료 가스를 상기 피처리체의 표면에 흡착시키는 흡착 공정과, 상기 반응 가스 공급계의 상기 제2 개폐 밸브를 열어 상기 반응 가스를 상기 처리 용기 내에 공급하여 상기 반응 가스를 상기 원료 가스와 반응시켜 박막을 형성하는 반응 공정이, 사이에 간헐 기간을 두고 교대로 복수회 반복된다.

Description

성막 방법 및 성막 장치{FILM DEPOSITION METHOD AND FILM DEPOSITION APPARATUS}
본 발명은, 반도체 웨이퍼 등의 피(被)처리체의 표면에 산화 실리콘막을 퇴적시키는 성막 방법 및 성막 장치에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 웨이퍼(이하, 웨이퍼)에 대하여, 성막 처리, 에칭 처리, 산화 처리, 확산 처리, 개질 처리 등의 각종의 처리가 행해진다. 예를 들면 성막 처리는, 특허문헌 1에 개시되어 있는 매엽식(single wafer type)의 성막 장치나 특허문헌 2에 개시되어 있는 배치식(batch type)의 성막 장치 내에서 행해진다. 배치식의 성막 장치는, 도 1에 나타내는 바와 같이, 종형(vertical)의 처리 용기(2)와, 처리 용기(2) 내에 수용되고, 피처리체인 복수의 웨이퍼(W)를 다단(多段)으로 지지하는 웨이퍼 보트(4)와, 처리 용기(2) 내에 있어서 처리 용기(2)의 높이 방향을 따라서 연장되고, 원료 가스를, 웨이퍼 보트(4)를 향하여 공급하는 분산 노즐(8, 10)과, 처리 용기(2)의 하부에 형성되는 배기구(12)와, 압력 조정 밸브(14B)를 개재하여 배기구(12)에 접속되는, 진공 펌프(16)를 포함하는 진공 배기계(14)와, 처리 용기(2)를 둘러싸는 가열부(6)를 갖고 있다.
그리고, 도 1의 성막 장치에 있어서, 예를 들면 산화 실리콘막을 형성하는 경우에는, 복수의 웨이퍼(W)를 지지하는 웨이퍼 보트(4)가 처리 용기(2) 내에 수용되어, 가열부(6)에 의해 웨이퍼(W)가 소정의 온도, 예를 들면 600℃ 정도로 가열된다. 가스 공급부(7)로부터, 원료 가스로서, 예를 들면 실리콘 원료 가스가 분산 노즐(8)에 공급되어, 분산 노즐(8)의 길이 방향을 따라서 형성되는 다수의 가스 분사공(8A)으로부터 실리콘 원료 가스가 웨이퍼(W)를 향하여 공급된다. 또한, 가스 공급부(7)로부터, 반응 가스로서, 예를 들면 오존 가스가 분산 노즐(10)에 공급되어, 분산 노즐(10)의 길이 방향을 따라서 형성되는 다수의 가스 분사공(10A)으로부터 오존 가스가 웨이퍼(W)를 향하여 공급된다. 한편, 처리 용기(2)의 내부는 진공 배기계(14)에 의해 배기되고, 소정의 압력으로 유지된다. 실리콘 원료 가스와 오존 가스가 반응하여, 웨이퍼(W) 상에 산화 실리콘막이 퇴적된다.
또한, 가스 공급부(7)의 개폐 밸브(8B) 및 개폐 밸브(10B)를 교대로 개폐함으로써 Si 함유의 원료 가스와 산화성 가스인 오존 가스를 교대로 반복하여 공급하고, 웨이퍼에 흡착된 Si 함유의 원료 가스를 오존 가스와 반응시켜 산화 실리콘막을 성막하는 성막 방법이 행해지는 경우도 있다. 이 성막 방법은, 형성되는 막질이 비교적 양호하고, 또한 비교적 저온에서 성막할 수 있다는 점에서 유리하다.
일본공개특허공보 평09-077593호 일본공개특허공보 2009-246318호 일본공개특허공보 2006-054432호
그런데, 반도체 디바이스의 제조 공정에는, 배선 구조 등을 구축하기 위해 배선이 되는 금속 함유막 상에 절연막으로서 상기 산화 실리콘막을 적층 형성하는 공정이 행해지는 경우가 있다. 상기 공정을 행하는 데 있어서, 전(前)공정에서 실리콘 기판 등의 웨이퍼 상에 금속 함유막으로서, 예를 들면 텅스텐막 등이 형성되어 있고, 이 웨이퍼는 클린룸 내의 대기압 분위기에 노출되어 반송되거나, 혹은 청정한 불활성 가스 분위기의 밀폐된 운반 용기에 수납되어 반송되거나 한다.
이때, 상기 금속 함유막인 텅스텐막의 표면이 클린룸 내의 청정 분위기 중의 산소나 수분과 반응하거나, 혹은 운반 용기 중에 근소하게 존재하는 산소나 수분과 반응하거나 하여, 이 텅스텐막의 표면에 근소한 두께로 자연스럽게 금속 산화막이 형성되어 버린다.
이 자연스럽게 형성되는 금속 산화막은, 반도체 디바이스의 전기 특성을 열화시키는 원인이 되기 때문에, 그 막두께의 증가를 억제하거나, 혹은 바람직하게는 제거하는 것이 좋지만, 이 금속 산화막을 제거하는 공정을 행하는 것은, 그만큼 공정수가 증가하기 때문에 바람직하지 않다. 그 때문에, 종래에는 일반적으로, 금속 산화막을 제거하는 일 없이 그대로, 전술한 바와 같은 CVD법을 이용하여 그 금속 산화막 상에 산화 실리콘막을 형성하고 있었다.
한편, 종래 이용하고 있던 CVD법을 단순히 적용하여 산화 실리콘막을 적층한 경우, 한쪽의 성막 가스인 산화성 가스에 의해 반대로 금속 산화막의 두께가 증가해 버리는 현상이 발생하여, 이 결과, 반도체 디바이스의 전기 특성을 대폭으로 저하시켜 버린다는 문제점이 있었다(예를 들면, 특허문헌 3). 특히, 이 금속 산화막이 두꺼워지면, 전술한 바와 같이 전기 특성을 더욱 저하시킬뿐만 아니라, 형성되는 침 형상 결정(needle-like crystal)에 기인하여 형상 불량이 발생한다는 문제점도 있었다.
본 발명은, 상기에 비추어, 산화 실리콘막으로 이루어지는 박막과, 이 하지(base)의 금속 함유막과의 계면에 존재하게 되는 금속 산화막의 두께를 컨트롤하여, 이 두께를 억제하는 것이 가능한 성막 방법 및 성막 장치를 제공한다.
본 발명자들은, 산화 실리콘막의 형성에 대해서 예의 연구한 결과, 금속 산화막의 막두께의 증가에는, 반응 가스인 오존의 확산이 관여하고 있는 것을 발견하여, 원료 가스를 흡착시키는 흡착 공정에서 원료 가스를 처리 용기 내에 가둠으로써 웨이퍼의 표면에 많은 원료 가스를 흡착시킬 수 있어, 이에 따라 오존의 관여를 억제하는 것이 가능해진다는 인식을 얻음으로써, 본 발명에 이른 것이다.
본 발명의 제1 태양에 의하면, 피처리체를 수용할 수 있는 처리 용기와, 제1 개폐 밸브를 가져 상기 처리 용기 내에 원료 가스를 공급할 수 있는 원료 가스 공급계와, 제2 개폐 밸브를 가져 상기 처리 용기 내에 반응 가스를 공급할 수 있는 반응 가스 공급계와, 제3 개폐 밸브를 가져 상기 처리 용기 내의 분위기를 진공으로 배기할 수 있는 진공 배기계를 구비한 성막 장치를 이용하여, 표면에 금속 함유막이 형성된 상기 피처리체에 산화 실리콘막으로 이루어지는 박막을 형성하는 성막 방법이 제공된다. 이 성막 방법에 있어서는, 상기 진공 배기계의 상기 제3 개폐 밸브를 닫고, 상기 원료 가스 공급계의 상기 제1 개폐 밸브를 소정의 기간 열어 상기 원료 가스를 상기 처리 용기에 공급한 후에 닫고, 상기 제1 개폐 밸브를 소정의 기간 닫은 채 상기 처리 용기 내의 상기 원료 가스를 상기 피처리체의 표면에 흡착시키는 흡착 공정과, 상기 반응 가스 공급계의 상기 제2 개폐 밸브를 열어 상기 반응 가스를 상기 처리 용기 내에 공급하여 상기 반응 가스를 상기 원료 가스와 반응시켜 박막을 형성하는 반응 공정이, 사이에 간헐 기간을 두고 교대로 복수회 반복된다.
본 발명의 제2 태양에 의하면, 피처리체를 수용할 수 있는 처리 용기와, 상기 피처리체를 보지(保持; holding)하는 보지부와, 상기 피처리체를 가열하는 가열부와, 개폐 밸브를 가져 상기 처리 용기 내에 원료 가스를 공급할 수 있는 원료 가스 공급계와, 개폐 밸브를 가져 상기 처리 용기 내에 반응 가스를 공급할 수 있는 반응 가스 공급계와, 개폐 밸브를 가져 상기 처리 용기 내의 분위기를 진공으로 배기할 수 있는 진공 배기계와, 제1 태양의 성막 방법을 실행하도록 장치 전체를 제어하는 장치 제어부를 구비한 성막 장치가 제공된다.
본 명세서에 조입되어, 그 일부를 구성하고 있는, 첨부되어 있는 도면은, 본 발명의 실시 형태를 나타내고, 위에서 부여된 일반적인 설명과, 이하에서 부여되는 실시 형태의 상세한 설명과 함께, 본 발명의 원리를 설명하는 역할을 행한다.
도 1은 관련 기술의, 배치식의 성막 장치를 나타내는 개략도이다.
도 2는 본 발명의 실시 형태에 따른 성막 장치를 나타내는 구성도이다.
도 3은 본 발명의 실시 형태에 따른 성막 방법을 행할 때의 각 밸브의 동작을 나타내는 그래프이다.
도 4는 본 발명의 실시 형태에 따른 성막 방법으로 형성되는 다층 박막의 단면을 나타내는 확대 단면도이다.
도 5는 원료 가스의 홀드 기간과 1사이클당의 성막 레이트와의 관계를 나타내는 그래프이다.
도 6은 1사이클당의 성막 레이트와 텅스텐의 금속 산화막의 막두께와의 관계를 나타내는 그래프이다.
도 7은 금속 함유막과 산화 실리콘막과의 계면 근방에 있어서 금속 함유막이 산화되는 이유를 설명하기 위한 도면이다.
도 8은 1사이클당의 성막 레이트와 티탄 질화막의 금속 산화막의 막두께와의 관계를 나타내는 그래프이다.
본 발명의 실시 형태에 따른 성막 방법 및 성막 장치에 의하면, 산화 실리콘막으로 이루어지는 박막과, 이 하지의 금속 함유막과의 계면에 존재하게 되는 금속 산화막의 두께를 컨트롤하여, 이 두께를 억제할 수 있다. 이 결과, 상기 금속 산화막의 막두께를 억제하여 전기적 특성의 저하를 방지하는 것이 가능해짐과 함께, 형상 불량의 발생도 방지할 수 있다.
이하에, 본 발명의 실시 형태에 따른 성막 방법 및 성막 장치를 첨부 도면에 기초하여 상술한다. 도 2는 본 발명의 실시 형태에 따른 성막 장치의 일 예를 나타내는 구성도이고, 도 3은 본 발명의 실시 형태에 따른 성막 방법을 행할 때의 각 개폐 밸브의 동작을 나타내는 그래프이다.
여기에서는, 원료 가스로서 Si 함유의 유기 원료인 3DMAS(Tris(dimethylamino) silane: SiH[N(CH3)2]3)를 이용하고, 반응 가스로서 산화성 가스인 오존을 이용하여, 박막으로서 산화 실리콘(SiO2)막을 성막하는 경우를 예로 들어 설명한다.
도 2에 나타내는 바와 같이, 이 성막 장치(20)는, 피처리체인 반도체 웨이퍼(W)를 복수매 수용할 수 있는 처리 용기(22)를 갖고 있다. 이 처리 용기(22)는 천장이 있는 원통체 형상을 갖는 종장(vertically long)의 내통(inner tube; 24)과, 천장이 있는 원통체 형상을 갖는 종장의 외통(26)에 의해 구성되는 이중관 구조를 갖고 있다. 외통(26)은, 내통(24)의 외주(outer circumference)와 외통(26)의 내주와의 사이에 소정의 간격을 두고 내통(24)을 둘러싸고 있다.
이들 내통(24)과 외통(26)은 모두 석영에 의해 형성되며, 하단부는 개구되어 있다. 처리 용기(22)의 직경은, 예를 들면 직경이 300㎜의 웨이퍼(W)를 수용하는 경우에는 400∼500㎜ 정도이다. 처리 용기(22)의 내부 용량은, 웨이퍼(W)의 수용 매수에 의존하며, 예를 들면 최대 150매 정도의 웨이퍼(W)를 수용하는 경우에는 200리터 정도이다.
외통(26)의 하단부에는, 원통체 형상을 갖는, 예를 들면 스테인리스 스틸제의 매니폴드(28)가 O링 등의 시일 부재(30)를 개재하여 기밀하게 접속되어 있고, 이 매니폴드(28)에 의해 외통(26)의 하단부가 지지되어 있다. 또한, 이 매니폴드(28)는, 도시하지 않은 베이스 플레이트에 의해 지지되어 있다. 또한 매니폴드(28)의 내벽에는, 링 형상을 갖는 지지대(32)가 설치되어 있어, 이 지지대(32)에 의해 내통(24)의 하단부가 지지된다.
처리 용기(22)의 내통(24) 내에는, 웨이퍼 보지부로서의 웨이퍼 보트(34)가 수용되어 있다. 웨이퍼 보트(34)에는, 피처리체로서의 복수의 웨이퍼(W)가 소정의 피치(pitch)로 보지된다. 본 실시 형태에서는, 300㎜의 직경을 갖는, 예를 들면 50∼100매 정도의 웨이퍼(W)가 대략 등피치로 웨이퍼 보트(34)에 의해 다단으로 보지된다. 웨이퍼 보트(34)는, 후술하는 바와 같이 승강 가능하고, 매니폴드(28)의 하부 개구를 통하여, 처리 용기(22)의 하방으로부터 내통(24) 내에 수용되어, 내통(24)으로부터 취출된다. 웨이퍼 보트(34)는, 예를 들면 석영으로 제작된다.
또한 웨이퍼 보트(34)가 수용되어 있을 때에는, 처리 용기(22)의 하단인 매니폴드(28)의 하부 개구는, 예를 들면 석영이나 스테인리스판으로 이루어지는 덮개부(36)에 의해 밀폐된다. 처리 용기(22)의 하단부와 덮개부(36)와의 사이에는, 기밀성을 유지하기 위해, 예를 들면 O링 등의 시일 부재(38)가 개재된다. 웨이퍼 보트(34)는, 석영제의 보온통(40)을 개재하여 테이블(42) 상에 올려놓여져 있고, 이 테이블(42)은, 매니폴드(28)의 하단 개구를 개폐하는 덮개부(36)를 관통하는 회전축(44)의 상단부에 지지된다.
회전축(44)과, 덮개부(36)에 있어서의 회전축(44)이 관통하는 구멍과의 사이에는, 예를 들면 자성 유체 시일(46)이 형성되어, 이에 따라 회전축(44)은 기밀하게 시일되면서 회전 가능하게 지지된다. 회전축(44)은, 예를 들면 보트 엘리베이터 등의 승강 기구(48)에 지지된 아암(50)의 선단(先端)에 부착되어 있어, 웨이퍼 보트(34) 및 덮개부(36) 등을 일체적으로 승강할 수 있다. 또한, 테이블(42)을 덮개부(36)측으로 고정해 설치하여, 웨이퍼 보트(34)를 회전시키는 일 없이, 웨이퍼(W)에 대하여 성막 처리를 행하도록 해도 좋다.
처리 용기(22)의 측부에는, 처리 용기(22)를 둘러싸는, 예를 들면 카본 와이어제의 히터로 이루어는 가열부(52)가 형성되어, 이에 따라, 이의 내측에 위치하는 처리 용기(22) 및 이 안의 웨이퍼(W)가 가열된다. 그리고, 원료 가스를 공급하는 원료 가스 공급계(54)와, 반응 가스를 공급하는 반응 가스 공급계(56)와, 퍼지 가스로서 불활성 가스를 공급하는 퍼지 가스 공급계(58)가 매니폴드(28)에 형성된다.
구체적으로는, 원료 가스 공급계(54)는, 매니폴드(28)를 내측으로 기밀하게 관통하도록 하여 부착된 석영으로 이루어지는 L자 형상을 갖는 가스 노즐(60)을 갖고 있다. 이 가스 노즐(60)은, 내통(24) 내를, 높이 방향의 전역에 걸쳐 연장되어 있고, 소정의 피치로 다수의 가스 분사공(60A)이 형성되어, 웨이퍼 보트(34)에 지지된 각 웨이퍼(W)에 대하여 원료 가스를 횡방향으로부터 공급할 수 있다. 가스 노즐(60)에는 가스 통로(62)가 접속되어 있다.
가스 통로(62)에는, 매스 플로우 컨트롤러와 같은 유량 제어기(62A)와, 가스의 유통의 개시 및 정지(차단)를 행하는 개폐 밸브(62B)가 순차 설치되어 있어, 이 때문에, 필요에 따라서 가스 노즐(60)에 대하여 유량 제어하면서 원료 가스를 흘려, 정지할 수 있다. 여기에서 원료 가스로서는, 전술한 바와 같이 Si 함유의 3DMAS가 이용된다. 이 액체 원료인 3DMAS는, 기화기(63)에 의해 기화되고, 캐리어 가스에 의해 수송된다. 구체적으로는, 기화기(63)를 이용하여 3DMAS의 온도를 조정함으로써, 3DMAS의 증기압이 제어되어, 기화되는 3DMAS의 양이 제어된다. 캐리어 가스로서는 N2 가스 및 Ar이나 He 등의 희가스(rare gas) 등의 불활성 가스를 이용할 수 있다. 또한 캐리어 가스를 이용하지 않고, 기화된 3DMAS 가스가 수송되어도 좋다.
본 실시 형태에 있어서는, 기화기(63)로서 베이킹 방식의 기화기가 사용된다. 이 기화기는, 3DMAS를 저류(store)하는 원료 탱크(63T)와, 원료 탱크(63T)를 가열하는 가열 히터(63A)를 가져, 원료 탱크 내의 3DMAS를 가열함으로써 3DMAS를 기화시켜, 기화 3DMAS 가스를 직접 처리 용기(22) 내에 도입한다. 이 경우에는, 캐리어 가스는 이용되지 않는다. 또한, 기화기(63)에는 압력계(63B)가 설치되어, 3DMAS의 증기압이 처리 용기(22) 내의 압력보다도 높아지도록, 3DMAS의 온도가 제어된다. 이 제어는 도시하지 않은 온도 컨트롤러에 의해 행해진다.
또한, 기화기(63)로서, 인젝션 방식의 기화기를 사용해도 좋다. 이 기화기에서는 처리 용기(22) 내에 기화 3DMAS 가스를 공급할 때에 유량을 안정화시키기 위해 5∼10초 정도만 처리 용기(22) 내에 통과시키지 않고 원료 가스를 배기할 필요가 있기 때문에, 고가의 유기 금속 재료 가스를 쓸데없이 버리지 않으면 안 된다. 따라서, 원료의 유효한 이용의 관점에서는 베이킹 방식의 기화기를 이용하는 것이 좋다.
또한, 반응 가스 공급계(56)는, 매니폴드(28)를 내측으로 기밀하게 관통하도록 하여 부착된 석영으로 이루어지는 L자 형상을 갖는 가스 노즐(64)을 갖고 있다. 이 가스 노즐(64)은, 내통(24) 내를, 높이 방향의 전역에 걸쳐 연장되어 있고, 소정의 피치로 다수의 가스 분사공(64A)이 형성되어, 반응 가스를 웨이퍼 보트(34)에 지지된 각 웨이퍼(W)에 대하여 횡방향으로부터 공급할 수 있다. 가스 노즐(64)에는 가스 통로(66)가 접속되어 있다. 이 가스 통로(66)에는, 매스 플로우 컨트롤러와 같은 유량 제어기(66A)와, 가스의 유통의 개시와 정지(차단)를 행하는 개폐 밸브(66B)가 순차 설치되어 있어, 이 때문에, 필요에 따라서 가스 노즐(64)에 대하여 유량 제어하면서 반응 가스를 흘려, 정지할 수 있다. 여기에서 반응 가스로서는, 전술한 바와 같이 오존(O3)이 이용된다.
또한, 퍼지 가스 공급계(58)는, 매니폴드(28)를 내측으로 기밀하게 관통하도록 하여 부착된 석영으로 이루어지는 L자 형상을 갖는 가스 노즐(68)을 갖고 있다. 이 가스 노즐(68)은, 내통(24) 내를, 높이 방향의 전역에 걸쳐 연장되어 있고, 소정의 피치로 다수의 가스 분사공(68A)이 형성되어, 퍼지 가스를 웨이퍼 보트(34)에 지지된 각 웨이퍼(W)에 대하여 횡방향으로부터 공급할 수 있다. 가스 노즐(68)에는 가스 통로(70)가 접속되어 있다. 가스 통로(70)에는, 매스 플로우 컨트롤러와 같은 유량 제어기(70A)와, 가스의 유통의 개시와 정지(차단)를 행하는 개폐 밸브(70B)가 순차 설치되어 있어, 이 때문에, 필요에 따라서 가스 노즐(68)에 대하여 유량 제어하면서 반응 가스를 흘려, 정지할 수 있다. 본 실시 형태에 있어서는 퍼지 가스로서, 전술한 바와 같이 질소 가스가 이용된다. 다른 실시 형태에서는, 퍼지 가스로서, 질소 가스를 대신하여 Ar, He 등의 희가스를 이용해도 좋다.
그리고, 각 가스 노즐(60, 64, 68)은, 내통(24) 내의 일측에 집합시켜 설치되어 있고(도시예에서는 스페이스의 관계상 가스 노즐(68)을 다른 가스 노즐(60, 64)에 대하여 반대측에 기재하고 있음), 이 각 가스 노즐(60, 64, 68)에 대하여 대향하는 내통(24)의 측벽에는, 직경이 큰 복수의 가스 유통공(72)이 상하 방향을 따라서 배열되어, 형성되어 있다. 이 때문에, 가스 노즐(60, 64, 68)로부터 공급된 가스는, 웨이퍼 간을 통과하여 수평 방향으로 흐르고, 가스 유통공(72)을 통과하여 내통(24)과 외통(26)과의 사이의 간극(74)에 안내된다.
그리고, 매니폴드(28)의 상부측에는, 내통(24)과 외통(26)과의 사이의 간극(74)에 연통되는 배기구(76)가 형성되고 있고, 이 배기구(76)에는 처리 용기(22)를 진공 배기하는 진공 배기계(78)가 설치되어 있다. 구체적으로는, 진공 배기계(78)는, 배기구(76)에 접속되는 배기 통로(80)를 갖고 있고, 배기 통로(80)의 도중에는, 밸브체의 개도(opening degree)가 조정 가능하며, 그 밸브체의 개도를 바꿈으로써 처리 용기(22) 내의 압력을 조정하는 개폐 밸브(80B)와, 진공 펌프(82)가 순차 설치되어 있어, 처리 용기(22) 내의 분위기를 압력 조정하면서 진공 배기할 수 있도록 되어 있다. 배기 통로(80)에 설치된 개폐 밸브(80B)의 밸브체는, 전개위치(fully open position)에서 전폐 위치(fully closed position)까지의 범위에서 임의로 조정할 수 있다. 또한, 밸브체가 전폐인 경우, 처리 용기(22)로부터의 가스는 개폐 밸브(80B)에 의해 완전히 차단된다.
또한, 성막 장치(20)의 전체의 동작을 제어하기 위해, 예를 들면 컴퓨터로 이루어지는 장치 제어부(84)를 갖고 있다. 장치 제어부(84)에 의해, 각 가스의 공급의 개시 및 정지, 진공 배기계(78)의 개폐 밸브(80B)의 밸브체의 개도 조정을 포함하는 개폐 동작, 프로세스 압력, 성막 온도 등이 제어되고, 성막 장치(20)에 있어서 성막 처리가 실시된다. 이러한 제어는, 성막 장치(20)의 전체의 동작을 제어하기 위한 컴퓨터 프로그램을 장치 제어부(84)에 의해 실행함으로써 행해진다. 이러한 컴퓨터 프로그램은 기억 매체(86)에 기억되어, 장치 제어부(84)에 로드된다. 기억 매체(86)로서는, 플렉시블 디스크, CD(Compact　Disc), 하드 디스크, 플래시 메모리 혹은 DVD 등을 이용할 수 있다.
다음으로, 이상과 같이 구성된 성막 장치(20)를 이용하여 행해지는, 본 발명의 실시 형태에 따른 성막 방법에 대해서 도 4 내지 도 7도 참조하여 설명한다. 도 4는 본 성막 방법으로 형성되는 다층 박막의 단면을 나타내는 확대 단면도이고, 도 5는 원료 가스의 홀드 기간과 1사이클당의 성막 레이트와의 관계를 나타내는 그래프이고, 도 6은 1사이클당의 성막 레이트와 금속 산화막의 막두께와의 관계를 나타내는 그래프이고, 도 7은 금속 함유막과 산화 실리콘막과의 계면 근방에 있어서 금속 함유막이 산화되는 이유를 설명하기 위한 도면이다. 전술한 바와 같이, 이하에 설명하는 동작은, 기억 매체(86)에 기억된 프로그램에 기초하여 행해진다.
또한, 이하의 설명에 있어서, 웨이퍼(W)는, 예를 들면 실리콘 웨이퍼라도 좋으며, 그의 표면에는, 전(前)공정에서 금속 함유막으로서, 예를 들면 텅스텐막이 형성되어 있다. 이 웨이퍼(W)는, 운반 용기에 수용되어, 전공정에 있어서의 성막 장치에서 성막 장치(20)까지 반송된다. 이때, 운반 용기 내부의 분위기는, 클린룸 내의 분위기와 동일한 대기 분위기나, 청정한 불활성 가스 분위기로 유지되어 있다. 또한, 텅스텐막의 표면은, 클린룸 내의 대기 분위기 중의 산소나 수분에 노출되거나, 또는 청정한 불활성 가스 분위기 중에 근소하게 존재하는 산소나 수분에 노출된다. 그 결과, 텅스텐막의 표면에는 근소한 두께로 자연 금속 산화막이 형성되어 있다.
매니폴드(28)의 하부 개구로부터 웨이퍼 보트(34)가 취출되어, 처리 용기(22)의 하방에 보지된다. 이에 따라, 웨이퍼 보트(34)는, 예를 들면 상온으로 유지되어, 이때, 웨이퍼 보트(34)에 대하여 복수(예를 들면 50매)의 웨이퍼(W)가 수용된다. 다음으로, 웨이퍼(W)가 수용된 웨이퍼 보트(34)가 상승되어, 처리 용기(22) 내에 로드된다. 덮개부(36)에 의해 처리 용기(22)의 하단부(매니폴드(28)의 하부 개구)가 닫혀, 처리 용기(22)가 밀폐된다.　
또한, 이때, 처리 용기(22) 내의 온도는, 성막 온도보다 낮고 상온보다는 높은 온도로 유지되어 있다.
이어서, 진공 배기계(78)의 진공 펌프(82)가 기동되고, 처리 용기(22)가 진공에 배기됨과 함께, 개폐 밸브(80B)에 의해 처리 용기(22) 내의 압력이 소정의 프로세스 압력으로 유지된다. 성막 중은, 진공 펌프(82) 및 개폐 밸브(80B)는 연속적으로 구동되어 있다.　
또한, 가열부(52)로의 공급 전력을 증대시킴으로써, 웨이퍼(W)를 성막 온도까지 가열하여 안정시키고, 그 후, 성막 처리를 행하는데 필요시 되는 소정의 처리 가스를 이하에 나타내는 바와 같이 유량 제어하면서 성막 처리를 행한다.
즉 원료 가스 공급계(54)의 가스 노즐(60)로부터는 Si 함유 가스인 3DMAS 가스가 공급되고, 반응 가스 공급계(56)의 가스 노즐(64)로부터는 오존이 공급된다. 또한 퍼지 가스 공급계(58)의 가스 노즐(68)로부터는 퍼지 가스로서 N2 가스가 공급된다.
공급된 각 가스는, 웨이퍼 보트(34)에 다단으로 지지되어 있는 웨이퍼 간을 수평 방향으로 흘러 반대측에 위치하는 가스 유통공(72)을 통과하여 내통(24)과 외통(26)과의 사이의 간극(74)에 흘러든다. 그 후, 이들 가스는 외통(26)의 하단에 형성된 배기구(76)로부터 진공 배기계(78)에 의해 배기된다.
다음으로, 각 가스의 공급에 대해서 도 3을 참조하면서 구체적으로 설명한다. 전술한 바와 같이, 여기에서는 원료 가스와 반응 가스가 교대로 반복하여 공급된다. 도 3(A)는 원료 가스의 개폐 밸브(62B)의 개폐 동작을 나타내고, 도 3(B)는 반응 가스의 개폐 밸브(66B)의 개폐 동작을 나타내고, 도 3(C)는 진공 배기계의 개폐 밸브(80B)의 개폐 동작(밸브체의 개도)을 나타내고 있다.
즉, 도 3(A)에 나타내는 바와 같이, 원료 가스의 개폐 밸브(62B)를 소정의 기간만 열어 Si 함유의 원료 가스를 일시적으로 공급함으로써 원료 가스를 웨이퍼(W)의 표면에 흡착시키는 흡착 공정과, 원료 가스의 공급을 정지하고 처리 용기(22) 내의 분위기를 배기하는 배기 공정과, 도 3(B)에 나타내는 바와 같이 반응 가스의 개폐 밸브(66B)를 열어 반응 가스인 오존을 공급함으로써 웨이퍼 표면 상에 흡착되어 있는 원료 가스와 반응시켜 얇은 막두께의 SiO2막을 형성하는 반응 공정과, 반응 가스의 공급을 정지하고 처리 용기(22) 내의 분위기를 배기하는 배기 공정이, 이 순서로 복수회 교대로 반복되어, 박막이 성막된다.
여기에서 하나의 흡착 공정에서 다음의 흡착 공정까지의 기간이 1사이클이 되며, 1사이클로, 전술한 바와 같이 매우 얇은(1분자층 또는 수 분자층 정도의) 박막이 형성된다. 1사이클 중의 흡착 공정(T1)의 시간 및 반응 공정(T2)의 시간은 각각 모두 60초 정도, 1사이클 중의 전반의 배기 공정(T3) 및 후반의 배기 공정(T4)의 시간은, 각각 10초 정도이다. 또한, 각 배기 공정에서는, 동시에 N2 퍼지 가스를 공급해도 좋다. 이 결과, 도 4에 나타내는 바와 같이 박막이 형성된다. 즉, 성막 처리 전은, 도 4(A)에 나타내는 바와 같이, 웨이퍼(W)의 표면에, 예를 들면 텅스텐막으로 이루어지는 금속 함유막(100)이 형성되어 있고, 이 금속 함유막(100)의 표면에는, 전술한 바와 같이 웨이퍼 반송 중에 자연 금속 산화막(102)이 형성되어 있다. 금속 산화막(102)은, 본 실시 형태에 있어서는 금속 함유막(100)이 텅스텐막인 점에서, 예를 들면 WOx(x: 정(正)의 정수)이다. 성막 처리 후에는, 도 4(B)에 나타내는 바와 같이, 금속 산화막(102) 상에 산화 실리콘막으로 이루어지는 박막(104)이 형성되게 된다. 이때, 후술하는 바와 같이 처리 용기(22) 내에 원료 가스를 밀봉하여 홀드함으로써, 금속 산화막(102)을 환원시켜, 금속 산화막(102)의 두께를 컨트롤할 수 있다.
여기에서 본 실시 형태의 성막 방법에서는, 흡착 공정의 전체에 걸쳐 원료 가스를 공급하는 것이 아니라, 도 3(A)에 나타내는 바와 같이 흡착 공정의 최초의 소정의 기간(t1)만 개폐 밸브(62B)를 열어 원료 가스를 흘리고, 그 후, 개폐 밸브(62B)를 닫아 소정의 기간(h)만 방치하고 있다. 또한, 도 3(C)에 나타내는 바와 같이, 흡착 공정(T1)의 전체에 걸쳐 진공 배기계의 개폐 밸브(80B)가 닫혀져 있다. 원료 가스는 최초의 기간(t1)만 흘려지고, 그 후의 처리의 기간(h)은, 원료 가스의 개폐 밸브(62B)와 진공 배기계의 개폐 밸브(80B)는 모두 닫혀져 있기 때문에, 원료 가스는 처리 용기(22) 내에 갇혀(체류되어) 있다. 이 결과, 웨이퍼(W)의 표면, 즉 금속 산화막(102)의 표면에는, 다량으로 원료 가스가 흡착되게 된다. 이때, 후술하는 바와 같이 이 소정의 기간(이하 「홀드 기간」이라고도 칭함)(h)의 길이를 조정함으로써 상기 금속 산화막(102)의 두께를 컨트롤할 수 있다.
최초의 기간(t1)에 있어서의 원료 가스의 유량은, 10∼500sccm 정도이다. 또한, 흡착 공정(T1)에 있어서의 처리 용기(22) 내의 압력은, 최초에 급격하게 상승한 후에, 원료 가스의 개폐 밸브(62B)를 닫음과 동시에 일정해져, 이때의 압력은 원료 가스의 공급량에도 따르지만, 예를 들면 667Pa 정도이다.
다음으로, 흡착 공정이 종료되면, 전반의 배기 공정(T3)으로 이행한다. 즉, 전체 가스의 공급을 정지한 채 진공 배기계의 개폐 밸브(80B)를 전개로 하여, 진공 펌프(82)에 의해 처리 용기(22) 내에 잔류하는 가스를 급속히 배기한다. 또한, 이 경우, 퍼지 가스인 N2 가스를 공급하여 잔류 가스의 배출을 촉진시키도록 해도 좋다. 이에 따라, 처리 용기(22) 내의 원료 가스(3DMAS)의 농도가 급격하게 저하된다.
다음으로, 반응 공정(T2)으로 이행한다. 여기에서는, 도 3(B)에 나타내는 바와 같이 반응 가스의 개폐 밸브(66B)를 열어, 반응 공정(T2)의 전체 기간에 걸쳐 반응 가스인 오존을 공급한다. 이때의 진공 배기계의 개폐 밸브(80B)는 전개라도 좋고, 가스의 배기량이 충분하다면 100％ 이하의 밸브체의 개도라도 좋으며, 도시예에서는, 예를 들면 밸브체의 개도 50％로 일정하게 하고 있다.
또한, 이때, 예를 들면 매분당 6.5표준리터 (slm)의 O2를 오존 발생기에 공급하여 200g/Nm3 정도의 오존을 발생시켜, 이 양의 오존을 포함하는 반응 가스를 공급하고 있다. 오존의 공급에 의해, 웨이퍼(W)의 표면에 흡착되어 있는 원료 가스와 반응하여 산화 실리콘으로 이루어지는 박막(104)이 형성된다. 이 경우, 종래의 성막 방법에서는, 오존이 웨이퍼 표면에 흡착되어 있는 원료 가스나 박막(104) 중을 확산하여 하층의 금속 함유막(100)의 표면을 산화시켜 금속 산화막(102)의 두께가 증가해 버렸다.
그러나, 본 실시 형태에 있어서는, 전술한 바와 같이 원료 가스의 홀드 기간(h)을 형성하여 적정하게 원료 가스를 웨이퍼 표면에 흡착시키도록 했기 때문에, 오존의 확산이 억제되어, 금속 산화막(102)의 증가를 억제할 수 있을 뿐만 아니라, 홀드 기간(h)의 길이에 따라서는 금속 산화막(102)의 두께를 반대로 감소시킬 수 있다.
이와 같이, 반응 공정(T2)이 종료했다면, 후반의 배기 공정(T4)으로 이행한다. 즉, 전체 가스의 공급을 정지함과 함께 진공 배기계의 개폐 밸브(80B)를 전개로 하여, 진공 펌프(82)에 의해 처리 용기(22) 내에 잔류하는 가스를 급속히 배기한다. 또한, 이 경우, 퍼지 가스인 N2 가스를 공급하여 잔류 가스의 배출을 촉진시키도록 해도 좋다. 이상에 의해, 1사이클의 성막 공정이 종료하고, 1사이클의 각 공정을 필요에 따라서 복수회 반복해 행하여, 필요로 하는 막두께를 갖는 박막, 즉 산화 실리콘으로 이루어지는 박막(104)이 얻어진다. 또한, 성막 처리 중은, 프로세스 압력은 베이스압(예를 들면 13.3Pa 정도)으로부터 133.3Pa의 범위 내로 유지되어 있다.
전술한 바와 같이, 본 실시 형태에 의하면, 원료 가스를 공급하는 흡착 공정(T1)에 있어서, 원료 가스의 개폐 밸브(62B)와 진공 배기계(78)의 개폐 밸브(80B)를 모두 닫아 처리 용기(22) 내에 원료 가스를 가두어 외부로 흘러나오지 않도록 한 홀드 기간(h)을 형성하여, 원료 가스를 적정하게 웨이퍼(W)의 표면에 흡착시키도록 했기 때문에, 자연스럽게 형성되어 있던 금속 산화막(102)의 두께를 억제할 수 있다. 특히, 이 홀드 기간(h)의 길이를 조정함으로써, 금속 산화막(102)을 환원시켜 이 금속 산화막(102)의 두께를 컨트롤하는 것이 가능해진다. 이 결과, 금속 산화막(102)의 막두께를 억제하여 전기적 특성의 저하를 방지하는 것이 가능해짐과 함께, 형상 불량의 발생도 방지하는 것이 가능해진다.
＜평가 실험 및 그의 결과＞
다음으로, 앞서 설명한, 본 발명의 실시 형태에 따라 성막 방법에 대해서 행한 평가 실험의 결과에 대해서 설명한다. 도 5는 홀드 기간과 1사이클당의 성막 레이트와의 관계를 나타내는 그래프이고, 도 6은 1사이클당의 성막 레이트와 금속 함유막 표면과 금속 산화막의 막두께와의 관계를 나타내는 그래프이다. 여기에서, 반응 공정(T2)의 시간은 1∼30초의 사이로 고정하고, 원료 가스의 개폐 밸브(62B)가 열려 있는 소정의 기간(t1)은 1∼30초의 사이로 고정했다. 그리고, 흡착 공정(T1)의 시간을 변화시킴으로써, 흡착 공정에 있어서 원료 가스의 개폐 밸브(62B)가 닫혀 있는 시간, 즉 홀드 기간(h)(＝T1－t1)을 변화시켰다.
도 5에 있어서, 이 홀드 기간을 횡축에 취하고, 1사이클당의 성막 레이트를 종축에 취하고 있다. 또한, 원료 가스로서 Si 함유의 원료인 3DMAS를 흘리고, 반응 가스로서 오존(10Vol％의 오존을 포함하는 산소)을 흘렸다. 또한 금속 함유막(100)으로서는 텅스텐막을 이용하고, 이 텅스텐막의 표면에는 자연스럽게 형성된, 텅스텐의 금속 산화막(102)이 부착되어 있는 실리콘 웨이퍼를 이용했다. 여기에서, 3DMAS의 공급 총량을 비교예(종래 조건)의 1/4로 설정하고 있다. 성막시의 웨이퍼 온도는 550℃, 프로세스 압력(최대값)은 1.2kPa였다. 또한 비교예로서, 원료 가스와 반응 가스를 홀드 기간을 형성하지 않고 교대로 공급하여, 산화 실리콘막을 성막했다. 각 개폐 밸브의 동작 이외의 프로세스 조건은, 전술의 본 실시 형태의 성막 방법의 경우와 동일한 조건으로 했다. 즉, 이 비교예에서는, 흡착 공정의 시간은 30초로 하고, 3DMAS의 공급 총량은 전술한 바와 같이 본 실시 형태의 성막 방법에 있어서의 공급 총량의 4배로 했다.
도 5로부터 분명한 바와 같이, 본 실시 형태와 같이, 홀드 기간(h)을 10초에서 115초 정도까지 길게 하면 할수록, 1사이클당의 성막 레이트는 0.1㎚/cycle에서 0.21㎚/cycle 정도까지 대략 직선적으로 커져 있는 것을 알 수 있다. 이 이유는, 홀드 기간(h)이 길어질수록, 웨이퍼(W)의 표면에 흡착되는 원료 가스가 증가하여, 이 결과, 성막 레이트도 향상되기 때문이라고 생각된다.
또한, 부차적인 효과로서는, 3DMAS를 X그램 공급한 종래의 조건에서는, 성막 레이트는 0.13㎚/cycle 정도였지만, 본 실시 형태의 조건의 경우에는, 공급하는 원료의 양을 1/4로 감소시켰음에도 불구하고, 홀드 기간을 길게 함으로써 성막 레이트가 대략 직선적으로 상승하고 있는 것을 알 수 있다. 그리고, 홀드 기간이 대략 40초일 때에, 성막 레이트는 종래의 조건의 경우와 대략 동일하게 되어 있다. 즉, 여기에서는 홀드 기간을 40초 이상으로 설정하면 원료의 공급 총량을 1/4로 감소시켰음에도 불구하고 종래의 조건의 경우와 대략 동등한, 혹은 그 이상의 성막 레이트가 얻어진다는 것을 알 수 있다. 바꾸어 말하면, 본 실시 형태와 같이 각 개폐 밸브의 조작을 행함으로써, 종래의 조건과 동등한 성막 레이트를 유지하면서 원료의 공급 총량을 대폭으로 감소할 수 있다는 것을 알 수 있다.
다음으로, 성막 레이트에 대응한 텅스텐의 금속 산화막(WOx)의 막두께에 대해서 측정했다. 이 결과는, 도 6에 나타나 있다. 금속 산화막의 두께는 XPS(X선 전자 분광 분석)에 의해 측정했다. 이 금속 산화막은, 전술한 바와 같이 텅스텐으로 이루어지는 금속 함유막(100)과 산화 실리콘(SiO2)으로 이루어지는 박막(104)과의 계면에 존재하는 금속 산화막(WOx)(102)이다.
성막 처리를 행하기 전에 자연스럽게 형성되어 있던 텅스텐 금속 산화막(102)의 초기값은 1.1㎚이다. 또한, 도 6에 있어서, 홀드 기간(h)의 대표적인 값이 기재되어 있다. 도 6 중의 곡선 A는 원료에 3DMAS를 이용하여 성막 온도 550℃로 성막했을 때의 특성을 나타낸다. 도 6으로부터 분명한 바와 같이, 성막 레이트가 작은 경우에는, 금속 산화막(102)의 두께는, 초기값보다도 커져 있고, 또한 성막 레이트가 커짐에 따라, 금속 산화막(102)의 두께는 급격하게 감소하여, 성막 레이트가 약 0.115㎚/cycle일 때에 금속 산화막(102)의 두께는 초기값과 거의 동일한 값이 되어 있다. 그리고, 더욱 성막 레이트가 커지면, 이에 따라 금속 산화막(102)의 감소의 정도는 완만해져 있다.
이와 같이, 원료 가스의 홀드 기간(h)을 조정하여 성막 레이트를 변화시킴으로써, 금속 함유막(100)과 박막(SiO2)(104)과의 계면에 존재하는 금속 산화막(예를 들면 WOx)(102)의 두께를 컨트롤할 수 있다는 것을 알 수 있다. 특히, 성막 레이트를 0.115㎚/cycle 이상으로 설정함으로써, 금속 산화막(102)의 두께를 이 초기값 이하로 억제하여 감소시킬 수 있다는 것을 알 수 있다. 바꾸어 말하면, 금속 산화막(102)의 두께를, 이 초기의 막두께 이하로 하기 위해서는, 여기에서는 홀드 기간(h)의 길이를 23초 이상(성막 레이트: 0.115㎚/cycle 이상)으로 설정하면 좋다는 것을 알 수 있다.
여기에서, 1사이클당의 성막 레이트가 0.115㎚/cycle보다도 작은 경우에 금속 산화막의 막두께가, 초기값보다도 두꺼워지는 이유는 이하와 같이 생각된다. 즉, 도 7(A)에 나타내는 바와 같이, 금속 함유막(100)의 표면에 자연스럽게 형성된 금속 산화막(102)의 표면에 흡착된 실리콘의 원료 가스의 분자(110)의 수가 적은 경우에는, 분자(110) 간의 극간이 많아, 나중에 도입되는 오존(112)이 극간을 화살표로 나타내는 바와 같이 통과하여 확산되기 쉽다. 이 결과, 극간을 용이하게 확산한 오존이 금속 산화막(102) 및 금속 함유막(100)에 도달하여, 이들을 더욱 산화시켜 금속 산화막(102) 자체의 두께가 두꺼워진다.
1사이클당의 성막 레이트가 증가해 가면, 도 7(B)에 나타내는 바와 같이, 금속 산화막(102) 상에 흡착된 실리콘의 원료 가스의 분자(110)의 수가 많아져, 분자(110) 간의 극간이 적어진다. 이 결과, 오존(112)이 극간을 통과하기 어려워져 금속 함유막(100)의 산화가 억제되게 된다.
또한, 성막 레이트가 0.115㎚/cycle 이상에서 금속 산화막(102)의 막두께가 초기값보다도 감소하는 이유는 이하와 같이 생각된다. 즉, 실리콘을 함유하는 원료 가스 자체는, 여기에서의 550℃ 정도의 성막 온도에서는 환원 작용을 발생하기 때문에, 자연스럽게 형성된 금속 산화막(102)이 환원 작용에 의해 환원되게 된다. 이 결과, 도 4(A)에 나타내는 이 금속 산화막(102)의 초기값의 두께는, 박막(104)의 성막 후에는, 도 4(B)에 나타내는 바와 같이 금속 산화막(102)이 얇아진다고 생각된다.
상기의 결과로부터 원료가 3DMAS의 경우에는, 각 공정에 있어서의 성막 온도는 550℃ 이상인 것이 좋고, 특히 금속 산화막(102)의 두께를 초기값 이하로 하기 위해서는 홀드 기간(h)을 적어도 23초 이상으로 설정하는 것이 좋다. 단, 이 온도의 상한값은 600℃ 정도로, 이보다도 온도가 높아지면 ALD(또는 MLD)의 관점에서 바람직하지 않다.
또한, 추가의 실험으로서, 원료로서 3DMAS를 이용하여 성막 온도를 450℃로 한 경우의 실험에 대해서 상기와 동일한 조건으로 행했다. 이때의 홀드 기간(h)은 23초의 하나의 점뿐이다. 이 결과는, 도 6 중의 포인트 B로 나타나 있으며, 성막 레이트는 0.088㎚/cycle이고, 텅스텐의 금속 산화막의 막두께는 1.77㎚이며, 초기값 1.1㎚보다도 두꺼웠다. 이 결과는, 성막 온도는 450℃보다도 550℃가 바람직한 것을 나타내고 있다.
또한, 원료 가스를 3DMAS로부터 동일한 아미노실란계 유기 소스인 DIPAS(디이소프로필아미노실란)로 변경하여, 상기와 동일한 조건으로 실험을 행했다. 이 결과를 도 6중의 포인트 C, D로 나타낸다. 포인트 C의 프로세스 조건은, 홀드 기간(h)이 23초, 성막 온도가 450℃이다. 또한, 포인트 D의 프로세스 조건은, 홀드 기간(h)이 23초, 성막 온도가 300℃이다.
도 6에 나타내는 바와 같이, 포인트 C에서의 성막 레이트는 0.15㎚/cycle이고, 텅스텐 금속 산화막의 막두께는 초기값과 동일한 1.1㎚였다. 또한, 포인트 D에서의 성막 레이트는 0.185㎚/cycle이고, 텅스텐 금속 산화막의 막두께는 초기값과 동일한 1.1㎚였다.
이와 같이, 포인트 C, D에 나타내는 바와 같이, 원료로서 3DMAS를 대신하여 DIPAS를 이용한 경우에는, 성막 온도가 450℃ 이하, 예를 들면 300∼450℃의 범위의 낮은 온도라도 성막 레이트는 크고, 게다가, 실리콘의 흡착량이 많기 때문에 텅스텐 금속 산화막의 성장을 억제할 수 있다.
덧붙여서, 이상의 각 실험에서는 금속 함유막(100)으로서 텅스텐막을 이용했지만, 이를 대신하여 금속 함유막(100)으로서 티탄 질화막(TiN)을 이용한 경우에 대해서도 실험을 행했다. 도 8은 1사이클당의 성막 레이트와 티탄 질화막의 금속 산화막의 막두께와의 관계를 나타내는 그래프이다. 이 금속 산화막의 초기 막두께는 2.7㎚였다. 앞의 도 6에 나타내는 경우와 동일하게, 홀드 기간(h)을 5초에서 113초까지 변화시켰다.
도 8에 나타내는 바와 같이, 여기에서는 홀드 기간을 길게 함에 따라, 성막 레이트가 증가하는데 수반하여, 티탄 금속 산화막의 막두께는 직선적으로 감소하고 있다. 그리고, 성막 레이트가 작은 경우에는, 금속 산화막의 막두께는, 초기값보다도 커져 있고, 성막 레이트가 약 0.11㎚/cycle일 때의 금속 산화막의 막두께는 초기 막두께와 거의 동일하게 되어 있다. 그리고, 성막 레이트가 더욱 커지면, 이에 따라, 금속 산화막의 막두께는 더욱 감소하고 있다. 여기에서는, 금속 산화막의 막두께를 1.7㎚까지 감소시킬 수 있었다.
또한, 이상의 실시예에서는, 금속 함유막으로서 텅스텐막이나 티탄 질화막을 이용한 경우를 예를 들어 설명했지만, 이 금속 함유막이란, 금속막 및 금속의 질화막을 포함하는 것으로, 구체적으로는, 전술한 금속 함유막으로서는, 텅스텐막, 텅스텐 질화막, 티탄막, 티탄 질화막, 탄탈막, 탄탈 질화막으로 이루어지는 군으로부터 선택되는 하나의 막을 이용할 수 있다.
또한, 상기 실시예에서는, Si 함유의 원료로서 3DMAS를 이용했지만, 이에 한정되지 않고, 아미노실란계 유기 소스(BTBAS, 4DMAS, DIPAS) 등을 이용할 수 있다.
또한, 상기 실시예에서는 반응 가스로서 산화성 가스인 오존을 이용했지만, 이에 한정되지 않고, O3, O2, O2 플라즈마, N2O, NO로 이루어지는 군으로부터 선택되는 하나 이상의 가스를 이용할 수 있고, 나아가서는, 일본공개특허공보 2005-175441호 공보에서 개시되어 있는 바와 같이, 133Pa 이하의 저(低)압력하에서 발생되는 산소 활성종과 수산기 활성종을 이용하도록 해도 좋다. 또한, 처리 용기(22)의 형상도 단순히 일 예를 나타낸 것에 지나지 않으며, 여기에서 설명한 이중관 구조에 한정되지 않고, 단관 구조의 처리 용기라도 좋은 것은 물론이다.
또한, 여기에서는 피처리체로서 반도체 웨이퍼를 예로 들어 설명했지만, 이 반도체 웨이퍼에는 실리콘 기판이나 GaAs, SiC, GaN 등의 화합물 반도체 기판도 포함되며, 나아가서는 이들 기판에 한정되지 않고, 액정 표시 장치에 이용하는 유리 기판이나 세라믹 기판 등에도 본 발명을 적용할 수 있다.
추가의 이점 및 변형은, 당업자에게는 용이하게 분명해 질 것이다. 따라서, 보다 넓은 태양에 있어서의 본 발명은, 여기에 나타나 기재되는 구체적인 실시 형태나, 구체적인 상세에 한정되는 것은 아니다. 따라서, 첨부의 특허 청구의 범위 및 그의 균등물로 규정되는 일반적인 발명 개념의 범위 또는 정신으로부터 일탈하는 일 없이, 여러 가지의 변경이 가능하다.

Claims (15)

  1. 피(被)처리체를 수용할 수 있는 처리 용기와,
    제1 개폐 밸브를 가져 상기 처리 용기 내에 원료 가스를 공급할 수 있는 원료 가스 공급계와,
    제2 개폐 밸브를 가져 상기 처리 용기 내에 반응 가스를 공급할 수 있는 반응 가스 공급계와,
    제3 개폐 밸브를 가져 상기 처리 용기 내의 분위기를 진공으로 배기할 수 있는 진공 배기계를 구비한 성막 장치를 이용하여, 표면에 금속 함유막이 형성된 상기 피처리체에 산화 실리콘막으로 이루어지는 박막을 형성하는 성막 방법에 있어서,
    상기 진공 배기계의 상기 제3 개폐 밸브를 닫고, 상기 원료 가스 공급계의 상기 제1 개폐 밸브를 소정의 기간 열어 상기 원료 가스를 상기 처리 용기에 공급한 후에 닫고, 상기 제1 개폐 밸브를 소정의 기간 닫은 채 상기 처리 용기 내의 상기 원료 가스를 상기 피처리체의 표면에 흡착시키는 흡착 공정과,
    상기 반응 가스 공급계의 상기 제2 개폐 밸브를 열어 상기 반응 가스를 상기 처리 용기에 공급하여 상기 반응 가스를 상기 원료 가스와 반응시킬 때 상기 반응 가스의 확산을 억제시켜 박막을 형성하는 반응 공정을, 사이에 간헐 기간을 두고 교대로 복수회 반복하고,
    상기 반응 가스는, O3, O2, N2O, NO로 이루어지는 군으로부터 선택되는 하나 이상의 가스로 이루어지는 성막 방법.
  2. 제1항에 있어서,
    상기 간헐 기간에는, 상기 진공 배기계의 상기 제3 개폐 밸브를 열어 상기 처리 용기 내를 배기하는 배기 공정이 행해지는 성막 방법.
  3. 제2항에 있어서,
    상기 배기 공정에서는, 상기 처리 용기 내에 불활성 가스가 공급되는 성막 방법.
  4. 제2항에 있어서,
    상기 배기 공정에서는, 상기 처리 용기 내로의 모든 가스의 공급을 정지하고, 상기 처리 용기가 배기되는 성막 방법.
  5. 제1항에 있어서,
    상기 흡착 공정에 있어서의 상기 원료 가스 공급계의 상기 제1 개폐 밸브가 닫히는 상기 소정의 기간의 길이를 조정함으로써 상기 금속 함유막과 상기 박막과의 계면에 형성되어 있는, 상기 금속 함유막의 금속 산화막의 두께를 컨트롤하는 성막 방법.
  6. 제5항에 있어서,
    상기 소정의 기간의 길이가, 당해 소정의 기간 후의 상기 금속 산화막의 막두께가, 자연스럽게 형성되어 있는 상기 금속 산화막의 초기의 막두께 이하가 되는 길이인 성막 방법.
  7. 제1항에 있어서,
    상기 흡착 공정과 상기 반응 공정을 복수회 반복할 때의 1회의 사이클에 있어서의 성막 레이트는 0.11㎚/cycle 이상인 성막 방법.
  8. 제1항에 있어서,
    상기 원료 가스는, 아미노실란계 유기 소스로 이루어지는 성막 방법.
  9. 제8항에 있어서,
    상기 아미노실란계 유기 소스는 3DMAS이고, 상기 흡착 공정과 상기 반응 공정에서의 상기 피처리체의 온도가 550℃ 이상인 성막 방법.
  10. 제8항에 있어서,
    상기 아미노실란계 유기 소스는 DIPAS이고, 상기 흡착 공정과 상기 반응 공정에서의 상기 피처리체의 온도가 450℃ 이하인 성막 방법.
  11. 제1항에 있어서,
    상기 금속 함유막은, 텅스텐막, 텅스텐 질화막, 티탄막, 티탄 질화막, 탄탈막, 탄탈 질화막으로 이루어지는 군으로부터 선택되는 하나의 막인 성막 방법.
  12. 제1항에 있어서,
    상기 원료 가스는, 액체의 원료를 기화기로 기화함으로써 형성되는 성막 방법.
  13. 제12항에 있어서,
    상기 기화기가, 상기 액체 원료의 온도로 결정되는 증기압을 조정하여, 기화되는 원료의 양을 제어하는 원료 용기를 포함하는 성막 방법.
  14. 삭제
  15. 피처리체를 수용할 수 있는 처리 용기와,
    상기 피처리체를 보지(保持; holding)하는 보지부와,
    상기 피처리체를 가열하는 가열부와,
    제1 개폐 밸브를 가져 상기 처리 용기 내에 원료 가스를 공급할 수 있는 원료 가스 공급계와,
    제2 개폐 밸브를 가져 상기 처리 용기 내에 반응 가스를 공급할 수 있는 반응 가스 공급계와,
    제3 개폐 밸브를 가져 상기 처리 용기 내의 분위기를 진공으로 배기할 수 있는 진공 배기계와,
    제1항에 기재된 성막 방법을 실행하도록 장치 전체를 제어하는 장치 제어부를 구비하는 성막 장치.
KR1020110074510A 2010-07-29 2011-07-27 성막 방법 및 성막 장치 Active KR101434345B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010170758 2010-07-29
JPJP-P-2010-170758 2010-07-29
JP2011105146A JP5541223B2 (ja) 2010-07-29 2011-05-10 成膜方法及び成膜装置
JPJP-P-2011-105146 2011-05-10

Publications (2)

Publication Number Publication Date
KR20120024384A KR20120024384A (ko) 2012-03-14
KR101434345B1 true KR101434345B1 (ko) 2014-08-26

Family

ID=45903990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074510A Active KR101434345B1 (ko) 2010-07-29 2011-07-27 성막 방법 및 성막 장치

Country Status (4)

Country Link
US (1) US8658247B2 (ko)
JP (1) JP5541223B2 (ko)
KR (1) KR101434345B1 (ko)
TW (1) TWI524424B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5869923B2 (ja) * 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014017296A (ja) * 2012-07-06 2014-01-30 Tokyo Electron Ltd 成膜方法
JP6196833B2 (ja) * 2012-09-26 2017-09-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6346022B2 (ja) * 2013-07-31 2018-06-20 京セラ株式会社 薄膜形成方法および太陽電池素子の製造方法
KR101494274B1 (ko) * 2013-11-08 2015-02-17 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 비휘발성 메모리 셀
US9396930B2 (en) * 2013-12-27 2016-07-19 Hitachi Kokusai Electric Inc. Substrate processing apparatus
JP6211941B2 (ja) * 2014-01-28 2017-10-11 東京エレクトロン株式会社 成膜方法および成膜装置
JP5852151B2 (ja) 2014-02-12 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5855691B2 (ja) 2014-02-25 2016-02-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6270575B2 (ja) * 2014-03-24 2018-01-31 株式会社日立国際電気 反応管、基板処理装置及び半導体装置の製造方法
JP6529348B2 (ja) 2015-06-05 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2020178020A (ja) * 2019-04-17 2020-10-29 国立大学法人山形大学 薄膜堆積方法及び装置
CN112420486A (zh) * 2019-08-22 2021-02-26 长鑫存储技术有限公司 半导体薄膜的形成方法
JP7330091B2 (ja) * 2019-12-24 2023-08-21 東京エレクトロン株式会社 成膜方法
US12322591B2 (en) 2020-07-27 2025-06-03 Asm Ip Holding B.V. Thin film deposition process
TWI867267B (zh) * 2021-02-24 2024-12-21 日商國際電氣股份有限公司 基板處理裝置、半導體裝置之製造方法、程式及排氣系統
CN114300349A (zh) * 2021-11-30 2022-04-08 上海华力集成电路制造有限公司 氮化钛薄膜生长方法及其半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006801A (ja) * 2002-04-11 2004-01-08 Hitachi Kokusai Electric Inc 縦型半導体製造装置
JP2006054432A (ja) 2004-07-15 2006-02-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2006245089A (ja) * 2005-03-01 2006-09-14 Mitsui Eng & Shipbuild Co Ltd 薄膜形成方法
JP2006316316A (ja) * 2005-05-12 2006-11-24 Adeka Corp 酸化珪素系薄膜の製造方法、酸化珪素系薄膜及び薄膜形成用原料

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI118158B (sv) * 1999-10-15 2007-07-31 Asm Int Förfarande för modifiering av utgångsämneskemikalierna i en ALD-prosess
JP4236707B2 (ja) 1995-09-14 2009-03-11 日産自動車株式会社 化学的気相成長法及び化学的気相成長装置
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
US20030059535A1 (en) * 2001-09-25 2003-03-27 Lee Luo Cycling deposition of low temperature films in a cold wall single wafer process chamber
KR100468729B1 (ko) * 2002-04-25 2005-01-29 삼성전자주식회사 Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
JP2004006551A (ja) * 2002-06-03 2004-01-08 Hitachi Kokusai Electric Inc 基板処理装置および基板処理方法
US7713592B2 (en) * 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
US20050103264A1 (en) * 2003-11-13 2005-05-19 Frank Jansen Atomic layer deposition process and apparatus
US20060125030A1 (en) * 2004-12-13 2006-06-15 Micron Technology, Inc. Hybrid ALD-CVD of PrxOy/ZrO2 films as gate dielectrics
KR101100428B1 (ko) * 2005-09-23 2011-12-30 삼성전자주식회사 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
JP4836761B2 (ja) * 2006-11-29 2011-12-14 株式会社日立国際電気 半導体デバイスの製造方法
US20080207007A1 (en) * 2007-02-27 2008-08-28 Air Products And Chemicals, Inc. Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films
US20090056877A1 (en) * 2007-08-31 2009-03-05 Tokyo Electron Limited Plasma processing apparatus
JP5306691B2 (ja) * 2008-04-01 2013-10-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP4861391B2 (ja) * 2008-11-25 2012-01-25 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP5223804B2 (ja) * 2009-07-22 2013-06-26 東京エレクトロン株式会社 成膜方法及び成膜装置
US8293658B2 (en) * 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006801A (ja) * 2002-04-11 2004-01-08 Hitachi Kokusai Electric Inc 縦型半導体製造装置
JP2006054432A (ja) 2004-07-15 2006-02-23 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2006245089A (ja) * 2005-03-01 2006-09-14 Mitsui Eng & Shipbuild Co Ltd 薄膜形成方法
JP2006316316A (ja) * 2005-05-12 2006-11-24 Adeka Corp 酸化珪素系薄膜の製造方法、酸化珪素系薄膜及び薄膜形成用原料

Also Published As

Publication number Publication date
JP5541223B2 (ja) 2014-07-09
US8658247B2 (en) 2014-02-25
JP2012049506A (ja) 2012-03-08
TWI524424B (zh) 2016-03-01
TW201209921A (en) 2012-03-01
KR20120024384A (ko) 2012-03-14
US20120190215A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
KR101434345B1 (ko) 성막 방법 및 성막 장치
JP5223804B2 (ja) 成膜方法及び成膜装置
US8431494B2 (en) Film formation method and film formation apparatus
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
KR101521466B1 (ko) 가스 공급 장치, 열처리 장치, 가스 공급 방법 및 열처리 방법
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP4961381B2 (ja) 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5190307B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5661262B2 (ja) 成膜方法および成膜装置
JP2007154297A (ja) 成膜方法および成膜装置
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
CN109950130B (zh) 半导体器件的制造方法、衬底处理装置、及记录介质
CN102345111B (zh) 成膜方法和成膜装置
JP2010141076A (ja) 基板処理装置及び半導体装置の製造方法
JP5306691B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5457287B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP5051180B2 (ja) 成膜方法
JP2005303153A (ja) 基板処理装置及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110727

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130402

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110727

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140214

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140806

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140820

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140821

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170720

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200804

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210729

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230718

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240722

Start annual number: 11

End annual number: 11