[go: up one dir, main page]

KR100769867B1 - 파티션 할당 방법 및 컴퓨터 시스템 - Google Patents

파티션 할당 방법 및 컴퓨터 시스템 Download PDF

Info

Publication number
KR100769867B1
KR100769867B1 KR1020050113760A KR20050113760A KR100769867B1 KR 100769867 B1 KR100769867 B1 KR 100769867B1 KR 1020050113760 A KR1020050113760 A KR 1020050113760A KR 20050113760 A KR20050113760 A KR 20050113760A KR 100769867 B1 KR100769867 B1 KR 100769867B1
Authority
KR
South Korea
Prior art keywords
board
port
partition
controller
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050113760A
Other languages
English (en)
Other versions
KR20060101197A (ko
Inventor
진 다카하시
히로시 나카야마
사토루 가고하시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060101197A publication Critical patent/KR20060101197A/ko
Application granted granted Critical
Publication of KR100769867B1 publication Critical patent/KR100769867B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 파티션 할당 방법 및 컴퓨터 시스템에 관한 것이며, 파티션 할당의 자유도와 리소스의 이용 효율을 향상시키는 것을 목적으로 한다.
복수의 프로세서 보드와 복수의 입출력(I/O) 보드가 어드레스 및 데이터 크로스바를 통해 접속된 컴퓨터 시스템에 있어서, 프로세서 보드의 단위 및 I/O 보드 내의 I/O 컨트롤러의 단위로 파티션을 할당하는 파티션 할당 방법은 각 I/O 보드 내의 복수의 I/O 포트가 어느 파티션에 소속되는지를 나타내는 정보를 소프트웨어에 의해 상기 I/O 보드 내의 레지스터부에 설정하도록 구성된다.

Description

파티션 할당 방법 및 컴퓨터 시스템{PARTITION ALLOCATION METHOD AND CPMPUTER SYSTEM}
도 1은 일반적인 컴퓨터 시스템의 주요부를 도시한 블록도.
도 2는 I/O 보드의 I/O 포트부를 도시한 도면.
도 3은 프로세서 보드로부터 I/O 디바이스 방향으로의 액세스를 설명한 도면.
도 4는 I/O 디바이스로부터 프로세서 보드 방향으로의 액세스를 설명한 도면.
도 5는 본 발명인 컴퓨터 시스템의 일실시예에 있어서의 I/O 보드의 I/O 포트부를 도시한 도면.
도 6은 프로세서 보드로부터 I/O 디바이스 방향으로의 액세스를 설명한 도면.
도 7은 I/O 디바이스로부터 프로세서 보드 방향으로의 액세스를 설명한 도면.
도 8은 임의의 PCI 버스 구성 공간에서의 펑션 번호 F#0∼F#7의 지정을 도시한 도면.
도 9는 각 I/O 보드 내의 2개의 I/O 컨트롤러에 소속되는 I/O 포트의 지정을 도시한 도면.
도 10은 I/O 보드의 특정한 I/O 포트가 한 쪽 I/O 컨트롤러에 소속되며, 또한, 동일한 I/O 보드의 다른 한 쪽 I/O 포트가 다른 한 쪽의 I/O 컨트롤러에 소속되는 경우의 펑션 번호 지정을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 컴퓨터 시스템
2－0∼2－M : 프로세서 보드
3 : 어드레스 및 데이터 크로스바
4－0∼4－N : I/O 보드
41A, 41B : I/O 컨트롤러
42 : I/O 포트부
42－0∼42－7 : I/O 포트
43 : 레지스터부
431 : 디바이스 레지스터
432 : 어드레스 레인지 레지스터
433 : 소속 정보 레지스터
본 발명은 파티션 할당 방법 및 컴퓨터 시스템에 관한 것이며, 특히 복수의 파티션을 컴퓨터 시스템의 입출력(I/O) 컨트롤러 및 입출력(I/O) 포트에 할당하는 파티션 할당 방법 및 그와 같은 파티션 할당 방법을 채용하는 컴퓨터 시스템에 관한 것이다.
도 1은 일반적인 컴퓨터 시스템의 주요부를 도시하는 블록도이다. 도 1의 상부에 도시하는 바와 같이, 컴퓨터 시스템(1)은 복수의 프로세서 보드(프로세서 시스템)(2－0∼2－M), 어드레스 및 데이터 크로스바(3) 또는 복수의 I/O 보드(LSI)(4－0∼4－N)로 이루어진다. 여기서, M, N은 모두 2 이상의 임의의 정수이다. 각 프로세서 보드(2－0∼2－M)는 복수의 CPU 및 메모리 등을 포함한다. 예컨대, 프로세서 보드(2－0∼2－P)와 I/O 보드(4－0)는 파티션(P0)을 구성하고, 프로세서 보드(2－P＋1∼2－M)와 I/O 보드(4－1∼4－N)는 파티션(P1)을 구성한다. 어드레스 및 데이터 크로스바(3)는 다른 어드레스 크로스바와 데이터 크로스바로 구성하여도 좋다.
도 1의 하부는 어드레스 및 데이터 크로스바(3) 및 I/O 보드(4－0∼4－N)의 부분(10)을 보다 상세히 도시한다. 각 I/O 보드(4－0∼4－N)는 I/O 컨트롤러(41A, 41B)와, I/O 포트부(42)와, 레지스터부(43)를 포함한다. 레지스터부(43)는 그 레지스터부(43)가 소속되는 I/O 보드 내의 I/O 컨트롤러(41A, 41B)의 디바이스 번호가 저장되어 있는 디바이스 번호 레지스터와, 그 레지스터부(43)가 소속되는 I/O 보드 내의 I/O 포트부(42)의 어드레스 범위가 저장되어 있는 어드레스 레인지 레지스터를 포함한다. 예컨대, I/O 보드(4－0) 내의 I/O 컨트롤러(41A, 41B)의 디바이스 번호는 각각 #0, #1이고, I/O 보드(4－1) 내의 I/O 컨트롤러(41A, 41B)의 디바이스 번호는 각각 #2, #3이며, I/O 보드(4－N) 내의 I/O 컨트롤러(41A, 41B)의 디바이스 번호는 각각 #2N, #2N＋1이다.
도 2는 I/O 보드의 I/O 포트부를 도시하는 도면이다. 각 I/O 보드(4－0∼4－N)의 구성은 동일하기 때문에, 도 2에는 일례로서 I/O 보드(4－0)의 구성을 도시한다. I/O 보드(4－0)의 I/O 포트부(42)는, 예컨대 8개의 I/O 포트(42－0∼42－7)를 갖는다. 종래, I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41A, 41B) 중 어느 쪽에 소속되는지는 고정적으로 정해져 있다. 도 2에 도시하는 예에서는, I/O 포트(42－0∼42－3)가 I/O 컨트롤러(41A)에 소속되고, I/O 포트(42－4∼42－7)가 I/O 컨트롤러(41B)에 소속된다. 각 I/O 포트(42－0∼42－7)에는 자기 디스크 장치 등의 각종 I/O 디바이스가 접속 가능하다. 또한, 파티션은 프로세서 보드의 단위 및 I/O 컨트롤러의 단위로 결정할 수 있기 때문에, 예컨대 I/O 컨트롤러(41A)를 파티션(P3)에 포함시켜, I/O 컨트롤러(41B)를 파티션(P4)에 포함시키도록 구성하는 것도 가능하다. 그러나, I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41A, 41B) 중 어느 쪽에 소속되는지는 미리 고정적으로 정해져 있기 때문에, 이 경우, I/O 포트(42－0∼42－3)가 파티션(P3)에 포함되고, I/O 포트(42－4∼42－7)가 파티션(P4)에 포함되게 된다.
도 3은 프로세서 보드로부터 I/O 디바이스 방향으로의 액세스를 설명하는 도면이다. 도 3에서 삼각형으로 도시하는 회로는 2개의 입력이 일치하면 「1」을 출력하고, 불일치하면 「0」을 출력하는 비교기이며, AND로 도시하는 게이트는 앤드 게이트인 것으로 한다. 또한, I/O 보드(4－0) 내에서 각 단계 S1∼S4에 관한 부분 을 각각 일점 쇄선으로 둘러싸게 도시한다.
예컨대, 프로세서 보드(2－0)로부터 I/O 디바이스 방향으로의 액세스의 경우, I/O 보드(4－0)에 리퀘스트 패킷이 송신된다(단계 S1). 리퀘스트 패킷은 파티션 ID(PID)와, 리퀘스트 대상의 물리 어드레스, 어드레스 공간(또는, 어드레스 레인지), I/O 어드레스 등의 어드레스(어드레스)와, 커맨드나 데이터를 포함하는 리퀘스트의 내용(리퀘스트)으로 구성되어 있다. I/O 보드(4－0)에서는 리퀘스트 패킷의 PID를 I/O 보드(4－0) 내의 레지스터부(43)의 디바이스 레지스터(431)에 저장되어 있는 I/O 보드(4－0) 내의 I/O 컨트롤러(41A, 41B)의 디바이스 번호#0, #1과 비교하고(단계 S2), 이것과 병행하여 리퀘스트 패킷의 어드레스와 레지스터부(43)의 어드레스 레인지 레지스터(432)에 저장되어 있는 각 I/O 포트(42－0∼42－7)의 어드레스의 범위를 비교한다(단계 S3). 리퀘스트 패킷은 상기 단계 S2의 비교 결과 일치하는 디바이스 번호의 I/O 컨트롤러에 소속되며, 또한, 상기 단계 S3의 비교 결과 일치하는 어드레스의 I/O 포트에만 도달하고(단계 S4), 이 I/O 포트를 통해 원하는 I/O 디바이스로의 액세스가 행해진다.
도 4는 I/O 디바이스로부터 프로세서 보드 방향으로의 액세스를 설명하는 도면이다. I/O 디바이스로부터 예컨대 프로세서 보드(2－0) 방향으로의 액세스의 경우, I/O 포트가 I/O 디바이스로부터 수신한 어드레스(어드레스) 및 리퀘스트 내용(리퀘스트)으로 이루어지는 리퀘스트에 기초하여, 상기 I/O 포트가 소속되는 I/O 컨트롤러의 디바이스 번호를 PID에 기록한 리퀘스트 패킷을 어드레스 및 데이터 크로스바(3)를 통해 프로세서 보드(2－0)에 송신한다. 예컨대 I/O 보드(4－0)의 I/O 포 트(42－0∼42－3) 중 어느 하나가 I/O 디바이스로부터 리퀘스트를 수신하면, I/O 보드(4－0) 컨트롤러(41A)의 디바이스 번호#0이 PID에 기록된 리퀘스트 패킷이 송신된다. 또한, I/O 보드(4－0)의 I/O 포트(42－4∼42－7) 중 어느 하나가 I/O 디바이스로부터 리퀘스트를 수신하면, I/O 보드(4－0)의 컨트롤러(41B) 디바이스 번호#1이 PID에 기록된 리퀘스트 패킷이 송신된다.
또한, 특허 문헌 1에는 크로스바 스위치를 파티션에 분할하는 방법이 기재되어 있다. 또한, 특허 문헌 2에는 외부 버스를 통해 주고받게 되는 데이터에 따라 외부 버스와의 접속 대응 관계를 변경할 수 있는 버스 접속 컨트롤러가 기재되어 있다.
[특허 문헌 1] 일본 특허 공개 평성 제9－231187호 공보
[특허 문헌 2] 일본 특허 공개 제2001－236305호 공보
종래의 컴퓨터 시스템에서는 각 I/O 보드(4－0∼4－N)에 있어서, I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41A, 41B) 중 어느 쪽에 소속되는지는 미리 고정적으로 정해져 있다. 이 때문에, 파티션은 I/O 컨트롤러(41A, 41B)의 단위로 결정할 수 있지만, 각 I/O 보드(4－0∼4－N)의 I/O 포트(42－0∼42－7)는 I/O 컨트롤러(41A, 41B)에 대하여 고정적으로 할당되어 있기 때문에, 가령 이용 가능하더라도 예컨대, I/O 컨트롤러(41A)에 대하여 할당되어 있는 각 I/O 포트(42－0∼42－3)를 I/O 컨트롤러(41B)가 소속되는 파티션에 자유롭게 할당할 수는 없다. 이 때문에, 파티션의 할당 자유도가 낮아, 리소스의 이용 효율을 향상시키는 것은 어렵다는 문 제가 있었다.
그래서, 본 발명은 파티션 할당의 자유도와 리소스의 이용 효율을 향상시킬 수 있는 파티션 할당 방법 및 컴퓨터 시스템을 제공하는 것을 목적으로 한다.
상기한 과제는 복수의 프로세서 보드와 복수의 입출력(I/O) 보드가 어드레스 및 데이터 크로스바를 통해 접속된 컴퓨터 시스템에 있어서, 상기 프로세서 보드의 단위 및 상기 I/O 보드 내의 I/O 컨트롤러의 단위로 파티션을 할당하는 파티션 할당 방법으로서, 각 I/O 보드 내의 복수의 I/O 포트가 어느 파티션에 소속되는지를 나타내는 정보를, 소프트웨어에 의해 상기 I/O 보드 내의 레지스터부에 설정하는 것을 특징으로 하는 파티션 할당 방법에 의해 달성할 수 있다.
상기한 과제는 각각이 복수의 프로세서를 포함하는 복수의 프로세서 보드와, 각각이 복수의 입출력(I/O) 컨트롤러 및 복수의 I/O 포트를 포함하는 복수의 I/O 보드와, 상기 복수의 프로세서 보드와 상기 복수의 I/O 보드를 접속하는 어드레스 및 데이터 크로스바를 구비하고, 각 I/O 보드는 이 I/O 보드 내의 복수의 I/O 포트가 어느 파티션에 소속되는지를 나타내는 정보가 소프트웨어에 의해 설정 가능한 레지스터부를 포함하는 것을 특징으로 하는 컴퓨터 시스템에 의해서도 달성할 수 있다.
이하에, 본 발명인 파티션 할당 방법 및 컴퓨터 시스템의 각 실시예를 도 5 이하에 함께 설명한다.
[실시예]
본 발명인 컴퓨터 시스템의 일실시예의 기본 구성은 도 1에 도시하는 종래예의 기본 구성과 동일하기 때문에, 그 도시 및 설명은 생략한다. 컴퓨터 시스템의 본 실시예는 I/O 보드의 구성에 특징이 있다. 도 5는 본 실시예에 있어서의 I/O 보드의 I/O 포트부를 도시하는 도면이다. 도 5 중 도 1 및 도 2와 실질적으로 동일한 부분에는 동일 부호를 붙인다. 컴퓨터 시스템의 본 실시예는 본 발명이 되는 파티션 할당 방법의 일실시예를 채용한다.
각 I/O 보드(4－0∼4－N)의 구성은 동일하기 때문에, 도 5에는 일례로서 I/O 보드(4－0)의 구성을 도시한다. I/O 보드(4－0)의 I/O 포트부(42)는, 예컨대 8개의 I/O 포트(42－0∼42－7)를 갖는다. 종래, I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41A, 41B) 중 어느 쪽에 소속되는지는 고정적으로 정해져 있지만, 본 실시예에서는 각 I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41A, 41B) 중 어느 쪽에 소속되는지를 나타내는 I/O 포트의 소속 정보를 소프트웨어, 즉 예컨대 프로세서 보드(2－0) 내의 CPU로부터 임의로 설정할 수 있다. 도 5에 도시하는 예에서는 I/O 포트(42－0, 42－1, 42－5, 42－7)가 I/O 컨트롤러(41A)에 소속되고, I/O 포트(42－2, 42－3, 42－4, 42－6)가 I/O 컨트롤러(41B)에 소속되게 설정되어 있다. 각 I/O 포트(42－0∼42－7)에는 자기 디스크 장치 등의 각종 I/O 디바이스가 접속 가능하다. 또한, 파티션은 프로세서 보드의 단위 및 I/O 컨트롤러의 단위로 결정할 수 있기 때문에, 예컨대 I/O 컨트롤러(41A)를 파티션(P3)에 포함시키고, I/O 컨트롤러(41B)를 파티션(P4)에 포함시키도록 구성할 수도 있다.
또한, 본 실시예에서는 소속 정보, 파티션 ID(PID) 및 구성 어드레스 등의 구성 정보를 관리하는 프로세서 보드 이외의 프로세서 보드로부터는 직접 I/O 포트의 소속 정보를 변경할 수 없다. 또한, 프로세서 보드와 I/O 보드로 파티션을 구성하는지 여부를 설정하는 전용 프로세서 보드를 설치하고, 이 전용 프로세서 보드로 상기 구성 정보를 관리하여 소속 정보를 설정하는 소프트웨어를 실행하도록 하여도 좋다. 이러한 전용 프로세서 보드는 다른 프로세서 보드와 간접적으로는 통신 가능하다.
각 I/O 보드(4－0∼4－N)는 도 1에 도시하는 바와 같이, I/O 컨트롤러(41A, 41B)와, I/O 포트부(42)와, 레지스터부(43)를 포함한다. 레지스터부(43)는 그 레지스터부(43)가 소속되는 I/O 보드 내의 I/O 컨트롤러(41A, 41B)의 디바이스 번호가 저장되어 있는 디바이스 번호 레지스터(431)와, 그 레지스터부(43)가 소속되는 I/O 보드 내의 I/O 포트부(42) 어드레스의 범위가 저장되어 있는 어드레스 레인지 레지스터(432)와, 각 I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41A)에 소속되는지 I/O 컨트롤러(41B)에 소속되는지를 나타내는 소속 정보가 소프트웨어에 의해 설정되는 소속 정보 레지스터(433)를 포함한다.
도 6은 프로세서 보드로부터 I/O 디바이스 방향으로의 액세스를 설명하는 도면이다. 도 6에서 삼각형으로 도시하는 회로는 2개의 입력이 일치하면 「1」을 출력하고, 불일치하면 「0」을 출력하는 비교기이며, AND로 도시하는 게이트는 앤드 게이트이며, OR로 도시하는 게이트는 OR 게이트인 것으로 한다. 또한, I/O 보드(4－0) 내에서 각 단계 S11∼S14에 관한 부분을 각각 일점 쇄선으로 둘러싸게 도시한다.
예컨대, 프로세서 보드(2－0)로부터 I/O 디바이스 방향으로의 액세스의 경우, I/O 보드(4－0)에 리퀘스트 패킷이 송신된다(단계 S11). 리퀘스트 패킷은 파티션 ID(PID)과, 리퀘스트 대상의 물리 어드레스, 어드레스 공간(또는, 어드레스 레인지), I/O 어드레스 등의 어드레스(어드레스)와, 커맨드나 데이터를 포함하는 리퀘스트의 내용(리퀘스트)으로 구성되어 있다. I/O 보드(4－0)에서는 I/O 보드(4－0) 내의 레지스터부(43)의 소속 정보 레지스터(433)에 설정되어 있는 소속 정보에 기초하여, 리퀘스트 패킷의 PID를 I/O 컨트롤러(41A)에 소속되어 있는 I/O 포트에 대해서는 I/O 보드(4－0) 내의 레지스터부(43)의 디바이스 레지스터(431)에 저장되어 있는 I/O 컨트롤러(41A)의 디바이스 번호#0과 비교하는 동시에, I/O 컨트롤러(41B)에 소속되어 있는 I/O 포트에 대해서는 I/O 보드(4－0) 내의 레지스터부(43)의 디바이스 레지스터(431)에 저장되어 있는 I/O 컨트롤러(41B)의 디바이스 번호#1과 비교한다(단계 S12). 도 6에 도시하는 회로(45－0∼45－7)는 상기 단계 S12를 실행하기 위해 I/O 포트(42－0∼42－7)에 대응시켜 설치되어 있으며, 모두 인버터(421)와 AND 게이트(422, 423)와 OR 게이트(424)로 이루어지는 동일한 구성을 갖는다. 또한, 단계 S12와 병행하여, 리퀘스트 패킷의 어드레스와 레지스터부(43)의 어드레스 레인지 레지스터(432)에 저장되어 있는 각 I/O 포트(42－0∼42－7)의 어드레스 범위를 비교한다(단계 S13). 리퀘스트 패킷은 상기 단계 S12의 비교 결과 일치하는 디바이스 번호의 I/O 컨트롤러에 소속되며, 또한, 상기 단계 S13의 비교 결과 일치하는 어드레스의 I/O 포트에만 도달하고(단계 S14), 이 I/O 포트를 통해 원하는 I/O 디바이스로의 액세스가 행해진다.
도 7은 I/O 디바이스로부터 프로세서 보드 방향으로의 액세스를 설명하는 도면이다. I/O 디바이스로부터 예컨대 프로세서 보드(2－0) 방향으로의 액세스의 경우, I/O 포트가 I/O 디바이스로부터 수신한 어드레스(어드레스) 및 리퀘스트의 내용(리퀘스트)으로 이루어지는 리퀘스트에 기초하여, 상기 I/O 포트가 소속되는 I/O 컨트롤러의 디바이스 번호를 PID에 기록한 리퀘스트 패킷을 어드레스 및 데이터 크로스바(3)를 통해 프로세서 보드(2－0)에 송신한다. 예컨대, I/O 보드(4－0)의 I/O 포트(42－0, 42－1, 42－5, 42－7) 중 어느 하나가 I/O 디바이스로부터 리퀘스트를 수신하면, I/O 보드(4－0) 내의 레지스터부(43)의 소속 정보 레지스터(433)에 설정되어 있는 소속 정보에 기초하여, I/O 보드(4－0) 내의 레지스터부(43)의 디바이스레지스터(431)에 저장되어 있는 각 I/O 포트(42－0, 42－1, 42－5, 42－7)가 소속되어 있는 I/O 컨트롤러(41A)의 디바이스 번호#0이 PID에 기록된 리퀘스트 패킷이 송신된다. 또한, I/O 보드(4－0)의 I/O 포트(42－2, 42－3, 42－4, 42－6) 중 어느 하나가 I/O 디바이스로부터 리퀘스트를 수신하면, I/O 보드(4－0) 내의 레지스터부(43)의 소속 정보 레지스터(433)에 설정되어 있는 소속 정보에 기초하여, I/O 보드(4－0) 내의 레지스터부(43)의 디바이스 레지스터(431)에 저장되어 있는 각 I/O 포트(42－2, 42－3, 42－4, 42－6)가 소속되어 있는 I/O 컨트롤러(41B)의 디바이스 번호#1이 PID에 기록된 리퀘스트 패킷이 송신된다. 도 7에 도시하는 회로(46－0∼46－7)는 상기와 같은 리퀘스트 패킷을 송신하기 위해 I/O 포트(42－0∼42－7)에 대응시켜 설치되어 있으며, 모두 인버터(426)와 AND 게이트(427, 428)와 OR 게이트(429)로 이루어지는 동일한 구성을 갖는다.
도 8은 임의의 하나의 PCI 버스 구성 공간에서의 펑션 번호 F#0∼F#7의 지정을 도시하는 도면이다. 도 8에 도시하는 바와 같이, 각 PCI 버스 번호 0∼255에 대하여, 각 디바이스 번호 D#0∼D#31의 펑션 번호 F#0∼F#7이 지정되어 있다. 예컨대, PCI 버스 번호 0의 디바이스 번호 D#0에 대해서는 펑션 번호 F#0∼F#7에 I/O 보드#0(4－0)의 I/O 컨트롤러#A(41A)가 지정되어 있다. 또한, PCI 버스 번호 0의 디바이스 번호 D#1에 대해서는 펑션 번호 F#O∼F#7에 I/O 보드 #0(4－0)의 I/O 컨트롤러#B(41B)가 지정되어 있다. 또한, PCI 버스 번호 0의 디바이스 번호 D#2에 대해서는 펑션 번호 F#0∼F#7에 I/O 보드#1(4－1)의 I/O 컨트롤러#A(41A)가 지정되어 있다. 이러한 펑션 번호 F#0∼F#7의 지정은 각 PCI 버스 구성 공간, 즉 각 파티션에 대하여 이루어져 있다.
도 9는 각 I/O 보드#0∼#N(4－0∼4－N) 안의 2개의 I/O 컨트롤러#A, #B(41A, 41B)에 소속되는 I/O 포트#0∼#7(42－0∼42－7)의 지정을 도시하는 도면이다. 도 9에 도시하는 바와 같이, I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41A)에 소속되도록 펑션 번호 F#0∼F#7에 지정하는 것이 가능하며, I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41B)에 소속되도록 펑션 번호 F#0∼F#7에 지정하는 것도 가능하다.
도 10은 I/O 보드#0(4－0)의 I/O 포트#0, #1, #5, #7(42－0, 42－1, 42－5, 42－7)이 I/O 컨트롤러#A(41A)에 소속되며, 또한, 동일한 I/O 보드#0(4－0)의 I/O 포트#2, #3, #4, #6(42－2, 42－3, 42－4, 42－6)이 I/O 컨트롤러#B(41B)에 소속되는 경우의 펑션 번호 F#0∼F#7의 지정을 도시하는 도면이다. 도 10에서는 설명의 편의상, I/O 보드(4－0)의 I/O 컨트롤러(41A, 41B)가 동일한 파티션에 소속되어 있 는 것으로 한다. I/O 보드(4－0)의 I/O 컨트롤러(41A, 41B)가 서로 다른 파티션에 소속되는 경우에는 도 10에 파선으로 둘러싼 2개의 정보군이 대응하는 PCI 버스 구성 공간, 즉 대응하는 파티션에 의해 펑션 번호 F#0∼F#7에 지정된다.
따라서, 각 I/O 보드 내의 레지스터부(43)의 소속 정보 레지스터(433)에는 I/O 포트의 PCI 버스 구성 공간에서의 어드레스(PCI 버스 번호, 디바이스 번호 및 펑션 번호)를 I/O 포트마다 설정하지 않고, 각 I/O 포트가 존재하는 I/O 보드(LSI)안의 파티션 소속 단위의 ID를 설정하는 것만으로, 즉 각 I/O 포트가 I/O 컨트롤러(41A, 41B) 중 어느 쪽에 소속되는지를 나타내는 소속 정보를 설정하는 것만으로 좋다.
이와 같이, 본 실시예에 의하면, 각 I/O 보드(4－0∼4－N)에 있어서, I/O 포트(42－0∼42－7)가 I/O 컨트롤러(41A, 41B) 중 어느 쪽에 소속되는지를 나타내는 소속 정보를 임의로 설정할 수 있다. 이 때문에, 파티션은 I/O 컨트롤러(41A, 41B)의 단위로 결정할 수 있으므로, 각 I/O 보드(4－0∼4－N)의 I/O 포트(42－0∼42－7)를 용도에 따라서 I/O 컨트롤러(41A, 41B)에 대하여 유연하게 할당함으로써 파티션의 할당 자유도가 향상하고, 리소스의 이용 효율을 향상시킬 수 있다. 또한, 소속 정보는 하드웨어에 의한 전환이 아닌 소프트웨어로 설정된다.
또한, 본 발명은 이하에 부기하는 발명을 포함하는 것이다.
(부기 1) 복수의 프로세서 보드와 복수의 입출력(I/O) 보드가 어드레스 및 데이터 크로스바를 통해 접속된 컴퓨터 시스템에서, 상기 프로세서 보드의 단위 및 상기 I/O 보드 내의 I/O 컨트롤러의 단위로 파티션을 할당하는 파티션 할당 방법으 로서,
각 I/O 보드 내의 복수의 I/O 포트가 어느 파티션에 소속되는지를 나타내는 정보를 소프트웨어에 의해 상기 I/O 보드 내의 레지스터부에 설정하는 것을 특징으로 하는 파티션 할당 방법.
(부기 2) 상기 정보로서, 각 I/O 포트가 존재하는 I/O 보드 내의 파티션 소속 단위의 ID를 상기 레지스터부에 설정하는 것을 특징으로 하는 부기 1에 기재한 파티션 할당 방법.
(부기 3) 상기 정보로서, 각 I/O 포트가 존재하는 I/O 보드 내의 어느 I/O 컨트롤러에 소속되는지를 나타내는 소속 정보를 상기 레지스터부에 설정하는 것을 특징으로 하는 부기 1에 기재한 파티션 할당 방법.
(부기 4) 상기 소프트웨어는 임의의 하나의 프로세서 보드 내의 복수의 프로세서 중 임의의 하나의 프로세서에 의해 실행되는 것을 특징으로 하는 부기 1 내지 부기 3 중 어느 하나에 기재한 파티션 할당 방법.
(부기 5) 각각이 복수의 프로세서를 포함하는 복수의 프로세서 보드와,
각각이 복수의 입출력(I/O) 컨트롤러 및 복수의 I/O 포트를 포함하는 복수의 I/O 보드와,
상기 복수의 프로세서 보드와 상기 복수의 I/O 보드를 접속하는 어드레스 및 데이터 크로스바를 구비하고,
각 I/O 보드는 이 I/O 보드 내의 복수의 I/O 포트가 어느 파티션에 소속되는지를 나타내는 정보가 소프트웨어에 의해 설정 가능한 레지스터부를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
(부기 6) 상기 정보는 각 I/O 포트가 존재하는 I/O 보드 내의 파티션 소속 단위의 ID인 것을 특징으로 하는 부기 5에 기재한 컴퓨터 시스템.
(부기 7) 상기 정보는 각 I/O 포트가 존재하는 I/O 보드 내의 어느 ID 컨드롤러에 속하는지를 도시하는 소속 정보인 것을 특징으로 하는 부기 5에 기재한 컴퓨터 시스템.
(부기 8) 상기 소프트웨어는 임의의 하나의 프로세서 보드 내의 임의의 하나의 프로세서에 의해 실행되는 것을 특징으로 하는 부기 5 내지 부기 7 중 어느 하나에 기재한 컴퓨터 시스템.
(부기 9) 상기 레지스터부는 상기 I/O 보드 내의 각 I/O 컨트롤러의 디바이스 번호를 저장하는 디바이스 레지스터와, 이 I/O 보드 내의 각 I/O 포트의 어드레스의 범위를 저장하는 어드레스 레인지 레지스터와, 상기 I/O 보드 내의 각 I/O 포트에 대한 상기 정보가 설정되는 소속 정보 레지스터를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
(부기 10) 상기 I/O 보드는 임의의 하나의 프로세서 보드로부터 상기 I/O 보드에 접속된 원하는 I/O 디바이스 방향으로의 액세스를 지시하는 리퀘스트 패킷을 수신하면, 상기 소속 정보 레지스터에 설정되어 있는 정보에 기초하여, 상기 리퀘스트 패킷의 파티션 ID를 상기 디바이스 레지스터에 저장되어 있는 I/O 컨트롤러의 디바이스 번호와 비교하는 동시에, 이것과 병행하여 상기 리퀘스트 패킷의 어드레스와 상기 어드레스 레인지 레지스터에 저장되어 있는 각 I/O 포트 어드레스의 범 위를 비교함으로써, 상기 리퀘스트 패킷을 비교한 결과가 일치하는 디바이스 번호의 I/O 컨트롤러에 소속되며, 또한, 비교 결과가 일치하는 어드레스의 I/O 포트에만 도달시켜 상기 I/O 포트를 통한 상기 원하는 I/O 디바이스로의 액세스를 행하는 것을 특징으로 하는 부기 9에 기재한 컴퓨터 시스템.
(부기 11)
상기 I/O 보드는 이 I/O보드에 접속된 I/O 디바이스로부터 원하는 프로세서 보드 방향으로의 액세스를 지시하는 리퀘스트를 하나의 I/O 포트를 통해 수신하면, 상기 하나의 I/O 포트가 소속되는 I/O 컨트롤러의 디바이스 번호를 파티션 ID에 기록한 리퀘스트 패킷을 상기 어드레스 및 데이터 크로스바를 통해 상기 원하는 프로세서 보드에 송신하는 것을 특징으로 하는 부기 11에 기재한 컴퓨터 시스템.
(부기 12) 상기 I/O 보드는 상기 리퀘스트를 수신하면, 상기 소속 정보 레지스터에 설정되어 있는 정보에 기초로 하여, 상기 디바이스 레지스터에 저장되어 있는 상기 하나의 I/O 포트가 소속되어 있는 I/O 컨트롤러의 디바이스 번호를 파티션 ID에 기록한 리퀘스트 패킷을 생성하는 것을 특징으로 하는 부기 11에 기재한 컴퓨터 시스템.
이상, 본 발명을 실시예에 의해 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 여러 가지의 형태 및 개량이 물론 가능하다.
[산업상이용가능성]
본 발명은, I/O 컨트롤러나 I/O포트를 복수의 파티션에 할당하는 컴퓨터 시스템에 적합하다.
본 발명에 의하면, 파티션 할당의 자유도와 리소스의 이용 효율을 향상할 수 있는 파티션 할당 방법 및 컴퓨터 시스템을 실현할 수 있다.

Claims (10)

  1. 복수의 프로세서 보드와, 복수의 입출력(I/O) 컨트롤러 및 복수의 I/O 포트가 설치된 복수의 I/O 보드가, 어드레스 및 데이터 크로스바를 통해 접속된 컴퓨터 시스템에서의 파티션 할당 방법으로서,
    상기 프로세서 보드 단위, 상기 I/O 보드 내에 설치된 I/O 컨트롤러 및 상기 I/O 보드 내에 설치된 I/O 포트 단위로 파티션을 할당하는 동시에,
    각 I/O 보드 내에 설치된 복수의 I/O 포트의 각각이 어느 파티션에 소속되는지를 나타내는 정보를 소프트웨어에 의해 상기 I/O 보드 내의 레지스터부에 설정하는 것을 특징으로 하는 파티션 할당 방법.
  2. 제1항에 있어서, 상기 정보로서, 각 I/O 포트가 존재하는 I/O 보드 내의 파티션 소속 단위의 ID를 상기 레지스터부에 설정하는 것을 특징으로 하는 파티션 할당 방법.
  3. 제1항에 있어서, 상기 정보로서, 각 I/O 포트가 존재하는 I/O 보드 내의 어느 I/O 컨트롤러에 소속되는지를 나타내는 소속 정보를 상기 레지스터부에 설정하는 것을 특징으로 하는 파티션 할당 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 소프트웨어는 임의의 하나의 프로세서 보드 내의 복수의 프로세서 중 임의의 하나의 프로세서에 의해 실행되는 것을 특징으로 하는 파티션 할당 방법.
  5. 컴퓨터 시스템에 있어서,
    각각이 복수의 프로세서를 포함하는 복수의 프로세서 보드와,
    각각이 복수의 입출력(I/O) 컨트롤러 및 복수의 I/O 포트를 포함하는 복수의 I/O 보드와,
    상기 복수의 프로세서 보드와 상기 복수의 I/O 보드를 접속하는 어드레스 및 데이터 크로스바
    를 포함하고,
    상기 컴퓨터 시스템은, 상기 프로세서 보드의 단위, 상기 I/O 컨트롤러의 단위 및 상기 I/O 포트의 단위로, 복수의 파티션에의 할당이 가능하며,
    각 I/O 보드는 이 I/O 보드 내에 설치된 복수의 I/O 포트의 각각이 어느 파티션에 소속되는지를 나타내는 정보가 소프트웨어에 의해 설정 가능한 레지스터부를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  6. 제5항에 있어서, 상기 정보는 각 I/O 포트가 존재하는 I/O 보드 내의 어느 I/O 컨트롤러에 소속되는지를 나타내는 소속 정보인 것을 특징으로 하는 컴퓨터 시스템.
  7. 제5항 또는 제6항에 있어서, 상기 소프트웨어는 임의의 하나의 프로세서 보드 내의 임의의 하나의 프로세서에 의해 실행되는 것을 특징으로 하는 컴퓨터 시스템.
  8. 제5항 또는 제6항에 있어서, 상기 레지스터부는 상기 I/O 보드 내의 각 I/O 컨트롤러의 디바이스 번호를 저장하는 디바이스 레지스터와, 상기 I/O 보드 내의 각 I/O 포트의 어드레스의 범위를 저장하는 어드레스 레인지 레지스터와, 상기 I/O 보드 내의 각 I/O 포트에 대한 상기 정보가 설정되는 소속 정보 레지스터를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  9. 제8항에 있어서, 상기 I/O 보드는 임의의 하나의 프로세서 보드로부터 상기 I/O 보드에 접속된 원하는 I/O 디바이스 방향으로의 액세스를 지시하는 리퀘스트 패킷을 수신하면, 상기 소속 정보 레지스터에 설정되어 있는 정보에 기초하여, 상기 리퀘스트 패킷의 파티션 ID를 상기 디바이스 레지스터에 저장되어 있는 I/O 컨트롤러의 디바이스 번호와 비교하는 동시에, 이것과 병행하여 상기 리퀘스트 패킷의 어드레스와 상기 어드레스 레인지 레지스터에 저장되어 있는 각 I/O 포트의 어드레스의 범위를 비교함으로써, 상기 리퀘스트 패킷을 비교한 결과가 일치하는 디바이스 번호의 I/O 컨트롤러에 소속하며, 또한, 비교의 결과가 일치하는 어드레스의 I/O 포트에만 도달시켜 이 I/O 포트를 통한 상기 원하는 I/O 디바이스로의 액세스를 행하는 것을 특징으로 하는 컴퓨터 시스템.
  10. 제8항에 있어서, 상기 I/O 보드는 상기 I/O 보드에 접속된 I/O 디바이스로부터 원하는 프로세서 보드 방향으로의 액세스를 지시하는 리퀘스트를 하나의 I/O 포트를 통해 수신하면, 상기 하나의 I/O 포트가 소속되는 I/O 컨트롤러의 디바이스 번호를 파티션 ID에 기록한 리퀘스트 패킷을 상기 어드레스 및 데이터 크로스바를 통해 상기 원하는 프로세서 보드에 송신하는 것을 특징으로 하는 컴퓨터 시스템.
KR1020050113760A 2005-03-18 2005-11-25 파티션 할당 방법 및 컴퓨터 시스템 Expired - Fee Related KR100769867B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00080667 2005-03-18
JP2005080667A JP4711709B2 (ja) 2005-03-18 2005-03-18 パーティション割り振り方法及びコンピュータシステム

Publications (2)

Publication Number Publication Date
KR20060101197A KR20060101197A (ko) 2006-09-22
KR100769867B1 true KR100769867B1 (ko) 2007-10-25

Family

ID=36371001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113760A Expired - Fee Related KR100769867B1 (ko) 2005-03-18 2005-11-25 파티션 할당 방법 및 컴퓨터 시스템

Country Status (6)

Country Link
US (1) US20060212642A1 (ko)
EP (1) EP1703413B1 (ko)
JP (1) JP4711709B2 (ko)
KR (1) KR100769867B1 (ko)
CN (1) CN100416527C (ko)
DE (1) DE602005027046D1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5058615B2 (ja) * 2007-01-25 2012-10-24 エヌイーシーコンピュータテクノ株式会社 ノード制御装置および情報処理装置
US8359421B2 (en) * 2009-08-06 2013-01-22 Qualcomm Incorporated Partitioning a crossbar interconnect in a multi-channel memory system
KR100990412B1 (ko) * 2009-10-29 2010-10-29 주식회사 팀스톤 씨피유 가상화를 지원할 수 있는 컴퓨터 서버
US9229884B2 (en) * 2012-04-30 2016-01-05 Freescale Semiconductor, Inc. Virtualized instruction extensions for system partitioning
US9152587B2 (en) 2012-05-31 2015-10-06 Freescale Semiconductor, Inc. Virtualized interrupt delay mechanism
US9442870B2 (en) 2012-08-09 2016-09-13 Freescale Semiconductor, Inc. Interrupt priority management using partition-based priority blocking processor registers
US9436626B2 (en) 2012-08-09 2016-09-06 Freescale Semiconductor, Inc. Processor interrupt interface with interrupt partitioning and virtualization enhancements
US10079916B2 (en) * 2015-08-13 2018-09-18 Advanced Micro Devices, Inc. Register files for I/O packet compression

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05274012A (ja) * 1992-03-25 1993-10-22 Fuji Electric Co Ltd 入出力割付可変プログラマブルコントローラ
KR950003991A (ko) * 1993-07-12 1995-02-17 김광호 에스씨에스아이 바이오스 루틴 자동 설정장치 및 설정방법
KR960015249A (ko) * 1994-10-03 1996-05-22 윌리암 티. 엘리스 데이타 처리 시스템에서 입출력 채널과 주변장치 제어기간에 자동 프레임 전송을 제어하는 장치 및 방법
JPH096704A (ja) * 1995-06-19 1997-01-10 Nec Corp データ転送装置
KR970049378A (ko) * 1995-12-20 1997-07-29 김광호 에이. 티 인터페이스 케이블을 통한 하드 디스크 드라이브의 병렬접속 방법
JP2000187617A (ja) * 1998-12-22 2000-07-04 Nec Corp ディスクアレイ装置におけるキャッシュメモリ管理方法
JP2003099301A (ja) 2001-09-21 2003-04-04 Hitachi Ltd データ処理システム及びこれに用いる記憶制御装置
JP2005011110A (ja) 2003-06-19 2005-01-13 Hitachi Ltd 情報処理装置、情報処理装置の制御方法、プログラム、及び情報処理システム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63184149A (ja) * 1987-01-27 1988-07-29 Fujitsu Ltd マルチコントロ−ラシステム
JPH01116963A (ja) * 1987-10-29 1989-05-09 Nec Corp 記憶サブシステム
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US6148356A (en) * 1995-12-27 2000-11-14 Intel Corporation Scalable computer system
JPH09231187A (ja) 1996-02-22 1997-09-05 Hitachi Ltd 並列計算機のデータ転送方法
US5931938A (en) * 1996-12-12 1999-08-03 Sun Microsystems, Inc. Multiprocessor computer having configurable hardware system domains
JPH11345175A (ja) * 1998-06-02 1999-12-14 Nec Kofu Ltd 代替パス制御システム及び方法
US6314501B1 (en) * 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory
US6453370B1 (en) * 1998-11-16 2002-09-17 Infineion Technologies Ag Using of bank tag registers to avoid a background operation collision in memory systems
US6324613B1 (en) * 1999-01-05 2001-11-27 Agere Systems Guardian Corp. Port router
US6601165B2 (en) * 1999-03-26 2003-07-29 Hewlett-Packard Company Apparatus and method for implementing fault resilient booting in a multi-processor system by using a flush command to control resetting of the processors and isolating failed processors
US6330656B1 (en) * 1999-03-31 2001-12-11 International Business Machines Corporation PCI slot control apparatus with dynamic configuration for partitioned systems
JP2001236305A (ja) 2000-02-22 2001-08-31 Hitachi Ltd 半導体集積回路及びデータ処理装置
JP4214682B2 (ja) * 2001-01-24 2009-01-28 株式会社日立製作所 計算機およびその入出力手段
US6957435B2 (en) * 2001-04-19 2005-10-18 International Business Machines Corporation Method and apparatus for allocating processor resources in a logically partitioned computer system
US20030167348A1 (en) * 2001-07-02 2003-09-04 Globespanvirata, Inc. Communications system using rings architecture
JP2003162377A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd ディスクアレイシステム及びコントローラ間での論理ユニットの引き継ぎ方法
US6836813B1 (en) * 2001-11-30 2004-12-28 Advanced Micro Devices, Inc. Switching I/O node for connection in a multiprocessor computer system
JP2003316752A (ja) * 2002-04-25 2003-11-07 Nec Corp マルチプロセッサシステムおよびリソース割り当て方法
GB2410106B (en) * 2002-09-09 2006-09-13 Commvault Systems Inc Dynamic storage device pooling in a computer system
US7664909B2 (en) * 2003-04-18 2010-02-16 Nextio, Inc. Method and apparatus for a shared I/O serial ATA controller
US8578130B2 (en) * 2003-03-10 2013-11-05 International Business Machines Corporation Partitioning of node into more than one partition
US7519800B2 (en) * 2003-03-27 2009-04-14 Hewlett-Packard Development Company, L.P. Apparatus and method for enforcing homogeneity within partitions of heterogeneous computer systems
US7277968B2 (en) * 2004-01-23 2007-10-02 International Business Machines Corporation Managing sets of input/output communications subadapters of an input/output subsystem
US7415034B2 (en) * 2005-04-04 2008-08-19 Sun Microsystems, Inc. Virtualized partitionable shared network interface

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05274012A (ja) * 1992-03-25 1993-10-22 Fuji Electric Co Ltd 入出力割付可変プログラマブルコントローラ
KR950003991A (ko) * 1993-07-12 1995-02-17 김광호 에스씨에스아이 바이오스 루틴 자동 설정장치 및 설정방법
KR960015249A (ko) * 1994-10-03 1996-05-22 윌리암 티. 엘리스 데이타 처리 시스템에서 입출력 채널과 주변장치 제어기간에 자동 프레임 전송을 제어하는 장치 및 방법
JPH096704A (ja) * 1995-06-19 1997-01-10 Nec Corp データ転送装置
KR970049378A (ko) * 1995-12-20 1997-07-29 김광호 에이. 티 인터페이스 케이블을 통한 하드 디스크 드라이브의 병렬접속 방법
JP2000187617A (ja) * 1998-12-22 2000-07-04 Nec Corp ディスクアレイ装置におけるキャッシュメモリ管理方法
JP2003099301A (ja) 2001-09-21 2003-04-04 Hitachi Ltd データ処理システム及びこれに用いる記憶制御装置
JP2005011110A (ja) 2003-06-19 2005-01-13 Hitachi Ltd 情報処理装置、情報処理装置の制御方法、プログラム、及び情報処理システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EPO조사보고서

Also Published As

Publication number Publication date
EP1703413B1 (en) 2011-03-23
DE602005027046D1 (de) 2011-05-05
JP2006260488A (ja) 2006-09-28
CN100416527C (zh) 2008-09-03
KR20060101197A (ko) 2006-09-22
EP1703413A1 (en) 2006-09-20
CN1834945A (zh) 2006-09-20
US20060212642A1 (en) 2006-09-21
JP4711709B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
US8683109B2 (en) Computer system and bus assignment method
US7606995B2 (en) Allocating resources to partitions in a partitionable computer
US8526422B2 (en) Network on chip with partitions
US20090282211A1 (en) Network On Chip With Partitions
EP1903443A1 (en) Bridge, processor unit, information processing apparatus and access control method
US8918568B2 (en) PCI express SR-IOV/MR-IOV virtual function clusters
JP6383834B2 (ja) マルチノード筐体システムの管理ポートを減少させるためのコンピュータ読み取り可能な記憶装置、システム及び方法
US20080137676A1 (en) Bus/device/function translation within and routing of communications packets in a pci switched-fabric in a multi-host environment environment utilizing a root switch
US12287968B2 (en) Apparatus and method for sanitizing a shared memory device or a memory expander
KR20100034591A (ko) 멀티 프로세싱 유닛에 대한 메모리 매핑방법, 및 장치
KR100769867B1 (ko) 파티션 할당 방법 및 컴퓨터 시스템
JP5920595B2 (ja) 電子機器、オペレーティングシステム、アクセス管理方法
EP2040176B1 (en) Dynamic Resource Allocation
US7519800B2 (en) Apparatus and method for enforcing homogeneity within partitions of heterogeneous computer systems
US5369750A (en) Method and apparatus for configuring multiple absolute address spaces
US20060015772A1 (en) Reconfigurable memory system
US8782779B2 (en) System and method for achieving protected region within computer system
Fuller et al. Computer modules: An architecture for large digital modules
CN105045727A (zh) 一种访问共享内存的方法及设备
KR102396322B1 (ko) 복수의 블록체인 노드를 통합한 장치
US20030009532A1 (en) Multiprocessor system having a shared main memory
CN111258763B (zh) 一种服务器系统及服务器系统的控制方法和装置
CN100422978C (zh) 具有多个互相通信的数字信号处理器的集成电路
CN119336519B (zh) 一种存内计算系统、方法、服务器及存内计算网络
WO2024222777A1 (zh) 一种设备资源管理方法、相关系统及存储介质

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051125

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051222

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20051125

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061208

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071005

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071018

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071019

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20101012

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110920

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120924

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130924

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150918

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160921

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170919

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190729