[go: up one dir, main page]

KR100495211B1 - 세라믹 다층기판 및 그 제조방법 - Google Patents

세라믹 다층기판 및 그 제조방법 Download PDF

Info

Publication number
KR100495211B1
KR100495211B1 KR10-2002-0073623A KR20020073623A KR100495211B1 KR 100495211 B1 KR100495211 B1 KR 100495211B1 KR 20020073623 A KR20020073623 A KR 20020073623A KR 100495211 B1 KR100495211 B1 KR 100495211B1
Authority
KR
South Korea
Prior art keywords
ceramic
layer
ceramic layer
pattern layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0073623A
Other languages
English (en)
Other versions
KR20040045768A (ko
Inventor
전석택
문명립
이득우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2002-0073623A priority Critical patent/KR100495211B1/ko
Priority to JP2002378962A priority patent/JP2004179602A/ja
Priority to US10/340,680 priority patent/US6987315B2/en
Priority to CNA031014747A priority patent/CN1503616A/zh
Priority to FI20030579A priority patent/FI20030579A7/fi
Priority to SE0301133A priority patent/SE525830C2/sv
Priority to FR0305017A priority patent/FR2847716B1/fr
Priority to DE10318297A priority patent/DE10318297A1/de
Priority to GB0309414A priority patent/GB2395605B/en
Publication of KR20040045768A publication Critical patent/KR20040045768A/ko
Priority to US11/095,588 priority patent/US20050168917A1/en
Application granted granted Critical
Publication of KR100495211B1 publication Critical patent/KR100495211B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 외부 단자와 접속을 이루기 위하여 내부 패턴층에 형성되는 내부 접속부가 외부단자를 감싸도록 넓게 형성되도록 하여 외부단자 내부 패턴층과의 접속을 보다 안정적으로 형성되도록 하며, 제조 공정상의 오차가 발생하여도 항상 접속을 유지할 수 있도록 하는 세라믹 다층기판 및 그 제조방법에 관한 것이다.
본 발명은 일정 두께를 갖고 적층 형성되는 복수개의 세라믹층; 상기 세라믹층의 표면상에 형성되어 회로 요소를 구현하는 패턴층; 적층된 상기 복수개의 세라믹층의 외측면에 형성되는 외부단자; 및 상기 패턴층 중 일부에 형성되며, 외부와 신호를 교환할 수 있도록 상기 외부단자와 접속되며, 상기 외부단자를 감싸도록 넓게 형성되는 내부 접속부;를 포함하는 세라믹 다층기판 및 그 제조방법을 제공한다.

Description

세라믹 다층기판 및 그 제조방법{CERAMIC MULTILAYER BOARD AND ITS MANUFACTURE}
본 발명은 내부 패턴과 외부단자와의 접속이 보다 안정적으로 형성되는 적층체 구조물, 특히 저온 소성 세라믹 다층기판과 그 제조방법에 관한 것으로, 보다 상세하게는 외부 단자와 접속을 이루기 위하여 내부 패턴층에 형성되는 내부 접속부가 외부단자를 감싸도록 넓게 형성하여 외부단자와 내부 패턴층과의 접속을 보다 안정적으로 형성되도록 하며, 제조 공정상의 오차가 발생하여도 항상 접속을 유지할 수 있도록 하는 저온 소성 세라믹 다층기판 및 그 제조방법에 관한 것이다.
또한, 본 발명은 외부단자와 접속하지 않는 상기 내부 접속부가 적층체의 외부면에 노출되지 않도록 함으로써 저온 소성 세라믹 다층기판내에 형성되는 표면 탄성파 필터 칩의 설치 공간에 형성시킨 진공압의 누설 방지 및 적층체 외부면의 균열 발생을 방지할 수 있도록 하는 저온 소성 세라믹 다층기판 및 그 제조방법에 관한 것이다.
저온 소성 세라믹(Low Temperature Co-fired Ceramic, 이하 ‘LTCC’라함) 기판 제조 기술은 주로 글라스 세라믹(Glass-Ceramic) 재료를 기반으로 이루어진 다수의 그린시트(green sheet) 층에 전기전도도가 우수한 Ag, Cu 등을 스크린 프린팅 공정으로 주어진 회로의 내부 전극 및 수동 소자(R, L, C)를 구현하고, 각층을 적층한 후 세라믹과 금속을 동시 소성하여 (대개 1000˚C 이하) MCM (Multi-chip module) 및 다중칩 패키지(Multi-Chip Package)를 제조하는 것을 말한다.
LTCC 기술은 세라믹과 금속의 동시 소성이 가능한 공정 특징에 따라서 모듈내부에 수동소자(R, L, C)를 구현할 수 있는 장점을 갖고 있으므로 부품들간의 복합화와 경박단소화를 가능케 한다.
LTCC 기판은 이와 같은 내부수동소자(Embedded Passives)를 구현할 수 있는 특징으로 인하여 SOP(System-On-a-Package)를 구현할 수 있어 SMD(Surface Mounted Device) 부품에서 발생하는 기생효과(parasitic effect)를 최소화 시킬 수 있고, 표면 실장 시 납땜 부위에서 발생하는 전기적인 노이즈 신호의 감소에 의한 전기적 특성의 향상 및 납땜수의 감소에 의한 신뢰성 향상의 장점을 갖게 된다. 또한 LTCC의 경우 Tf (Temperature Coefficient of Resonant Frequency)의 값을 열팽창 계수를 조절하여 최소화 시킬 수 있어 유전체 공진기의 특성을 조절할 수 있는 특징도 갖고 있다.
LTCC 기판은 내부에 회로를 구현하고 이를 다수개 적층하여 하나의 기판을 형성하는 것이므로, 외부와 접속할 수 있는 외부 단자들이 기판의 외부에 형성되어야 하며, 이러한 외부단자가 내부의 회로패턴과 전기적으로 연결되어야 한다.
도 1은 일본특허공개공보 평6-215982의 세라믹 전자부품의 제조방법에 관한 것이다. 상기 특허는 세라믹 기판에 미리 형성된 구멍 주변에 유전체 재료나 자성체 재료를 형성하면 상기 재료가 구멍의 내부로 침투되며, 구멍을 막아버리는 경우도 발생하게 되고, 이와 같은 경우 외부전극을 이루는 스루홀(through hole)을 형성하기 위하여 일측에서 흡인하는 경우 각 층의 구멍의 단면적의 차이에 의하여 공기의 흐름이 분산되어 구멍의 내벽에 외부전극의 도포량이 불균일하게 되는 문제점을 해결하기 위한 것이다.
상기 특허에서는 복수개의 구멍을 갖는 베이스 기판(7) 표면에 상기 구멍을 막을 수 있고 내부 전극(9)을 갖는 세라믹 적층체(8)를 형성하고, 그후 상기 베이스 기판의 구멍을 기준으로 복수개의 관통공을 형성하고, 상기 관통공에 외부전극(10)을 형성한 세라믹 전자부품의 제조방법을 제공하고 있다.
그러나, 상기 일본공개특허 평6-215982에서와 같은 구조를 통해 내부전극과 외부전극을 연결하는 것은 내부전극과 외부전극의 접촉부분이 선접촉에 가까울 정도로 접촉면적이 작아서 연결이 불안정하게 되어 신호의 입출력 안정성이 떨어지는 문제가 있으며, 작업 공정의 오차로 인하여 제품의 불량률이 높아지는 등의 여러 문제점이 있게 된다. 즉, 내부전극이 먼저 형성된 다음 홈을 형성하고, 외부전극을 형성하게 되므로, 도 2a 및 도 2b에 도시한 바와 같이, 내부전극(9)이 외부전극(10)과 만나는 부위가 좁게 되면 홈을 뚫는 공정 또는 도금 공정 등에서 내부전극(9)을 차단할 수도 있고 또한 그 전기적 연결이 불안정하게 될 수도 있는 문제가 있는 것이다. 도 2a는 세라믹 기판에 홈이 형성되어 있는 것을 도시한 것이고, 도 2b는 홈이 형성되어 있지 않은 세라믹 기판을 도시한 것이다.
더구나, 홈을 형성하는 공정에서 공정상의 오차로 인하여 그 형성위치가 이동되는 경우 내부단자와 외부단자의 접촉면적이 변하게 되며, 심한 경우는 내부단자가 외부단자와 연결되지 않는 경우도 발생하게 된다. 이러한 공정상의 오차에 의해 불량이 발생하게 되며, 일관된 품질관리를 못하게 되는 문제가 있었던 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 외부단자와 연결되는 내부 패턴층의 끝단을 외부단자의 단면을 감싸도록 넓게 형성하여 패턴층이 외부단자와 안정적으로 접속되도록 하는 것을 목적으로 한다.
또한, 본 발명은 홈 형성 공정상의 오차가 발생하더라도 내부 접속부와 외부단자가 안정하게 연결되도록 하여 일관된 품질관리를 가능하게 하는 것을 목적으로 한다.
또한, 본 발명은 내부 접속부가 외부단자 형성영역을 제외한 모서리에서 일정간격 이격되어 형성되도록 하여 내부 접속부를 확대 형성함으로 인하여 적층체 구조물의 외부 벽면에 내부 접속부가 형성되는 것을 방지하여 외부 전극이 벽면에 잘못 도포되거나, 표면 탄성파 필터와 같이 적층체의 내부에 진공상태를 유지하여야 하는 경우 누설 또는 균열 발생을 방지하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 구성수단으로서, 본 발명은 일정 두께를 갖고 적층 형성되는 복수개의 세라믹층; 상기 세라믹층의 표면상에 형성되어 회로 요소를 구현하는 패턴층; 적층된 상기 복수개의 세라믹층의 외측면에 형성되는 외부단자; 및 상기 패턴층 중 일부에 형성되며, 외부와 신호를 교환할 수 있도록 상기 외부단자와 접속되며, 상기 외부단자를 감싸도록 넓게 형성되는 내부 접속부;를 포함하는 세라믹 다층기판을 제공한다.
또한, 본 발명은 일정 두께를 갖고 적층 형성되며, 외측면에 상기 적층 방향으로 형성되는 하나 이상의 홈을 포함하는 복수개의 세라믹층; 상기 세라믹층의 표면상에 형성되어 회로 요소를 구현하는 패턴층; 적층된 상기 복수개의 세라믹층의 홈에 상기 세라믹층의 두께 방향으로 형성되는 외부단자; 및 상기 패턴층 중 일부에 금속 도포막으로 형성되며, 외부와 신호를 교환할 수 있도록 상기 외부단자와 접속되며, 상기 외부단자를 감싸도록 넓게 형성되는 내부 접속부를 포함하는 세라믹 다층기판을 제공한다.
또한 본 발명은 일정 두께를 갖고 적층 형성되며, 외측면에 상기 적층 방향으로 형성되는 하나 이상의 홈을 포함하는 복수개의 세라믹층; 상기 세라믹층의 표면상에 형성되어 회로 요소를 구현하는 패턴층; 적층된 상기 복수개의 세라믹층의 홈에 상기 세라믹층의 두께 방향으로 형성되는 외부단자; 상기 패턴층 중 일부에 금속 도포막으로 형성되며, 외부와 신호를 교환할 수 있도록 상기 외부단자와 접속되며, 상기 외부단자를 감싸도록 넓게 형성되고, 상기 외부단자가 상기 세라믹층과 접촉하는 부분에 인접한 상기 세라믹층의 외측면과 일정간격 떨어져서 형성되는 내부 접속부; 적층된 상기 복수개의 세라믹층의 상부에 형성되는 캐비티; 상기 캐비티에 장착되는 전자부품; 및 상기 캐비티 상부에 장착되어 캐비티 내부에 진공을 유지하도록 하는 덮개를 포함하는 세라믹 다층기판을 제공한다.
또한 본 발명은 일정 두께의 세라믹층을 마련하는 단계; 상기 세라믹층의 표면 상에 회로 요소를 구현하도록 패턴층을 형성하는 단계; 상기 패턴층 중 일부에 외부와 신호를 교환할 수 있도록 상기 세라믹층의 모서리까지 연결되며, 연결되는 패턴층의 너비보다 넓은 너비의 내부 접속부를 금속 도포막으로 형성하는 단계; 상기 내부 접속부 및 상기 세라믹층의 외측변에 일측이 개구된 반원형의 홈을 상기 세라믹층의 두께 방향으로 형성하는 단계; 상기와 같은 단계를 거친 세라믹층을 다수개 적층하는 단계; 및 적층된 세라믹층의 홈에 상기 내부 접속부와 전기적으로 연결되는 외부단자를 상기 세라믹층의 두께 방향으로 형성하는 단계를 포함하는 세라믹 다층기판 제조방법을 제공한다.
또한 본 발명은 일정 두께의 세라믹층을 마련하는 단계; 상기 세라믹층의 표면 상에 회로 요소를 구현하도록 패턴층을 형성하는 단계; 상기 패턴층 중 일부에 외부와 신호를 교환할 수 있도록 상기 세라믹층의 모서리에서 일정간격 이격되어 형성되며, 연결되는 패턴층의 너비보다 넓은 너비를 갖는 내부접속부를 금속 도포막으로 형성하는 단계; 상기 내부 접속부 및 상기 세라믹층의 외측변에 일측이 개구된 반원형의 홈을 상기 세라믹층의 두께 방향으로 형성하는 단계; 상기와 같은 단계들을 거친 세라믹층을 상부에 전자부품이 실장될 수 있는 캐비티가 형성되도록 다수개 적층하는 단계; 적층된 세라믹층의 홈에 상기 내부 접속부와 전기적으로 연결되는 외부단자를 상기 세라믹층의 두께 방향으로 형성하는 단계; 및 상기 캐비티에 전자부품을 실장하고, 상기 캐비티 내부의 진공을 유지하도록 캐비티 상부에 덮개를 장착하는 단계를 포함하는 세라믹 다층기판 제조방법을 제공한다.
본 발명의 적층체 구조물은 다수개의 재료층이 적층되어 하나의 패키지를 형성하는 적층체를 의미하는 것으로, 전기적, 유전적, 자기적 성질을 표출하는 재료층을 적절히 선택하여 사용하게 된다. 특히 상기 재료층으로는 일정두께를 갖는 세라믹 그린 시트를 사용하는 것이 일반적이며, 이와 같은 시트들 상에는 금속 도포막이 일정 형태로 도포되어 하나의 패턴층을 형성하게 되며, 이러한 패턴층은 적층되어 여러 회로 요소의 기능을 수행하게 된다. 상기 패턴층은 Ag, Cu 등과 같은 금속으로 형성된다. 상기와 같은 세라믹 시트가 여러 개 적층되고, 이를 저온 하에서 소성가공하여 형성되는 하나의 적층체 구조물을 저온 소성 세라믹 다층기판이라 부르며, 이하에서는 이를 중점적으로 살펴보도록 한다.
이하 본 발명에 대하여 바람직한 실시예를 바탕으로 첨부된 도면에 따라서 보다 상세히 설명한다. 도 3은 본 발명에 의한 저온 소성 세라믹 다층기판의 제 1 실시예를 도시한 단면도이고, 도 4는 도 3의 다층기판의 사시도이다.
제 1 실시예에서, 외부단자(120)는 적층된 다층기판(110)의 외부 벽면에 형성되어 있으며, 또한 적층된 다층기판(110)의 벽면에 수직으로 형성되어 있다. 먼저, 세라믹 다층기판(110)은 일정 두께를 갖고 적층되어 형성되는 복수개의 세라믹층(110a)을 포함하게 된다. 상기 복수개의 세라믹층(110a) 중 일부 또는 전부의 상부면에는 회로 요소를 구현하기 위한 패턴층(130)이 형성된다. 상기 패턴층(130)은 적층체 구조물 내에 여러 회로요소들을 구현하게 되며, 적층체의 내부에서는 비아홀(도시하지 않음) 등과 같은 방법으로 서로 연결될 수도 있다.
상기 세라믹층(110a)은 사각형으로 형성되며, 외부단자(120)는 상기 세라믹층(110a)을 여러개 적층하고 이와 같은 적층체의 외부면에 수직으로 길게 형성된다. 외부단자(120)는 금속 도포막으로 형성되며, 적층체 부품의 내부에 내장된 회로 요소들과 신호의 입출력을 가능하게 한다.
도 3에서와 같이, 세라믹층(110a) 상에는 패턴층(130)에 연결된 내부 접속부(140)가 형성된다. 상기 내부 접속부(140)는 외부의 외부단자(120)와 또한 연결되며, 적층되는 각각의 세라믹층 모두에 형성되는 것이 아니라 외부와 신호를 교환하기 위한 내부 패턴(130)이 존재하는 세라믹층에만 형성된다. 상기 내부 접속부(140)는 외부와 신호를 교환할 수 있도록 상기 외부단자(120)와 접속되며, 외부단자(120)를 감싸도록 넓게 형성된다. 즉, 세라믹층(110a)의 외측 모서리에 상기 외부단자(120)가 형성되는 부분의 주위까지 확장되어 내부 접속부(140)가 형성되는 것이다. 이와 같은 내부 접속부(140)는 상기 패턴층(130)과 같이 금속 도포막으로 형성되는 것이 바람직하게 된다.
도 4는 본 발명에 의한 제1 실시예의 사시도이다. 도 4에서 상기 세라믹층(110a)은 여러장이 적층되어 적층체(100)를 구성하며, 외부단자(120)는 내부 접속부(140)와 연결된다. 도 4와 같이 외부단자(120)와 내부 접속부(140)가 접속을 이루게 되므로, 보다 넓은 면적에서 서로 접속할 수 있게 되며, 만약 공정상의 오차로 인하여 외부전극(120)의 형성위치가 좌우로 변경되더라도 접속을 이룰 수 있는 효과가 있게 된다. 이러한 효과에 대해서는 이하에서 제 2실시예와 함께 설명하기로 한다.
도 5는 본 발명에 의한 저온 소성 세라믹 다층기판의 제 2 실시예를 도시한 단면도이고, 도 6은 도 5의 다층기판의 사시도이다. 제2 실시예에서, 일정 두께의 세라믹층(210a)의 외측면에는 하나 이상의 홈이 형성되어 있다. 상기 홈(250)에는 내측으로는 내부 접속부(240)가 도포되고, 외측으로는 외부단자(220)가 형성된다.
상기 홈(250)은 외부단자가 적층체의 외측으로 돌출되어 형성되는 것을 피하기 위한 것이며, 또한 하나의 큰 시트에 동일한 패턴을 여러 개 형성하고 이를 절단하여 다수개의 다층기판을 형성하는 대량생산공정에서 외부단자를 형성하기 위해 사용된다. 하나의 세라믹층에 형성되는 홈(250)은 일측이 개구되어 있는 반원형의 형상을 갖게 된다.
제 1 실시예에서와 같이, 세라믹 다층기판(210)은 일정 두께를 갖고 적층되어 형성되는 복수개의 세라믹층(210a)을 포함하게 된다. 상기 복수개의 세라믹층(210a) 중 일부 또는 전부의 상부면에는 회로 요소를 구현하기 위한 패턴층(230)이 형성된다. 상기 패턴층(230)은 적층체 구조물 내에 여러 회로 요소들을 구현하게 되며, 적층체의 내부에서는 비아홀(도시하지 않음) 등과 같은 방법으로 상하간의 신호연결을 위해 서로 연결될 수도 있다.
외부단자(220)는 상기 세라믹층(210a)을 적층하고, 상기 세라믹층(210a)에 형성된 홈(250)들이 하나의 긴 수직 홈을 형성하게 되면, 이와 같은 홈에 도포된다. 외부단자(220)는 금속 도포막으로 형성되며, 적층체 부품의 내부에 내장된 회로 요소들과 신호의 입출력을 가능하게 한다.
도 5에서와 같이, 세라믹층(210a)에는 먼저 패턴층(230)이 형성되고, 패턴층(230)과 연결되어 세라믹층의 외측변까지 뻗어있도록 내부 접속부(240)가 형성된다. 상기 내부 접속부(240)는 그 후에 형성되는 반원형의 홈(250)보다 크게, 즉 홈(250)을 감쌀 수 있도록 형성된다. 상기와 같이 내부 접속부(240)가 세라믹층(210a)에 형성되면, 세라믹층(210a)에 홈(250)을 형성한다.
홈(250)은 상기 세라믹층(210a)의 외측변에 외부단자의 개수만큼 형성하게 되며, 이러한 홈 중 일부는 세라믹층에 형성된 내부 접속부(240)에 형성되는 것도 가능하게 된다. 이와 같은 과정에서, 홈(250)의 형성위치가 작업 공정상의 오차로 인하여 약간 다르게 되어도 상기 홈은 내부 접속부(240)와 접촉을 이루게 된다. 이는 작업 공정상 오차가 있더라도 홈(250)의 외측면에 형성되는 외부단자(220)와 상기 내부 접속부(240)의 연결이 가능하게 된다는 것을 의미한다.
도 7을 참고로 좀더 상세히 설명하기로 한다. 도 7의 A는 홈이 정확한 위치에 형성된 경우를 나타낸 것으로 종래의 방식과 본 발명에 의한 내부 접속부(240)를 형성한 경우를 각각 도시하였다. 이러한 경우 종래의 방식을 따르게 되더라도 내부의 패턴(9)과 외부단자(10)는 원활하게 접속이 이루어 지게 된다. 문제는 B의 경우이다. B는 홈이 원위치에서 약간 벗어나서 형성되는 경우를 도시한 것이며, 이러한 경우 종래의 방식으로 패턴층(9)과 외부단자(10)를 연결하는 것은 불가능하게 된다. 내부의 패턴층은 세라믹층에 형성된 홈과 접촉하지 않게 되며, 홈에 형성되는 외부단자와도 접속되지 않는 문제가 발생하게 된다. 따라서 이와 같은 경우, 본 발명에서와 같은 넓게 형성되는 내부 접속부(240)를 형성하게 되면, 같은 공정상의 오차가 발생하더라도 여전히 홈은 내부 접속부 형성위치에 형성되어 외부단자(220)와 내부 패턴을 서로 접속되도록 할 수 있다. 이는 종래에 비하여 작업 공정상의 허용 오차의 폭을 넓힐 수 있게 되므로써, 제품의 생산시의 불량율을 감소시킬 수 있게 되며, 제품의 균등한 품질을 보장할 수 있게 되는 효과가 있다.
이와 같은 효과는 상기 제2 실시예에서 뿐만 아니라, 제1 실시예에서도 똑같이 얻을 수 있다. 즉, 상기 제1 실시예에서는 홈이 형성되지 않고 외부단자가 적층체의 외벽에 도포되어 형성된다. 이와 같이 형성되는 외부단자가 공정상의 오차로 인하여 정위치를 약간 벗어난 위치에 형성되더라도, 이미 넓게 형성되어 있는 내부 접속부와의 접촉 영역에 포함되므로 내부의 패턴층과 외부단자가 접속될 수 있게 되는 것이다. 이에 의해 마찬가지로 작업 공정상의 허용 오차의 폭이 넓어지게 되어 제품 불량율 감소와 균등한 품질 보장을 이루게 된다.
도 6은 본 발명에 의한 제2 실시예에 의해 내부 접속부(240)가 형성된 패턴층(230)을 갖는 세라믹층(210a)을 여러장 적층한 상태의 다층기판(210)을 도시하고 있다. 도 6에서와 같이, 외부단자(220)는 적층체의 측면 홈 형성부분에 도포되어 형성된다. 또한 외부단자(220)는 내부 접속부(240)와 보다 넓은 면적에서 접속을 이루게 된다. 이와 같은 내부 접속부(140)는 상기 패턴층(130)과 같이 금속 도포막으로 형성되는 것이 바람직하게 된다.
또한, 상기 제2 실시예에 따른 다층기판은 도 8에서와 같이 변형된 내부 접속부를 사용하는 것도 가능하게 된다. 즉, 상기 도 8에서 내부 접속부(240)는 상기 홈(250) 주변의 세라믹층 모서리(E)로부터 일정 간격(G) 이격되어 형성된다. 이와 같이 일정 간격(G)을 두는 이유는 상기 내부 접속부(240)가 세라믹층(210a)의 외측변까지 확장되어 적층시 적층체의 외벽에 내부 접속부(240)가 드러나는 것을 방지하기 위함이다. 도 9는 상기 도 8의 적층된 다층기판(210)의 단면을 도시한 것으로, 내부의 패턴층과 연결되어 형성되는 내부 접속부가 적층체의 외벽으로 드러나지 않게 됨을 알 수 있다.
도 6에서와 같이 적층체의 외벽에 내부 접속부(240)가 드러나게 되면 홈에 도포되어 형성되어야 하는 외부단자(220)가 적층체의 외벽에 도포되는 경우가 발생하게 되어, 제품의 외관을 해치게 된다. 또한, 소성시 외벽에 드러나는 금속제의 내부 접속부와 세라믹층의 수축률의 차이로 인하여 금속의 접속부와 세라믹층 사이에 틈이 생기게 된다. 세라믹층의 적층체 내부에 표면탄성파 필터의 칩 같은 전자부품을 실장하는 경우에는 표면탄성파 필터 칩의 실장 공간을 거의 진공 상태로 유지해야 하는데 이 때 발생하는 적층체의 내외부 압력차는 금속의 접속부와 세라믹층 사이의 틈으로부터 크랙(crack)이 발생하도록 하는 요인이 된다. 그리하여 내부 진공상태가 유지되지 않는 문제가 발생할 수 있다.
따라서, 본 발명에 의한 다층기판(210)은 도 8에서와 같이 일정 간격(G) 이격 형성된 내부 접속부(240)를 사용할 수 있으며, 이와 같은 접속부를 사용함으로 인하여 적층된 세라믹층의 외벽에 틈이 생기지 않도록 하기 때문에 상기와 같이 발생 가능성 있는 문제점들을 제거할 수 있게 되는 것이다.
본 발명에 의한 내부 접속부를 형성한 다층기판은 여러 제품들에 사용될 수 있으나, 이하에서 특히 표면 탄성파(SURFACE ACOUSTIC WAVE) 필터의 칩을 내부에 실장한 다층기판 제조 기법을 제 3 실시예로서 중점적으로 설명하도록 하겠다.
표면 탄성파 필터의 칩을 일정 수준의 진공도 이하에서 보존시키는 기능의 세라믹 적층 패키지가 저온 소성 세라믹 가공 기법으로 만들어지고 있으며, 표면 탄성파 필터의 주변 필터들과 표면 탄성파 필터들을 한 개의 부품으로 복합시키기 위하여 상기와 같이 저온 소성 세라믹 가공기법으로 제작되는 패키지에 필터 기능을 내장시키는 제품들도 여러 전자기기에 적용되는 추세이다.
도 10은 표면 탄성파 필터 패키지의 평면 및 측 단면을 도시한 도면이고, 도 11은 표면 탄성파 필터 패키지의 사시도이다. 상기 도 10 및 도 11에서와 같이, 표면 탄성파 필터 패키지는 일정 두께를 갖고 적층형성되는 복수개의 세라믹층(310a)을 포함하게 되며, 상기 세라믹층(310a)에는 회로요소를 구현하기 위한 패턴층(330)이 형성된다. 패턴층(330) 중 일부에는 외부와 신호를 교환할 수 있도록 패턴층의 폭보다 넓게 형성되는 내부 접속부(340)가 기판(310)의 모서리에 인접하도록 형성된다. 내부 접속부(340)는 외부단자(320)를 감싸도록 넓게 형성된다. 상기 세라믹층(310a)에는 또한 외측변에 접하도록 반원형의 홈(350)이 형성된다. 상기 홈(350)은 상기 세라믹층이 적층되면 외부단자(320)가 형성되는 영역을 제공하며, 내부접속부(340)는 홈을 감싸도록 충분한 크기로 형성된다. 상기 세라믹층(310a)이 적층되어 하나의 적층체를 형성하면 상기 홈 형성영역은 수직의 긴 홈을 형성하게 되며, 이러한 홈에 외부단자(320)가 도포되어 형성된다.
상기 내부 접속부(340)는 상기 패턴층과 동일한 금속 재질로 형성되며, 상기 제2 실시예에서와 마찬가지로 상기 내부 접속부(340)는 상기 외부단자(320)가 상기 세라믹층(310a)과 접촉하는 부분의 주변, 즉 세라믹층의 외측변에서 일정 간격 이격되어 형성되도록 한다.
상기 세라믹층이 적층되어 형성되는 적층체에는 캐비티(380)가 형성된다. 즉, 적층체의 상부에 표면 탄성파 칩(360)이 실장될 수 있는 공간을 형성하는 것으로, 하나 이상의 표면 탄성파 칩이 실장되고, 그 상부에는 덮개(370)가 덮여서 내부에 일정 수준의 진공도를 유지하게 된다.
이상과 같이 본 발명에 따라서 내부 접속부(340)를 형성하여 외부단자와 세라믹층의 패턴층(330)을 접속하도록 하는 기법을 표면 탄성파 필터 패키지(300)에 적용하였다. 본 발명이 표면 탄성파 필터 패키지(300)에 특히 유용하게 적용되는 이유는, 표면 탄성파 필터 패키지의 캐비티(380) 내의 진공도 유지에 따른 문제를 해결하기 때문이다.
즉, 저온 소성 세라믹 다층기판에서 외부단자와 내부 패턴층 간의 접속의 안정성을 확보함과 동시에, 적층된 세라믹층들 사이에서 수축률 등의 차이로 인하여 틈이 벌어지게 되어 진공이 누설되거나, 또는 수분이 침투하게 되는 등의 문제를 해결하게 된다.
통상적으로 저온 소성 세라믹 다층기판을 사용한 패키지가 진공도를 유지하지 못하는 주요 원인은 표면 탄성파 필터의 칩이 보관되는 캐비티로 외부의 공기, 수분 등이 확산되어 들어갈 수 있는 공간이 패키지 내에 존재하게 되기 때문이다. 두개 이상의 시트들이 적층되고, 외부단자의 폭보다 넓은 폭으로 내부의 패턴층에 연결되는 내부 접속부가 형성되는 패키지 구조에서 패키지의 외부면으로 내부 전극이 노출되면, 기판 시트와 내부 접속부의 수축율이 일치하지 않는 한 그 사이로 공기 또는 수분이 확산할 수 있는 공간이 발생하게 되는 것이다.
본 발명을 이용한 표면 탄성파 필터는 상기 제1 및 제2 실시예에서와 마찬가지로, 외부단자 형성영역을 감싸도록 내부 접속부가 형성되어서 외부단자와의 접속 안정성을 확보하게 되며, 또한 제2 실시예에서와 같이 홈 형성 공정상의 허용 오차의 폭을 넓힐 수 있게 되는 장점이 있게 된다.
또한, 제2 실시예에서와 같이, 내부 접속부를 적층체의 외벽에서 일정거리 이격시켜 형성하도록 하여 외벽에 내부 접속부가 드러나지 않도록 하여 적층체 내부에 진공 상태에 의해 틈이 생기거나 수분 등이 침투하게 되는 것을 방지할 수 있으며, 더구나 외부단자가 금속제의 내부 접속부에 도포되는 것을 방지할 수 있게 된다.
본 발명은 또한 저온 소성 세라믹 다층기판을 제조하는 방법을 제공한다. 도 12는 본 발명에 의한 저온 소성 세라믹 다층기판의 제조방법을 단계별로 도시한 것이다.
본 발명에 의한 저온 소성 세라믹 다층기판(410)을 제조하기 위하여, 다음과 같은 제조 순서를 따르게 된다.
a) 일정 두께를 갖는 세라믹층(410a)을 마련한다.
b) 상기 세라믹층(410a)에 회로요소를 구현하도록 패턴층(430)을 형성한다. 패턴층(430)은 상하로 적층되는 다른 세라믹층의 패턴층들과 함께 여러 회로요소를 구현하게 된다. 통상적으로 패턴층은 추후에 형성되는 외부단자보다 작은 너비를 갖게 된다.
c) 상기 패턴층 중 일부에 외부와 신호를 교환할 수 있도록 상기 세라믹층의 모서리까지 연결되며, 연결되는 패턴층의 너비보다 넓은 너비의 내부 접속부(440)를 형성한다. 내부 접속부는 도 12에서와 같이 반원형으로 넓게 형성되며, 이는 다음에 형성되는 홈이 내부 접속부 안에 형성되도록 하기 위함이다. 상기 내부 접속부는 상기 패턴층과 동일한 금속 재질로 형성된다.
d) 상기 내부 접속부 및 상기 세라믹층의 외측변에 일측이 개구된 반원형의 홈(450)을 형성한다. 홈은 이웃한 세라믹층에 걸쳐져서 형성되므로, 하나의 세라믹층을 보면 그 형상은 반원형이 된다. 또한 내부 접속부(440)가 상기 홈을 둘러싸도록 내부 접속부 내에 형성되는 것이 가장 바람직하게 되나, 작업 공정상의 오차로 인하여 그 위치가 약간 변경되더라도 내부 접속부의 형성 면적 범위 내에서는 내부 접속부에 걸쳐서 형성되기 때문에 공정상 허용 오차의 범위를 넓힐 수 있게 된다.
e) 상기와 같은 단계를 거친 세라믹층을 다수개 적층한다. 적층한 세라믹층들에는 같은 위치에 각각 홈들이 형성되어 있으며, 이러한 홈들은 하나의 수직 홈을 형성하게 된다.
f) 적층된 세라믹층(410a)의 홈에 상기 내부 접속부와 전기적으로 연결되는 외부단자(420)를 형성한다.
상기와 같은 다층기판(410) 제조공정에 있어서, 상기 내부 접속부는 내경이 상기 반원형의 홈의 반경보다 작고 외경이 상기 반원형의 홈의 반경보다 큰 반원띠 형상을 갖도록 형성될 수 있다. 즉, 도 13에 도시한 바와 같이, 홈이 형성될 부분에는 내부 접속부를 구성하는 금속제 도포막이 형성되지 않도록 하여, 금속제 도포막이 도포되면서 번짐으로 인하여 세라믹층의 외측면에 묻는 것을 방지하고, 재료를 절감할 수도 있는 효과를 얻을 수 있다.
또한, 상기와 같은 제조공정에 있어서, 상기 내부 접속부는 외부단자가 상기 세라믹층과 접촉하는 부분에 인접한 기판 외측면과 일정간격 떨어져서 형성되는 것이 바람직하게 된다. 이와 같이 일정 간격 이격되어 형성되면 넓게 형성되는 내부 접속부에 의해 외부단자와 안정적인 접속이 가능하게 됨과 동시에, 적층체의 외벽으로 금속제의 내부 접속부가 드러나게 되는 것을 방지하게 되어 기판 사이의 틈이 형성되는 것을 방지할 수 있게 되는 등의 여러 효과를 얻을 수 있게 된다.
또한, 본 발명은 또한 내부 캐비티에 전자부품, 특히 표면탄성파칩을 실장한 경우 내부 진공 유지에 효과적인 세라믹 다층기판을 제조하는 방법을 제공한다. 도 14는 표면탄성파 칩을 실장한 본 발명에 의한 세라믹 다층기판의 제조공정을 단계별로 도시한 도면이다. 본 발명에 의한 세라믹 다층기판(510)을 제조하기 위하여, 다음과 같은 제조 순서를 따르게 된다.
a) 일정 두께를 갖는 세라믹층(510a)을 마련한다.
b) 상기 세라믹층(510a)에 회로요소를 구현하도록 패턴층(530)을 형성한다. 패턴층(530)은 상하로 적층되는 다른 세라믹층의 패턴층들과 함께 여러 회로요소를 구현하게 된다. 통상적으로 패턴층은 추후에 형성되는 외부단자보다 작은 너비를 갖게 된다.
c) 상기 패턴층 중 일부에 외부와 신호를 교환할 수 있도록 상기 세라믹층의 모서리에서 일정간격 이격되어 형성되며, 연결되는 패턴층의 너비보다 넓은 너비의 내부 접속부(540)를 형성한다. 내부 접속부는 도 14에서와 같이 반원형으로 넓게 형성되며, 이는 다음에 형성되는 홈이 내부 접속부 안에 형성되도록 하기 위함이다. 상기 내부 접속부는 상기 패턴층과 동일한 금속 재질로 형성되는 것이 바람직하게 된다. 또한 상기 내부 접속부가 세라믹층의 모서리와 일정간격(G) 이격되어 형성되는 것은 상기 제2 실시예에서 살펴본 바와 같이, 내부 접속부가 세라믹층의 외측면에 노출되는 것을 방지하도록 하여 내부의 진공상태를 유지하도록 하기 위함이다.
d) 상기 내부 접속부 및 상기 세라믹층의 외측변에 일측이 개구된 반원형의 홈(550)을 형성한다. 홈은 이웃한 세라믹층에 걸쳐져서 형성되므로, 하나의 세라믹층을 보면 그 형상은 반원형이 된다. 또한 내부 접속부(540)가 상기 홈을 둘러싸도록 내부 접속부 내에 형성되는 것이 가장 바람직하게 되나, 작업 공정상의 오차로 인하여 그 위치가 약간 변경되더라도 내부 접속부의 형성 면적 범위 내에서는 내부 접속부에 걸쳐서 형성되기 때문에 공정상 허용 오차의 범위를 넓힐 수 있게 된다.
e) 상기와 같은 단계를 거친 세라믹층을 다수개 적층한다. 이때 적층된 세라믹층들의 상부에는 전자부품이 실장될 수 있는 캐비티(560)를 형성한다. 적층한 세라믹층들에는 같은 위치에 각각 홈들이 형성되어 있으며, 이러한 홈들은 하나의 수직 홈을 형성하게 된다.
f) 적층된 세라믹층(510a)의 홈에 상기 내부 접속부와 전기적으로 연결되는 외부단자(520)를 형성한다.
g) 상기 캐비티(560) 내에 전자부품(570)을 실장하고, 덮개(580)를 상부에 장착하여 캐비티 내부의 진공을 유지하도록 한다. 이때 전자부품은 특히 실장공간의 내부 진공도가 유지될 필요가 있는 표면탄성파 칩이 될 수 있다.
상기와 같은 다층기판(510) 제조공정에 있어서, 상기 내부 접속부는 도 13에 도시한 바와 같이, 내경이 상기 반원형의 홈의 반경보다 작고 외경이 상기 반원형의 홈의 반경보다 큰 반원띠 형상을 갖도록 형성될 수 있다. 이는 홈이 형성될 부분에는 내부 접속부를 구성하는 금속제 도포막이 형성되지 않도록 하여, 금속제 도포막이 도포되면서 번짐으로 인하여 세라믹층의 외측면에 묻는 것을 방지하고, 재료를 절감할 수도 있는 효과를 얻을 수 있도록 하는 것이다.
이상과 같이 본 발명에 의하면 내부의 패턴층과 연결되며 상기 패턴층보다 넓게 형성되는 내부 접속부를 형성하고, 상기 내부 접속부가 외부단자와 접속을 이루게 되므로, 보다 넓은 면적에서 서로 접속할 수 있게 되는 효과가 있다.
또한, 본 발명에서와 같이 넓게 형성되는 내부 접속부를 형성하게 되면, 공정상의 오차가 발생하더라도 여전히 홈은 내부 접속부 형성위치에 형성되어 외부단자와 내부 패턴을 서로 접속되도록 할 수 있다. 이는 종래에 비하여 작업 공정상의 허용 오차의 폭을 넓힐 수 있게 되므로써, 제품의 생산시의 불량율을 감소시킬 수 있게 되며, 제품의 균등한 품질을 보장할 수 있게 되는 효과가 있다.
또한, 본 발명은 외측면에서부터 일정 간격(G) 이격 형성된 내부 접속부(240)를 사용할 수 있으며, 이와 같은 접속부를 사용함으로 인하여 적층된 다층기판에 틈이 발생하여 공기 또는 수분 등이 침투되는 것을 방지할 수 있으며, 크랙이 발생하는 것을 방지할 수 있는 효과가 있게 된다.
또한, 본 발명에 의한 표면 탄성파 필터 패키지는 칩이 실장되는 캐비티에 일정 진공도를 유지할 수 있는 구조의 저온 소성 세라믹 다층기판을 제공할 수 있는 효과가 있게 된다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.
도 1은 종래의 외부전극이 형성된 세라믹 적층체의 단면을 도시한 사시도이다.
도 2는 도 1의 세라믹 적층체의 하나의 층의 단면을 도시한 도면이다.
도 3은 본 발명에 의한 저온 소성 세라믹 다층기판의 제 1 실시예에 따른 세라믹 기판을 도시한 단면도이다.
도 4는 도 3의 다층기판의 사시도이다.
도 5는 본 발명에 의한 저온 소성 세라믹 다층기판의 제 2 실시예에 따른 세라믹 기판을 도시한 단면도이다.
도 6은 도 5의 다층기판의 사시도이다.
도 7은 기판의 홈 형성 공정상의 오차에 따른 종래의 방식과 본 발명의 방식을 비교한 도면이다.
도 8은 도 5의 제2 실시예의 내부 접속부의 변경된 형상을 도시한 도면이다.
도 9는 도 8의 내부 접속부를 사용한 다층기판의 측단면도이다.
도 10은 표면 탄성파 필터(SAW 필터) 패키지의 평면도 및 측단면도를 도시한 도면이다.
도 11은 본 발명에 의한 제3 실시예로써, 표면 탄성파 필터 패키지의 사시도이다.
도 12는 본 발명에 의한 세라믹 다층기판의 제조공정을 도시한 도면이다.
도 13은 본 발명에 의한 세라믹 다층기판의 내부 접속부의 변형 실시예를 도시한 것이다.
도 14는 표면탄성파 칩을 실장한 본 발명에 의한 세라믹 다층기판의 제조공정을 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
110, 210, 310, 410, 510: 세라믹 기판
120, 220, 320, 420, 520: 외부단자
130, 230, 330, 430, 530: 패턴층
140, 240, 340, 440, 540: 내부 접속부
250, 350, 450, 550: 홈
360: 표면 탄성파 칩
370, 580: 덮개
380, 560: 캐비티

Claims (18)

  1. 삭제
  2. 삭제
  3. 일정 두께를 갖고 적층 형성되며, 외측면에 상기 적층 방향으로 형성되는 하나 이상의 홈을 포함하는 복수개의 세라믹층;
    상기 세라믹층의 표면상에 형성되어 회로 요소를 구현하는 패턴층;
    적층된 상기 복수개의 세라믹층의 홈에 상기 세라믹층의 두께 방향으로 형성되는 외부단자; 및
    상기 패턴층 중 일부에 금속 도포막으로 형성되며, 외부와 신호를 교환할 수 있도록 상기 외부단자와 접속되며, 상기 외부단자를 감싸도록 넓게 형성되는 내부 접속부;를 포함하는 세라믹 다층기판.
  4. 제 3항에 있어서, 상기 내부 접속부는 홈에 인접한 상기 세라믹층의 외측면과 일정간격으로 떨어져서 형성되는 것을 특징으로 하는 세라믹 다층기판.
  5. 제 3항에 있어서, 상기 홈은 일측이 개구되어 있는 반원형으로 형성되는 것을 특징으로 하는 세라믹 다층기판.
  6. 제 3항에 있어서, 상기 내부 접속부는 상기 패턴층과 동일한 금속 재질로 형성되는 것을 특징으로 하는 세라믹 다층기판.
  7. 일정 두께를 갖고 적층 형성되며, 외측면에 상기 적층 방향으로 형성되는 하나 이상의 홈을 포함하는 복수개의 세라믹층;
    상기 세라믹층의 표면상에 형성되어 회로 요소를 구현하는 패턴층;
    적층된 상기 복수개의 세라믹층의 홈에 상기 세라믹층의 두께 방향으로 형성되는 외부단자;
    상기 패턴층 중 일부에 금속 도포막으로 형성되며, 외부와 신호를 교환할 수 있도록 상기 외부단자와 접속되며, 상기 외부단자를 감싸도록 넓게 형성되고, 상기 외부단자가 상기 세라믹층과 접촉하는 부분에 인접한 상기 세라믹층의 외측면과 일정간격 떨어져서 형성되는 내부 접속부;
    적층된 상기 복수개의 세라믹층의 상부에 형성되는 캐비티;
    상기 캐비티에 장착되는 전자부품; 및
    상기 캐비티 상부에 장착되어 캐비티 내부에 진공을 유지하도록 하는 덮개;를 포함하는 세라믹 다층기판.
  8. 제 7항에 있어서, 상기 전자부품은 표면탄성파 칩인 것을 특징으로 하는 세라믹 다층기판.
  9. 제 7항에 있어서, 상기 홈은 일측이 개구되어 있는 반원형으로 형성되는 것을 특징으로 하는 세라믹 다층기판.
  10. 제 7항에 있어서, 상기 내부 접속부는 상기 패턴층과 동일한 금속 재질로 형성되는 것을 특징으로 하는 세라믹 다층기판.
  11. 세라믹 다층기판을 제조하는 방법에 있어서,
    일정 두께의 세라믹층을 마련하는 단계;
    상기 세라믹층의 표면 상에 회로 요소를 구현하도록 패턴층을 형성하는 단계;
    상기 패턴층 중 일부에 외부와 신호를 교환할 수 있도록 상기 세라믹층의 모서리까지 연결되며, 연결되는 패턴층의 너비보다 넓은 너비의 내부 접속부를 금속 도포막으로 형성하는 단계;
    상기 내부 접속부 및 상기 세라믹층의 외측변에 일측이 개구된 반원형의 홈을 상기 세라믹층의 두께 방향으로 형성하는 단계;
    상기와 같은 단계를 거친 세라믹층을 다수개 적층하는 단계; 및
    적층된 세라믹층의 홈에 상기 내부 접속부와 전기적으로 연결되는 외부단자를 상기 세라믹층의 두께 방향으로 형성하는 단계;를 포함하는 세라믹 다층기판 제조방법.
  12. 제 11항에 있어서, 상기 내부 접속부는 내경이 상기 반원형의 홈의 반경보다 작고 외경이 상기 반원형의 홈의 반경보다 큰 반원띠 형상을 갖는 것을 특징으로 하는 세라믹 다층기판 제조방법.
  13. 제 11항에 있어서, 상기 내부 접속부는 상기 외부단자가 상기 세라믹층과 접촉하는 부분에 인접한 상기 세라믹층의 외측면과 일정간격 떨어져서 형성되는 것을 특징으로 하는 세라믹 다층기판 제조방법.
  14. 제 11항에 있어서, 상기 내부 접속부는 상기 패턴층과 동일한 금속 재질로 형성되는 것을 특징으로 하는 세라믹 다층기판 제조방법.
  15. 세라믹 다층기판을 제조하는 방법에 있어서,
    일정 두께의 세라믹층을 마련하는 단계;
    상기 세라믹층의 표면 상에 회로 요소를 구현하도록 패턴층을 형성하는 단계;
    상기 패턴층 중 일부에 외부와 신호를 교환할 수 있도록 상기 세라믹층의 모서리에서 일정간격 이격되어 형성되며, 연결되는 패턴층의 너비보다 넓은 너비를 갖는 내부접속부를 금속 도포막으로 형성하는 단계;
    상기 내부 접속부 및 상기 세라믹층의 외측변에 일측이 개구된 반원형의 홈을 상기 세라믹층의 두께 방향으로 형성하는 단계;
    상기와 같은 단계들을 거친 세라믹층을 상부에 전자부품이 실장될 수 있는 캐비티가 형성되도록 다수개 적층하는 단계;
    적층된 세라믹층의 홈에 상기 내부 접속부와 전기적으로 연결되는 외부단자를 상기 세라믹층의 두께 방향으로 형성하는 단계; 및
    상기 캐비티에 전자부품을 실장하고, 상기 캐비티 내부의 진공을 유지하도록 캐비티 상부에 덮개를 장착하는 단계;를 포함하는 세라믹 다층기판 제조방법.
  16. 제 15항에 있어서, 상기 전자부품은 표면탄성파 칩인 것을 특징으로 하는 세라믹 다층기판 제조방법.
  17. 제 15항에 있어서, 상기 내부 접속부는 내경이 상기 반원형의 홈의 반경보다 작고 외경이 상기 반원형의 홈의 반경보다 큰 반원띠 형상을 갖는 것을 특징으로 하는 세라믹 다층기판 제조방법.
  18. 제 15항에 있어서, 상기 내부 접속부는 상기 패턴층과 동일한 금속 재질로 형성되는 것을 특징으로 하는 세라믹 다층기판 제조방법.
KR10-2002-0073623A 2002-11-25 2002-11-25 세라믹 다층기판 및 그 제조방법 Expired - Fee Related KR100495211B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR10-2002-0073623A KR100495211B1 (ko) 2002-11-25 2002-11-25 세라믹 다층기판 및 그 제조방법
JP2002378962A JP2004179602A (ja) 2002-11-25 2002-12-27 セラミック多層基板及びその製造方法
US10/340,680 US6987315B2 (en) 2002-11-25 2003-01-13 Ceramic multilayer substrate
CNA031014747A CN1503616A (zh) 2002-11-25 2003-01-17 陶瓷多层衬底及其制造方法
SE0301133A SE525830C2 (sv) 2002-11-25 2003-04-16 Keramiskt flerskiktssubstrat och förfarande för tillverkning av detsamma
FI20030579A FI20030579A7 (fi) 2002-11-25 2003-04-16 Keraaminen monikerrossubstraatti ja menetelmä sen valmistamiseksi
FR0305017A FR2847716B1 (fr) 2002-11-25 2003-04-23 Substrat multicouche en ceramique et procede de fabrication de celui-ci
DE10318297A DE10318297A1 (de) 2002-11-25 2003-04-23 Keramisches Multilayersubstrat und Verfahren zu dessen Herstellung
GB0309414A GB2395605B (en) 2002-11-25 2003-04-24 Ceramic multilayer substrate and method for manufacturing the same
US11/095,588 US20050168917A1 (en) 2002-11-25 2005-04-01 Method for manufacturing ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0073623A KR100495211B1 (ko) 2002-11-25 2002-11-25 세라믹 다층기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040045768A KR20040045768A (ko) 2004-06-02
KR100495211B1 true KR100495211B1 (ko) 2005-06-14

Family

ID=19720693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0073623A Expired - Fee Related KR100495211B1 (ko) 2002-11-25 2002-11-25 세라믹 다층기판 및 그 제조방법

Country Status (9)

Country Link
US (2) US6987315B2 (ko)
JP (1) JP2004179602A (ko)
KR (1) KR100495211B1 (ko)
CN (1) CN1503616A (ko)
DE (1) DE10318297A1 (ko)
FI (1) FI20030579A7 (ko)
FR (1) FR2847716B1 (ko)
GB (1) GB2395605B (ko)
SE (1) SE525830C2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
KR101134897B1 (ko) * 2005-02-14 2012-04-13 엘지전자 주식회사 측면패드가 제공되는 회로기판 및 그 회로기판의 제조방법
EP1886359B1 (de) * 2005-05-30 2019-07-03 OSRAM Opto Semiconductors GmbH Housing body and method for its manufacture
US7919717B2 (en) * 2005-08-19 2011-04-05 Honeywell International Inc. Three-dimensional printed circuit board
KR100992233B1 (ko) * 2008-09-26 2010-11-05 삼성전기주식회사 세라믹/폴리머 복합재를 이용한 칩 캐패시터 제조방법
US20110170303A1 (en) * 2010-01-14 2011-07-14 Shang-Yi Wu Chip package and fabrication method thereof
CN102300384A (zh) * 2010-06-23 2011-12-28 环旭电子股份有限公司 多层式印刷电路板
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
CN103426844B (zh) * 2012-05-22 2017-02-15 广州程星通信科技有限公司 宽带全密封微波器件封装
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
CN107735861B (zh) * 2015-07-22 2020-01-14 阿尔卑斯阿尔派株式会社 高频模块
CN109496066B (zh) * 2018-10-31 2021-08-13 上海安费诺永亿通讯电子有限公司 一种设计于片式陶瓷基体特定区域的金属线路及其制备方法
CN110739288B (zh) * 2019-11-12 2025-05-30 河北新华北集成电路有限公司 毫米波频段放大器芯片封装结构及制作方法
DE102023210495A1 (de) 2023-10-24 2025-04-24 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger zur Aufnahme von elektronischen Bauelementen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02166792A (ja) * 1988-12-21 1990-06-27 Nippon Chemicon Corp 多層スルーホールおよびその形成方法
JPH1041626A (ja) * 1996-07-26 1998-02-13 Sumitomo Kinzoku Electro Device:Kk フリップチップ用セラミック多層基板及びその製造方法
JPH1070364A (ja) * 1996-08-28 1998-03-10 Kyocera Corp セラミック基板及びその製造方法並びに分割回路基板
JPH10247766A (ja) * 1997-03-03 1998-09-14 Alps Electric Co Ltd 回路基板
JP2002084064A (ja) * 2000-09-08 2002-03-22 Ibiden Co Ltd プリント基板の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963843A (en) 1988-10-31 1990-10-16 Motorola, Inc. Stripline filter with combline resonators
JP2600477B2 (ja) 1990-10-31 1997-04-16 株式会社村田製作所 積層セラミック電子部品
JPH05218653A (ja) 1992-01-31 1993-08-27 Sumitomo Metal Ind Ltd セラミック多層回路基板
JP2873645B2 (ja) 1992-05-25 1999-03-24 国際電気 株式会社 セラミック多層配線基板の製造方法
DE69315907T2 (de) 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
US5625528A (en) * 1992-10-21 1997-04-29 Devoe; Daniel F. Monolithic, buried-substrate, ceramic multiple capacitors isolated, one to the next, by dual-dielectric-constant, three-layer-laminate isolation layers
JP3070364B2 (ja) 1992-11-25 2000-07-31 松下電器産業株式会社 セラミック電子部品の製造方法
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
DE69419219T2 (de) 1993-09-03 2000-01-05 Kabushiki Kaisha Toshiba, Kawasaki Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
JP3223708B2 (ja) 1994-07-21 2001-10-29 株式会社村田製作所 積層電子部品およびその製造方法
US5855995A (en) 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
JPH10275979A (ja) * 1997-03-28 1998-10-13 Kyocera Corp セラミック基板および分割回路基板
JP3521699B2 (ja) 1997-08-19 2004-04-19 株式会社村田製作所 積層セラミック複合部品の製造方法
JP3402226B2 (ja) 1998-11-19 2003-05-06 株式会社村田製作所 チップサーミスタの製造方法
JP3362727B2 (ja) * 2000-03-17 2003-01-07 沖電気工業株式会社 弾性表面波フィルタ装置
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US6462950B1 (en) 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
JP2002270465A (ja) * 2001-03-08 2002-09-20 Soshin Electric Co Ltd 積層電子部品の端子電極
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
US6759940B2 (en) 2002-01-10 2004-07-06 Lamina Ceramics, Inc. Temperature compensating device with integral sheet thermistors
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02166792A (ja) * 1988-12-21 1990-06-27 Nippon Chemicon Corp 多層スルーホールおよびその形成方法
JPH1041626A (ja) * 1996-07-26 1998-02-13 Sumitomo Kinzoku Electro Device:Kk フリップチップ用セラミック多層基板及びその製造方法
JPH1070364A (ja) * 1996-08-28 1998-03-10 Kyocera Corp セラミック基板及びその製造方法並びに分割回路基板
JPH10247766A (ja) * 1997-03-03 1998-09-14 Alps Electric Co Ltd 回路基板
JP2002084064A (ja) * 2000-09-08 2002-03-22 Ibiden Co Ltd プリント基板の製造方法

Also Published As

Publication number Publication date
US20050168917A1 (en) 2005-08-04
FR2847716B1 (fr) 2006-02-17
JP2004179602A (ja) 2004-06-24
GB2395605B (en) 2005-11-16
US20040099942A1 (en) 2004-05-27
SE525830C2 (sv) 2005-05-10
FI20030579A0 (fi) 2003-04-16
SE0301133L (sv) 2004-05-26
CN1503616A (zh) 2004-06-09
DE10318297A1 (de) 2004-06-17
GB2395605A (en) 2004-05-26
FR2847716A1 (fr) 2004-05-28
SE0301133D0 (sv) 2003-04-16
FI20030579A7 (fi) 2004-05-26
US6987315B2 (en) 2006-01-17
KR20040045768A (ko) 2004-06-02

Similar Documents

Publication Publication Date Title
KR100495211B1 (ko) 세라믹 다층기판 및 그 제조방법
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JP4138211B2 (ja) 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
JP5614566B2 (ja) 多層基板の製造方法および多層基板
US7820916B2 (en) Composite ceramic substrate
US8059420B2 (en) Surface mountable device
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
US20010020535A1 (en) Circuit pack, multilayer printed wiring board, and device
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
KR100541079B1 (ko) 세라믹 패키지 및 그 제조방법
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP2004064459A (ja) 高周波用伝送線路基板及びその製造方法
WO2022070856A1 (ja) 配線基体および電子装置
JP2000068149A (ja) 積層電子部品及びその製造方法
TWI817388B (zh) 陶瓷基板複合結構
JP4140631B2 (ja) 電子部品の製造方法
JPH0346298A (ja) プリント回路基板の製造方法
JP5257763B2 (ja) 多層回路基板
KR20050000439A (ko) 다층기판의 단자구조 및 그 형성방법
JP2005175504A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JPS63102398A (ja) セラミツク回路基板の製造方法
JPH04239798A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021125

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041027

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050518

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050603

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050607

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20080328

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee