JPS63500627A - 埋込酸化物を有する半導体装置の製造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 埋込酸化物を有する半導体装置の製造 発明の背景 本発明は一般的には半導体装置に関し、特に縦型トランジスタおよびセルファラ イン埋込酸化物領域を有する半導体装置の製造方法に関する。

酸化物分離バイポーラ集積回路構造の利点はよく知られており、特に、回路動作 速度が高速となり、実装密度が増大することである。このような構造において、 隣接装置（素子）の分離（隔離）は、エピタキシャル層を介して下にある基板へ 延びる絶縁酸化物によって与えられる。装置は周辺上では酸化物によって分離さ れ、底部ではエピタキシャル層と基板の間のＰＮ接合によって分離される。最適 の実装密度を完全に実現するためには、装置接触領域がセルファラインされなけ ればならず、そうでなければ、有効な面積を拡大して生じうるミスアラインメン トの公差を用意しなければならないからである。

しかし、上記構造は、ベース−コレクタ容量およびベース抵抗のような寄生のも ののため装置の動作速度が限定される。そこで、最適の実装密度および分離を維 持しながらこのような動作速度を限定する奇生時定数を減少する装置構造および その製造方法についての要求が存在した。

発明の概要 したがって、本発明の１つの目的は半導体装置を製造する改良された方法を提供 することである。

本発明の他の目的は集積回路の動作速度を増大する方法を提供することである。

本発明のざらに他の目的は低ベース−コレクタ容量をもった集積回路の改良され た製造方法を提供することである。

本発明のさらに他の目的は縦型または横型のトランジスタにおける受動（不活性 ）装置領域の寸法を最小にする方法を提供することである。

上記および他の目的および利点は、セルファライン埋込酸化物集積回路装置の製 造方法をその１部として利用する本発明において達成される。このセルファライ ン埋込酸化物はトランジスタの電極領域と集積回路基板の間に形成される。これ によってトランジスタの奇生容量が減少される。

その際、電極領域内のシリコンの深さまたは厚さが決定されて電極領域の抵抗を 減少する。埋込酸化物を利用することによって、装置の動作速度を増大させる能 動装置領域を縮小する手段が与えられる。

ざらなる利点とともに本発明のより完全な理解は添付図面を参照した次の詳細な 説明によって得ることができるであろう。

図面の簡単な説明 第１図は従来技術における半導体装置の１部の断面図である。

第２図は、真性、不真性および奇生領域を有する第１図の装置の断面図を示す。

第３図から第１０図までは本発明の１実施例による集積バイポーラトランジスタ の製造過程を示す断面図である。

第１１図は別の実施例の断面図である。

第１２図から第１４図まではざらに別の実施例の断面図である。

実施例の詳細な説明 第１図は従来技術における半導体装置の１部の断面図を示す。この装置は、他の 装置（図示せず〉とともに、モノリシック集積回路の１部となるＮＰＮトランジ スタである。

この半導体装置はＰ形シリコン基板２０内に拡散されたＮ形埋込層２１で製造さ れる。この装置は、隣接装置から分離酸化物２３によって分離され、底部では埋 込層２１と基板２０の間に形成されたＰＮ接合によって分離される。この装置は ベース２４、ベースエンハンスメント′１９、エミッタ２６および深いＮ＋コレ クタコンタクト２７を含み、これらは装置表面でお互いから酸化物スペーサ２５ によって分離される。これらの装置電極はＮ型エピタキシャル層２２内に置かれ る。ベース２４はポロン（Ｐ）でドープされ、ベースエンハンスメント１９はボ ロン（Ｐ十）で高濃度ドープされる。

第２図は、真性（ｉｎｔｒｉｎｓｉｃ）　、非真性（ｅＸｔｒｉｎｓｉｃ）、お よび奇生領域が示されていることを除いては第１図と同じ断面図である。ベース −コレクタ容量２８およびベース抵抗２９（両方とも寄生のもの）は、Ｐ影領域 、すなわちベース２４がエピタキシャル層２２のようなＮ影領域に拡散される際 に形成される。領域５０は真性ベースである領域５２をもった能動または真性の 装置領域として示されている。領域５１は不真性ベースである。非真性ベースは トランジスタ作用に直接は寄与しないで、装置に対して望ましくない容量および 抵抗を加えるとともに真性ベースに対する接触を与える。

本発明では、第１図および第２図に示した構造は、能動装置５０、非真性ベース ５１の寸法を最小にし、またベース−コレクタ容量２８の値を低下させることに よって改良できる。このことは次の説明によって明らかになるであろう。

第３図から第１０図までは、改良された縦型ＰＮＰ集積回路トランジスタの製造 に対する本発明の１実施例による製造工程を示す。たとえば第１０図に示すよう に、完成トランジスタはエミッタ領域にセルファラインしてベース−コレクタ容 量を減少させる埋込酸化物を有し、付加的なシリコンがその埋込酸化物領域上に 加えられて非真性ベース領域が低抵抗となるようにする。

第３図は本発明によって製造された集積回路ＮＰＮトランジスタの１部の断面図 を示す。本実施例では、シリコン基板２０は埋込層領域３３を備えている。基板 ２０および埋込＠３３の上にはエピタキシャル層３４が存在している。

集積回路基板はこのような隔離エピタキシャル層領域を多数有するが、本発明の 構造を明らかにするためにはこのような領域は１個で十分であるから第３図から 第１４図までには１個しか示されていない。本発明の好適実施例では、エピタキ シャル層３４は、集積回路構造における多数の素子の１つとなるバイポーラ１〜 ランジスタの製造に用いられる。本実施例では、基板２０はＰ形で、埋込層領域 ３３は高濃度ドープＮ形である。エピタキシャル層３４はたとえば、厚さが１． ５μｍで、約０．４ΩｃｍＮ形にドープされている。この構造はまた、隣接装置 （素子）から自己を隔離する酸化物隔離領域２３を含む。上述した構造を達成す るのに用いられる方法は半導体技術では周知のものであるから、これ以上の説明 は省略する。

上述した構造の製造を続けるためには、たとえば約７０ナノメータ（ｎｍ）の酸 化物層３０をエピタキシャル層３４および隔離酸化物２３上に形成する。次に窒 化物層３１を酸化物層３０上に約１１００ｎの厚さまで被着する。

これら２つの層は後続のエッチおよびインブラント工程において用いられる。次 に約６００ｎｍの厚さのプラズマ酸化物３２を窒化物層３１上に被着する。プラ ズマ酸化物３２は次の工程で酸化物インブラントマスクとして使用される。

第４図は構造がエッチされた後の装置の断面図を示ず。

従来公知のマスクおよびエッチ方法を用いて、プラズマ酸化物３２、窒化物層３ １および酸化物層３０に開口５５および５６を形成する。

第５図は酸化物層３５を付加した装置の断面図を示す。

酸化物層３５はプラズマ酸化物３２上および前の工程で被着した開口５５および ５６に形成する。酸化物層３５は厚さが約２００ｎｍでおる。

第６図は埋込酸化物３７を付加し、酸化物側壁３６を形成した装置の断面図であ る。酸化物側壁３６は酸化物層３５の非マスク反応性イオンエツチング（Ｒ，１ ，Ｅ、）によって形成する。Ｒ，１，Ｅ、は異方性エッチであり、水平面上の酸 化物は除去するが垂直面上の酸化物は除去しない。酸化物側壁３６は本発明の好 適実施例では使用しているが、それを使用するかどうかは任意である。埋込酸化 物３７は、１．２Ｅ１８ｃｎのドーズおよび４００ＫｅＶのエネルギで酸素をイ オンインブラントすることによって形成する。酸素を開口５５および５６にイン ブラントし、プラズマ酸化物３２および側壁酸化物３６をマスクとして用いて選 択領域がインブラントされないようにすると、エピタキシャル層３４の表面の約 ２００〜４００ｎｍ下に酸素がインブラントされる。埋込酸化物３７は厚さが２ ００〜４００ｎｍ程度で、側壁３６にセルファラインされる。本実施例ではパ埋 込酸化物″として説明したけれども、領域３７は酸化物だけに限らずインプラン テーションによって形成される絶縁体なら何んでもよい。たとえば、窒素をイン ブラントして窒化シリコンを形成してもよい。

第７図は開口５５および５６内にエピタキシャル層を選択的に成長させた後の装 置の断面図である。エピタキシャル層は埋込酸化物３７の直上にあり、厚さは２ ００ｎｍ程度である。エピタキシャル層３８は、ベース抵抗を下げるのに寄与す る非真性ベース領域の厚さを増大させるのに用いる。次に、ポロンを開口５５お よび５６を介してインブラントし、アニールしてエピタキシャル層３８およびエ ピタキシャル層３４の埋込酸化物３７上の部分を介して上記ドーパントをドライ ブする。エピタキシャル層３８と埋込酸化物３７の間のインブラント領域は参照 番号３９で示され、２００Ω／口以下のシート抵抗および０．３±０．１ミクロ ンの接合深さを有する。このボロンインブラント（Ｐ十）は第１図および第２図 にあるベースエンハンスメント１９と同様のものである。インブラントされたド ープｖＩｉ昭６３−５００Ｃ；２７　（４）エピタキシャル層３８および領域３ ９の組合せは、第９図および第１０図において参照番号５８で示された非真性ベ ース領域とする。

第８図は、反応性イオンエッチおよびエミッタおよびコレクタ領域へのドーパン トのインブラントを実施した後の断面図を示す。プラズマ酸化物３２および酸化 物側壁３６の各部（全部ではない）は標準的な反応性イＡンエツチ法を用いて除 去する。エピタキシャル層３８上に約２００ｎｍの厚さの酸化物層４０を選択的 に成長させて層３８＠保護し、絶縁分離を与える。

次に、酸化物層４０がエピタキシャル層３８の表面を保護するようにしながら、 エツチングによって装置構造から窒化物層３１の残りを除去する。ボ（コン（Ｐ −）を酸化物層３０を介して選択された領域にインブラントし真性ベース５９を 形成する。酸化物層３０を除去し、次に、砒素（Ｎ形）をインブラントしてエミ ッタ４１およびコレクタ４２を形成する。深いコレクタ接触４３を形成するため に、リン（Ｎ＋）をコレクタ４２にインブラントする。ドーパントをドライブイ ンし、インブラントの間に生じたかもしれない結晶損傷を修復するためにインブ ラント後にアニール工程が必要である。このアニール工程は１０４０℃で２０分 間の熱処理を含む。装置の選択領域だりにインブラントすべき場合はホトレジス トマスクを用いる。アニール後、エミッタ領域４１は約２５±２５％Ω／口のシ ート抵抗、０．２５±０．０５ミクロンの接合深さを有し、深いコレクタ４３は 約３０Ω／口のシート抵抗、１．３±０゜２ミクロンの接合深さを有する。真性 ベース５９は約５００±１０％Ω／口のシート抵抗、０．３５±０．１ミクロン の接合深さを有する。

第９図は、非真性ベース、エミッタおよびコレクタ領域５８．４１．４２上にそ れぞれ金属接触４４を付加した完成装置の断面図でおる。金属接触４４は、技術 的に公知の従来のマスクおよびエッチ法を用い、装置上にたとえば、銅やシリコ ンドープのアルミニウムの約６５０〜８５０ｎｍの層を被着することによって形 成する。

第１０図は、本発明の真性、非真性、奇生領域が示されていることを除けば第９ 図と同じ断面図を示している。領域５７は能動装置または真性領域と考えられ、 領域５８は非真性ベース、領域５９は真性ベースと考えられる。この装置の寄生 のものはベース−コレクタ容量５３およびベース抵抗５４として示されている。

第１０図を先行技術の第２図と比較すると、第１０図の非真性ベース５８が第２ 図にある非真性ベースより小さいことが明らかである。また、第１０図のベース −コレクタ容量およびベース抵抗は第２図のものより小さな値となることも明ら かである。ベース−コレクタ容量５３はエミッタ領域とセルファラインする埋込 酸化物３７のため減少し、また、ベース抵抗５４は高濃度ドープ（低抵抗）非真 性ベースおよび非真性ベースの厚さを増大させる付加エピタキシャル層３８双方 のため減少する。

ポリシリコンエミッタを備えたインブラントトランジスタの改良が明らかになっ た。これらの改良の中には、低エミッターベース容量、良好なエミッタ性能によ る高電流利得および改良されたエミッターベース降伏特性を含むものもある。第 １１図は、ポリシリコンエミッタの改良を含む本発明による集積ＮＰＮトランジ スタの代替実施例の断面図を示す。この第１１図の実施例において、第３図に示 された構造に戻って、酸化物層３０以前に装置上に約２５０ｎｍのポリシリコン 層を付加する。基本的には、上述した全てのインブラントおよびエッチ工程は、 前もって被着したポリシリコン層からポリシリコンエミッタ４５を真性ベース５ ９上に形成すること以外は同じである。ポリシリコンエミッタ４５がドーパント でインブラントされ、アニールされた後、領域４１が形成され、エミッタの１部 となる。

第１２図から第１４図までは第９図に示されたとほぼ同じ構造を達成する本発明 のさらに別の実施例の断面図を示す。この実施例における違いは、エピタキシャ ル層３Ｂの代りにポリシリコン層６１を用いていることと、酸化物側壁３６を除 去していることにある。

第１２図に示された装置は、基板２０上に製造され、隣接装置（素子）から酸化 物２３によって分離されたＮＰＮトランジスタの断面図である。この装置には埋 込層３３、エピタキシャル層３４、および埋込酸化物３７が含まれている。酸化 物層３０をエピタキシャル層３４上に成長させる。次に、窒化物層３１を酸化物 層３０上に被着し、それに続いてプラズマ酸化物層３２を被着する。本実施例に おける新規な特徴の１つは、ボロンの高ドーズで浅いインブラントを用いて、埋 込酸化物領域３７直上のエピタキシャル層３４内に領域６０を形成することであ る。この領域６０は、エピタキシャル層３８と同じ目的、づなわち完成トランジ スタの電極領域の抵抗を低下させることに奉仕する。

第１３図はポリシリコン層６１を付加したトランジスタ構造の断面図を示す。ポ リシリコン層６１は、２００−４００ｒ１ｍの範囲で、３００ｎｍ程度の厚さで ある。

ポリシリコン層６１を被着した後、装置は１０００℃で３０分間アニールする。

アニールににって、ボロンが領域６０からエピタキシャル層３４へ拡散し、埋込 酸化物３７で停止し、またポリシリコンロ１へも拡散する。エピタキシャル層３ ４内に位置する拡散ボロンドープ領域は参照番＠６３で示されている。ポリシリ コン層６１へ外方拡散されたボロンドープ領域は参照番号６２で示されている。

第１４図はアンドープポリシリコン層６１およびプラズマ酸化物３２が除去され た後の装置溝道の断面図である。

たとえば、高温の水酸化カリウム（Ｋ　Ｏ＋−１＞溶液を用いて、ボロンドープ のポリシリコン領域６２を残しながら、ポリシリコン層６１のアンドープ領域を 選択的にエッチする。

プラズマ酸化物３２を除去し、ポリシリコンロ２を酸化して残りのドープポリシ リコンを二酸化シリコン層に変換する。製造方法の残りは、エピタキシャル層３ ８が酸化ポリシリコンロ２で置きかえられること、酸化物側壁３６を除去したこ とを除けば、第７図から第９図までに関して説明したところと同じである。本実 施例では、ポリシリコンロ２を用いて、非真性ベース領域に付加シリコンを与え て、非真性ベース抵抗を下げる。また、前の実施例と同様に、埋込酸化物領域を エミッタ領域にセルファラインさせ、装置の実装密度を増大させ、製造工程を簡 単にする。

こうして、上記した目的および利点と完全に合致する改良された半導体装置およ びその製造方法が提供されたことは明らかである。得られた装置は埋込酸化物領 域を有する縦型トランジスタで、それによって最小の面積をもった能動装置領域 と最小化された値の奇生体を与える。

こうして、本発明の説明を終了するが、種々の修正が本発明の精神および範囲内 で可能であることは当業者には明らかであろう。たとえば、イオンインブラント ドーパントを変えることによって装置の導電型を変えることができる。

ＮＰＮ縦型トランジスタまたはＰＮＰ縦型トランジスタの代りに、ＰＮＰ横型ト ランジスタを作ることも可能である。

他に、エミッタをゲートに変え、ベースをソースおよびドレイン領域に分割する ことによって装置＠造を電界効果トＦ’ｌＧ、６ ＦＩＧ；、７ ＦＩＣ，８ ＦＩに；、９ Ｆ”ＩＣ，１０ Ｆ’ＩＧニー、１２ ＦＩ６．１３ Ｆ’Ｉに、１４ 国際調査報告

Claims (10)

【特許請求の範囲】
1. １．表面に第１のエピタキシャル層を有する半導体基板を用意すること、 該第１のエピタキシャル層の選択された領域上にインプラントマスクを形成し、 それによってマスクされない領域を残すこと、 第１のエピタキシャル層のマスクされない領域に酸素をインプラントし、そこへ 埋込酸化物領域を形成すること、埋込酸化物領域の上部で第１のエピタキシャル 層上に第２のエピタキシャル層を選択的に付加すること、第２のエピタキシャル 層に導電性を決定する不純物を選択的に入れることによって非真性ベース領域を 形成すること、 第２のエピタキシャル層および第１のエピタキシャル層を介して前記埋込酸化物 のところまで不純物を拡散すること、 非真性ベース領域に隣接した第１のエピタキシャル層内に導電性を決定する不純 物を選択的に付加することによって真性ベース領域を形成すること、および真性 ベース領域内に導電性を決定する不純物を選択的に付加することによってエミッ タ領域を形成すること、を含むセルフアライン埋込酸化物集積回路装置の製造方 法。
2. ２．基板上に形成されたエピタキシャル層、エピタキシャル層の選択された領域 内に形成された埋込酸化物領域、 埋込酸化物領域上のエピタキシャル層内に形成された第１のベース領域であって 、大きなベース領域に隣接して形成された小さなベース領域に結合され、該小さ なベース領域は埋込酸化物領域上には位置しない、前記第１のベース領域、 第１のベース領域の寸法を増大させるために第１のベース領域上に形成された付 加領域、 小さなベース領域内に形成されたエミッタ、およびエピタキシャル層によって与 えられるコレクタ、を含む、基板上に形成された半導体装置。
3. ３．基板上にエピタキシャル領域を形成すること、埋込酸化物領域をエピタキシ ャル領域の選択された領域に形成すること、 埋込酸化物領域上に半導体装置用の第１のベース領域を形成すること、 第１のベース領域と結合する第２のベース領域を、その第２のベース領域が埋込 酸化物領域上に位置しないように形成すること、 第２のベース領域内にエミッタを形成すること、およびエピタキシャル領域をコ レクタとして用いること、を含む、基板上に半導体装置を製造する方法。
4. ４．基板とエピタキシャル領域の間に高濃度ドープされた領域を形成することを さらに含む請求の範囲第３項に記載の方法。
5. ５．表面にエピタキシャル層を有する半導体基板を用意すること、 エピタキシャル層の選択領域上にインプラントマスクを形成し、それによってマ スクされない領域を残すこと、エピタキシャル層のマスクされない領域内に酸素 をインプラントし、そこに埋込酸化物領域を形成すること、埋込酸化物領域上の エピタキシャル層に導電性を決定する不純物を選択的に付加することによって非 真性ベース領域を形成すること、 非真性ベース領域上にポリシリコン層を被着すること、エピタキシャル層を通し て埋込酸化物のところまで不純物を下方拡散し、またポリシリコン層の各部を通 って上方拡散すること、 ポリシリコン層のドープされていない部分を選択的にエッチすること、および 残りのポリシリコンを酸化して二酸化シリコン層を形成すること、 を含むセルフアラインされた埋込酸化物集積回路装置を製造する方法。
6. ６．シリコン領域内にセルフアラインされた埋込絶縁領域を形成して、絶縁領域 上の領域と絶縁領域下の領域との間の容量を減少すること、および 絶縁領域上の領域の厚さを増大してその領域内の抵抗を減少させること、 を含む高速トランジスタを提供する方法。
7. ７．絶縁領域は選択された領域内に埋込酸化物層を形成することによって与えら れる、請求の範囲第６項に記載の方法。
8. ８．半導体トランジスタの第２の電極領域に埋込酸化物層をセルフアラインさせ ることによって半導体トランジスタの第１の電極領域の下に埋込酸化物層を形成 すること、および 第１の電極領域の厚さを増大してそこでの抵抗を減少させること、 を含む半導体トランジスタの製造方法。
9. ９．第１の電極領域上にポリシリコン層を備えることによって厚さを増大させる 、請求の範囲第８項に記載の方法。
10. １０．第１の電極領域上にエピタキシャル層を備えることによって厚さを増大さ せる、請求の範囲第８項に記載の方法。