[go: up one dir, main page]

JPS63304657A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63304657A
JPS63304657A JP62140351A JP14035187A JPS63304657A JP S63304657 A JPS63304657 A JP S63304657A JP 62140351 A JP62140351 A JP 62140351A JP 14035187 A JP14035187 A JP 14035187A JP S63304657 A JPS63304657 A JP S63304657A
Authority
JP
Japan
Prior art keywords
conductivity type
film
mos transistor
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62140351A
Other languages
English (en)
Inventor
Tatsuya Deguchi
達也 出口
Fumitake Mieno
文健 三重野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62140351A priority Critical patent/JPS63304657A/ja
Priority to US07/200,863 priority patent/US4879255A/en
Publication of JPS63304657A publication Critical patent/JPS63304657A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明の半導体装置の製造方法はｎＭＯ３゜ｐＭＯＳト
ランジスタのソース、ドレイン引き出し電極およびバイ
ポーラトランジスタのベース引き出し電極用の多結晶半
導体膜と各能動領域用の単結晶半導体膜とを同時に選択
エピタキシャル成長して形成することを特徴としている
。
これによりバイポーラＭＯ３複合デバイスを同一基板上
に微細に加工することが可能となり、ｎ　Ｍ　ＯＳおよ
びｐＭＯｓＭＯＳトランジスタス。
ドレイン容量Ｃ３Ｄとバイポーラトランジスタのコレク
タ、ベース容量ＣＣＲを低減することができ、回路動作
の高速化を図ることが可能となる。
〔産業上の利用分野〕
本発明はバイポーラ・ＭＯ３複合デバイスの製造方法に
関するものであり、更に詳しく言えばバイポーラＭＯ３
複合デバイスの引き出し電極の形成に関するものである
。
〔従来の技術〕
第２図は従来例に係る説明図である。なお日経エレクト
ロニクス（１９８５、３／２５　、Ｎｏ　３６５．２０
９Ｐ〜２２９Ｐ）に掲載されているように、バイポーラ
・ＭＯＳ）ランジスタはｐ型Ｓｉ基板１上にｎＭＯ３領
域２　、ｐＭＯ３領域３領域３匍スＳ，ドレインＤ，ゲ
ートＧ，ベースＢ，エミッタＥおよびコレクタＣを形成
して製造される。
〔発明が解決しようとする問題点〕
ところで、従来例の製造方法によるバイポーラ・ＭＯ３
複合デバイスは、高集積・高密度化に伴って縮小加工さ
れているが、ｐ型Ｓｉ基板１上のフィールド酸化膜によ
り各トランジスタサイズが決定されるためバイポーラト
ランジスタのコレクタ・ベース容量、ＭＯＳトランジス
タのソース慟ドレイン容量等の分布容量の低減に限界を
招く。
このため、従来例によるバイポータＭＯＳトランジスタ
構成の動作の高速化を図ろうとしても限界があるという
問題がある。
本発明はかかる従来例の問題に鑑み創作されたものであ
り、高速化に悪影響を及ぼす分布容量等を低減し、かつ
微細加工することを可能とする半導体装置の製造方法の
提供を目的とする。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法を、その実施例図第１，
２図に示すように、本発明は一導電型の半導体基板ｌｌ
上に、反対導電チャネルＭＯＳトランジスタ用の一導電
型の埋込み層１３と、一導電チャネルＭＯＳトランジス
タ用の反対導電型の埋込み層１４とバイポーラトランジ
スタ用の反対導電型の埋込み層１２とを形成し、その基
板１１上の全面に反対導電型のエピタキシャル層１５を
形成し、前記エピタキシャル層１５の表面を選択的に熱
酸化して、厚い絶縁膜１６と該絶縁膜に開口部２０，２
１，２２．２３を形成し、該開口部２０を介して一導電
型ウェル層１８を形成し、該開口部２３を介して反対導
電型のコレクタ補償層１７を形成する工程と、 エピタキシャル法により、前記絶縁膜１６上に多結晶半
導体膜２４と、該開口部２０の一導電型のＰウェル層１
８上に単結晶半導体膜２５ａと、開口ｉ２１，２２およ
び２３の反対導電型のエピタキシャル層１５上に単結晶
半導体膜２５ｂとを同時に形成する工程と、 ロコス法またはエツチング法により、その前記多結晶半
導体膜２４を分離して、該反対導電チャネルＭＯＳ）ラ
ンジスタ用のソース２６，ドレイン２７の引き出し電極
と、該一導電チャネルＭＯＳトランジスタ用のソース２
８，ドレイン２９の引き出し電極と、該バイポーラトラ
ンジスタのベース引き出し電極３０とを形成する工程と
、 前記分離した多結晶半導体膜２４と単結晶半導体膜２５
ａ，２５ｂとを薄く熱酸化して絶縁膜３１を形成し、イ
オン注入法により該絶縁膜３１を介して不純物を打ち込
み、その多結晶半導体膜２４および単結晶半導体１１２
５ａ、２５ｂを活性化する工程とを有することを特徴と
している。
〔作用〕
本発明によれば、各トランジスタのソース、ドレイン、
ベース引き出し電極と倦動領域とを選択エピタキシャル
法により同時に形成するので従来例のようにフィールド
酸化膜に依存されることなくバイポーラＭＯＳトランジ
スタをさらに微細形成することが可能となる。
これにより、各トランジスタの分布容量等を低減するこ
とができ、論理動作をより高速化するバイポーラＭＯＳ
トランジスタの製造をすることが可能となる。
〔実施例〕
次に図を参照しながら本発明の実施例について説明する
。
第１図は本発明の実施例に係る半導体装置の形成方法を
説明する図である。
図において、まずＰ型シリコン基板１１上にレジストを
マスクとしてｎチャネルＭＯＳトランジスタ用のｐ゛埋
込層１３と、ｐチャネルＭＯＳトランジスタ用のｎ・埋
込み層１４と、バイポーラトランジスタ用のｎ゛埋込層
１２とを形成する。
次にエピタキシャル法により基板１１上の全面にｎ型の
単結晶Ｓｉ層（１−１０ｐｍ程度）１５を形成し、その
表面を不図示の酸化膜（５００〜１００００人程度）と
不図示のＳｉＮ膜を形成する。
次いで開口部２０を介してレジストをマスクとしてｐ型
の不純物をＩ−Ｉ法により拡散してｐウェル層１８を形
成する。また開口部２３を介してｎ型不純物をＩ−Ｉ法
により拡散してｎ゛コレクタ補償層１７を形成し、熱処
理をして活性化する。
なお、チャネルストッパのために開口部２０゜２１．２
２および２３に不図示のＳｉＮ膜（１０００〜２００Ｏ
Ａを成長する。次いで、パターニングすることにより部
分的にＳｉＮ膜をエツチングし、その後酸化し、■・Ｉ
法によりＰウェル層１８にＢ゛不純物イオンを打ち込ん
でＰ゛チヤネルカー／）層１９を形成する。
次いで、全面を厚く熱酸化して５ｉ０２１模（１３００
０〜８０００　Ａ程度）１６を形成する（同図（ａ））
。
次に、不図示のＳｉＮ膜をリン酸ボイル法により除去し
て、５ｉ０２膜１６を厚さ５００〜１００ＯＡ程度エッ
チバックする。またエピタキシャル法により、Ｓ　ｉ０
２膜１６上にポリＳｉ膜２４と、開口部２０のｐウェル
層１８−ヒに単結晶Ｓｉ膜２５ａと、開口部２１　、２
２　、および２３のｎ型エピタキシャル層１５　ににｎ
型中結晶５ｉｌＮ　２５　ｂとを同時にそれぞれ形成す
る。なお、ｎ型のＳ　ｉ　？ｉｌ−結晶を成長したとき
は、開「１部２０のｐ型ウェル層１６はｐ型の不純物を
Ｉ・■法により打ち込んでｐ型化する（同図（ｂ））。
次いで、不図示のＳｉＮ　Ｗ２をマスクとして、パター
ニングすることにより、ポリＳｉ膜２４をロコス法また
はエツチング法により選択的に除去して分離する。なお
分離されたポリＳｉ膜２４は、ｎＭＯＳトランジスタ用
のソース引き出し電極２６およびドレイン引き出し電極
２７と、ｐＭＯＳトランジスタ用のソース引き出し電極
２８およびドレイン引き出し電極２９と、バイポーラト
ランジスタ用のベース引き出し電極３０とをそれぞれ形
成する。
また、開口部２０．２１および２２の単結晶Ｓｉｌ！ｔ
Ｊ　（２５ａ）　　（２５ｂ）は、各トランジスタの歯
動領域２５１．２５２，２５３をそれぞれ形成する。
次に分離したポリＳｉ膜２４と単結晶Ｓｉ膜（２５ａ）
（２５ｂ）とを薄＜　（２００−５００人程度）熱酸化
（ゲート酸化）してＳ　ｉ０２膜３１を形成する。　な
お、ポリＳｉ膜３２でｎＭＯ３゜ｐＭＯＳトランジスタ
のゲートを形成する。また■・Ｉ技法により不純物を打
ち込み、ポリＳｉ膜２４と単結晶５ｉＷｉ２５を活性化
し熱処理をして自己整合的に旋動領域を形成する（同図
（ｄ））。
次いでバイポーラトランジスタの内部ベースを■・工法
により不純物を打ち込んで形成する。またＣＶＤ法によ
り不図示のＳ　ｉ０２膜（１００ＯＡ程度）を全面に形
成し、不図示の５ｉ０２膜とＳ　ｉ０２膜３１を開口し
て、ポリＳｉ膜３３をパターニングすることによりｎ型
のコンタクト窓を形成する。
その後、ＰＳＧｖ３４を形成し、不図示のＳ　ｉ０２膜
と５ｉ０２膜３１とＰＳＧ膜をバターニングをすること
により開口してｐ型のコンタクト窓を形成する（同図（
ｅ））。
そして、各コンタクト窓にＡ！；Ｌを配線することによ
りバイポーチ−ＭＯＳ複合トランジスタを形成する。
このようにして、ＭＯＳ）ランジスタのソース引き出し
電極２６．２８ドレイン引き出し電極２７．２９および
バイポーラトランジスタのベース引き出し電極３０と歯
動領域２５１，２５２゜および２５３をそれぞれ同時に
形成することができるので、従来例に比べてさらにバイ
ポーラ・ＭＯＳ）ランジスタを微細に形成することが可
能となる。このためｎＭＯＳ　、ｐＭＯＳトランジスタ
のソース・ドレイン容量ＣＳＯとバイポーラトランジス
タのコレクタ争ベース容量ＣＣＢを低減することができ
、２人力ＮＡＮＤ回路等の論理動作の高速化を図ること
が可能となる。
〔発明の効果〕
以上説明したように、本発明によれば各引き出し電極と
各催動領域とを同時に形成でき、かつ従来例と異なり各
引き出し電極は、各能動領域の側部より取り出されるの
で、さらにデバイスを微細化することが可能となる。
また本発明によれば各トランジスタの分布容量等を低減
することができるので論理動作の高速化が可能であり、
微細加工技術と回路動作の高速化とを相乗的に向上を図
ることが可能となる。
【図面の簡単な説明】
第１図は本発明の実施例に係るバイポーラＭＯＳトラン
ジスタの製造方法を説明する図、第２図は従来例に係る
説明図である。 （符号の説明） １．１１・・・ｐ型Ｓｉ基板（一導電型の半導体基板）
、 ２・・・ｎＭＯ３望城、 ３・・・ｐＭＯ３領域、 ４・・・分離領域、 ５・・・バイポーラトランジスタ領域、１２．１４・・
・ｎ型゛埋込み層（反対導電型の埋込み層、 １３・・・Ｐ″型埋込み層（一導電〒の埋込み層）、１
５・・・ｎ型エピタキシャル層（反対導電型のエピタキ
シャル層）、 １６．３１・・・５ｉ０２膜（絶縁膜）、１７・・・ｎ
・コレクタ補償層（反対導電型のコレクタ補償層）、 １８・・・ｐウェル層（一導電型のウェル層）、１９・
・・ｐ＋チャネルカット層、 ２０．２１．２２．２３・・・開口部、２４．３２．３
３・・・ポリＳｉ膜（多結晶半導体膜）、 ２５ａ・・・ｐ型車結晶Ｓｉ膜、 ２５ｂ・・・ｎ型単結晶Ｓｉ膜、 ２６．２８・・・ソース引き出し電極、２７．２９・・
・ドレイン引き出し電極、２５１．２５２，２５３・・
・能動領域、３０・・・ベース引き出し電極、 ３４・・・ＰＳＧ膜。

Claims (1)

  1. 【特許請求の範囲】 一導電型の半導体基板（１１）上に、反対導電チャネル
    ＭＯＳトランジスタ用の一導電型の埋込み層（１３）と
    、一導電チャネルＭＯＳトランジスタ用の反対導電型の
    埋込み層（１４）とバイポーラトランジスタ用の反対導
    電型の埋込み層（１２）とを形成し、前記基板（１１）
    上の全面に反対導電型のエピタキシャル層（１５）を形
    成し、前記エピタキシャル層（１５）の表面を選択的に
    熱酸化して、厚い絶縁膜（１６）を形成し、該絶縁膜に
    開口部（２０）、（２１）、 （２２）、（２３）を形成し、前記開口部（２０）を介
    して一導電型ウェル層（１８）を形成し、前記開口部（
    ２３）を介して反対導電型のコレクタ補償層（１７）を
    形成する工程と、エピタキシャル法により、前記絶縁膜
    （１６）上に多結晶半導体膜（２４）と、前記開口部（
    ２０）の一導電型のＰウェル層（１８）上に単結晶半導
    体膜（２５ａ）と、開口部（２１）、（２２）および（
    ２３）の反対導電型のエピタキシャル層（１５）上に単
    結晶半導体膜（２５ｂ）とを同時に形成する工程と、 ロコス法またはエッチング法により、前記多結晶半導体
    膜（２４）を分離して、前記反対導電チャネルＭＯＳト
    ランジスタ用のソース（２６）、ドレイン（２７）の引
    き出し電極と、前記一導電チャネルＭＯＳトランジスタ
    用のソース（２８）、ドレイン（２９）の引き出し電極
    と、前記バイポーラトランジスタのベース引き出し電極
    （３０）とを形成する工程と、 前記分離した多結晶半導体膜（２４）と前記単結晶半導
    体膜（２５ａ）（２５ｂ）とを薄く熱酸化して絶縁膜（
    ３１）を形成し、イオン注入法により前記絶縁膜（３１
    ）を介して不純物を打ち込み、前記多結晶半導体膜（２
    ４）および単結晶半導体膜（２５ａ）（２５ｂ）を活性
    化する工程とを有することを特徴とする半導体装置の製
    造方法。
JP62140351A 1987-06-04 1987-06-04 半導体装置の製造方法 Pending JPS63304657A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62140351A JPS63304657A (ja) 1987-06-04 1987-06-04 半導体装置の製造方法
US07/200,863 US4879255A (en) 1987-06-04 1988-06-01 Method for fabricating bipolar-MOS devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62140351A JPS63304657A (ja) 1987-06-04 1987-06-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63304657A true JPS63304657A (ja) 1988-12-12

Family

ID=15266809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62140351A Pending JPS63304657A (ja) 1987-06-04 1987-06-04 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4879255A (ja)
JP (1) JPS63304657A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630110B1 (ko) 1999-03-15 2006-09-27 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093707A (en) * 1988-04-27 1992-03-03 Kabushiki Kaisha Toshiba Semiconductor device with bipolar and cmos transistors
GB8810973D0 (en) * 1988-05-10 1988-06-15 Stc Plc Improvements in integrated circuits
US5144403A (en) * 1989-02-07 1992-09-01 Hewlett-Packard Company Bipolar transistor with trench-isolated emitter
US5097312A (en) * 1989-02-16 1992-03-17 Texas Instruments Incorporated Heterojunction bipolar transistor and integration of same with field effect device
JP2509690B2 (ja) * 1989-02-20 1996-06-26 株式会社東芝 半導体装置
US5091760A (en) * 1989-04-14 1992-02-25 Kabushiki Kaisha Toshiba Semiconductor device
JPH0348457A (ja) * 1989-04-14 1991-03-01 Toshiba Corp 半導体装置およびその製造方法
US5198880A (en) * 1989-06-22 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method of making the same
US5160863A (en) * 1989-06-30 1992-11-03 Dallas Semiconductor Corporation Delay circuit using primarily a transistor's parasitic capacitance
JPH03155661A (ja) * 1989-08-02 1991-07-03 Nec Corp Ｃｍｏｓトランジスタのｎウェルの製造方法
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
US4988632A (en) * 1990-01-02 1991-01-29 Motorola, Inc. Bipolar process using selective silicon deposition
JP2940984B2 (ja) * 1990-03-13 1999-08-25 沖電気工業株式会社 ＢｉＣＭＯＳ型半導体集積回路の製造方法
US5102811A (en) * 1990-03-20 1992-04-07 Texas Instruments Incorporated High voltage bipolar transistor in BiCMOS
US5252143A (en) * 1990-10-15 1993-10-12 Hewlett-Packard Company Bipolar transistor structure with reduced collector-to-substrate capacitance
JPH04239760A (ja) * 1991-01-22 1992-08-27 Sharp Corp 半導体装置の製造法
US5169794A (en) * 1991-03-22 1992-12-08 National Semiconductor Corporation Method of fabrication of pnp structure in a common substrate containing npn or MOS structures
EP0505877A2 (en) * 1991-03-27 1992-09-30 Seiko Instruments Inc. Impurity doping method with adsorbed diffusion source
US5164812A (en) * 1991-05-01 1992-11-17 Hall John H Conductance modulated integrated transistor structure with low drain capacitance
JPH04361568A (ja) * 1991-06-10 1992-12-15 Hitachi Ltd 半導体記憶装置及びその製造方法
US5208169A (en) * 1991-06-28 1993-05-04 Texas Instruments Incorporated Method of forming high voltage bipolar transistor for a BICMOS integrated circuit
US6064077A (en) 1991-08-30 2000-05-16 Stmicroelectronics, Inc. Integrated circuit transistor
US5635411A (en) * 1991-11-12 1997-06-03 Rohm Co., Ltd. Method of making semiconductor apparatus
JPH05183159A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2740087B2 (ja) * 1992-08-15 1998-04-15 株式会社東芝 半導体集積回路装置の製造方法
US5436180A (en) * 1994-02-28 1995-07-25 Motorola, Inc. Method for reducing base resistance in epitaxial-based bipolar transistor
US6420764B1 (en) 1995-02-28 2002-07-16 Stmicroelectronics, Inc. Field effect transitor having dielectrically isolated sources and drains and methods for making same
US5668025A (en) * 1995-02-28 1997-09-16 Sgs-Thomson Microelectronics, Inc. Method of making a FET with dielectrically isolated sources and drains
US5773328A (en) 1995-02-28 1998-06-30 Sgs-Thomson Microelectronics, Inc. Method of making a fully-dielectric-isolated fet
JPH08274108A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 半導体装置及びその製造方法
US6404025B1 (en) * 1997-10-02 2002-06-11 Magepower Semiconductor Corp. MOSFET power device manufactured with reduced number of masks by fabrication simplified processes
US6198114B1 (en) 1997-10-28 2001-03-06 Stmicroelectronics, Inc. Field effect transistor having dielectrically isolated sources and drains and method for making same
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
EP1071133B1 (en) 1999-07-21 2010-04-21 STMicroelectronics Srl Process for CMOS devices of non volatile memories and vertical bipolar transistors with high gain.
US6492237B2 (en) * 2001-02-12 2002-12-10 Maxim Integrated Products, Inc. Method of forming an NPN device
US6767798B2 (en) * 2002-04-09 2004-07-27 Maxim Integrated Products, Inc. Method of forming self-aligned NPN transistor with raised extrinsic base
US8080452B2 (en) * 2006-08-01 2011-12-20 Nxp, B.V. Effecting selectivity of silicon or silicon-germanium deposition on a silicon or silicon-germanium substrate by doping
US7557010B2 (en) * 2007-02-12 2009-07-07 Agere Systems Inc. Method to improve writer leakage in a SiGe bipolar device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687361A (en) * 1979-12-19 1981-07-15 Hitachi Ltd Semiconductor device and its manufacture
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPS6218758A (ja) * 1985-07-17 1987-01-27 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
US4403395A (en) * 1979-02-15 1983-09-13 Texas Instruments Incorporated Monolithic integration of logic, control and high voltage interface circuitry
JPS55128869A (en) * 1979-03-26 1980-10-06 Mitsubishi Electric Corp Semiconductor device and method of fabricating the same
DE3205022A1 (de) * 1981-02-14 1982-09-16 Mitsubishi Denki K.K., Tokyo Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3175429D1 (en) * 1981-11-28 1986-11-06 Itt Ind Gmbh Deutsche Process for producing a monolithic integrated circuit having at least one pair of complementary field-effect transistors and at least one bipolar transistor
EP0093786B1 (de) * 1982-05-06 1986-08-06 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer planaren monolithisch integrierten Festkörperschaltung mit mindestens einem Isolierschicht-Feldeffekttransistor und mit mindestens einem Bipolartransistor
US4637125A (en) * 1983-09-22 1987-01-20 Kabushiki Kaisha Toshiba Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor
JPS6080267A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体集積回路装置の製造方法
ATE41836T1 (de) * 1985-06-03 1989-04-15 Siemens Ag Verfahren zum gleichzeitigen herstellen von bipolaren und komplementaeren mos-transistoren auf einem gemeinsamen siliziumsubstrat.
US4752589A (en) * 1985-12-17 1988-06-21 Siemens Aktiengesellschaft Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687361A (en) * 1979-12-19 1981-07-15 Hitachi Ltd Semiconductor device and its manufacture
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPS6218758A (ja) * 1985-07-17 1987-01-27 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630110B1 (ko) 1999-03-15 2006-09-27 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
US4879255A (en) 1989-11-07

Similar Documents

Publication Publication Date Title
JPS63304657A (ja) 半導体装置の製造方法
JPH0691201B2 (ja) Ｃｍｏｓ半導体装置の製造方法
JPH0519811B2 (ja)
US3996655A (en) Processes of forming insulated gate field effect transistors with channel lengths of one micron in integrated circuits with component isolated and product
JP3208159B2 (ja) Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ
JPS6016456A (ja) 半導体装置の製造方法
JP2953425B2 (ja) 半導体装置の製造方法
JP2596117B2 (ja) 半導体集積回路の製造方法
US5994190A (en) Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film
JPH09223793A (ja) 半導体装置及びその製造方法
JPH0345548B2 (ja)
JPS6038856A (ja) 半導体装置及びその製造方法
JP3097095B2 (ja) 半導体装置の製造方法
JP2575876B2 (ja) 半導体装置
JP2573319B2 (ja) 半導体装置の製造方法
JPS60128668A (ja) 半導体装置の製造方法
JPH023270A (ja) Ｈｃｔ半導体装置の製造方法
JPH0481336B2 (ja)
KR930008905B1 (ko) 다층구조의 시모스 트랜지스터의 제조방법
JPH03204968A (ja) 半導体装置の製造方法
JPH0517701B2 (ja)
JPS60211867A (ja) 半導体装置及びその製造方法
JPS6286752A (ja) 半導体集積回路の製造方法
JPH05144932A (ja) 半導体装置の製造方法
JPS61230354A (ja) 半導体集積回路装置の製造方法