JPS63192239A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63192239A JPS63192239A JP2575487A JP2575487A JPS63192239A JP S63192239 A JPS63192239 A JP S63192239A JP 2575487 A JP2575487 A JP 2575487A JP 2575487 A JP2575487 A JP 2575487A JP S63192239 A JPS63192239 A JP S63192239A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- deposited
- bpsg
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 239000005368 silicate glass Substances 0.000 claims description 6
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 16
- 239000010410 layer Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
少なくとも一層のボロン燐シリケートガラス膜を含む絶
縁膜を複数層に分けて複数回被着し、被着毎に溶融する
。そうすると、絶縁膜内部に気泡ができなくなる。
縁膜を複数層に分けて複数回被着し、被着毎に溶融する
。そうすると、絶縁膜内部に気泡ができなくなる。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、絶縁膜の形成方
法に関する。
法に関する。
ＩＣやＬＳＩなどの半導体装置には、微細化した半導体
素子の上面に多層配線が設けられており、その配線層と
配線層との間に絶縁膜（層間絶縁膜）を介在させている
。しかし、この層間絶縁膜は低温溶融できて、且つ、改
質の良いことが要望されている。
素子の上面に多層配線が設けられており、その配線層と
配線層との間に絶縁膜（層間絶縁膜）を介在させている
。しかし、この層間絶縁膜は低温溶融できて、且つ、改
質の良いことが要望されている。
［従来の技術と発明が解決しようとする問題点］従来、
このような層間絶縁膜として、燐シリケートガラス膜（
ＰＳＧ膜）が用いられてきたが、最近、ボロン燐シリケ
ートガラス膜（Ｂ Ｐ Ｓ Ｇ膜）が重用されるように
なってきた。それはＢＰＳＧ膜の方が一層低温度で溶融
できるためで、燐を７〜９％含むＰＳＧ膜の溶融温度は
１０００°Ｃ程度であるのに対して、燐を４〜６％、硼
素を３〜５％程度含むＢＰＳＧ膜の溶融温度は９００〜
９５０℃と、一層低い溶融温度であるからである。
このような層間絶縁膜として、燐シリケートガラス膜（
ＰＳＧ膜）が用いられてきたが、最近、ボロン燐シリケ
ートガラス膜（Ｂ Ｐ Ｓ Ｇ膜）が重用されるように
なってきた。それはＢＰＳＧ膜の方が一層低温度で溶融
できるためで、燐を７〜９％含むＰＳＧ膜の溶融温度は
１０００°Ｃ程度であるのに対して、燐を４〜６％、硼
素を３〜５％程度含むＢＰＳＧ膜の溶融温度は９００〜
９５０℃と、一層低い溶融温度であるからである。
第２図（ａ）、 （ｂ）は従来のＢＰＳＧ膜を被着して
溶融する形成方法の工程順断面図を示しており、同図（
ａ）は半導体基板１の上に多数の配線２が設けられ、そ
の配線２を含む上面に膜厚０．７〜１μｍのＢＰＳＧ膜
３を被覆した工程図である。このようなりＰＳＧ膜３は
化学気相成長（ＣＶ Ｄ）法によって被着するため比較
的に被覆性（カバーレイジ）が良く、配線面の凹凸は凡
そそのまま上面に持ち越されて、同様の凹凸が表面に生
じる。
溶融する形成方法の工程順断面図を示しており、同図（
ａ）は半導体基板１の上に多数の配線２が設けられ、そ
の配線２を含む上面に膜厚０．７〜１μｍのＢＰＳＧ膜
３を被覆した工程図である。このようなりＰＳＧ膜３は
化学気相成長（ＣＶ Ｄ）法によって被着するため比較
的に被覆性（カバーレイジ）が良く、配線面の凹凸は凡
そそのまま上面に持ち越されて、同様の凹凸が表面に生
じる。
従って、通常、被覆したＢＰＳＧ膜４は表面を平坦化す
るために、被着後に溶融（リフロー）が行われている。
るために、被着後に溶融（リフロー）が行われている。
このリフローは出来るだけ低温で行うことが望ましく、
それは高温でリフローすると、不純物の拡散が起こり、
既に形成した半導体素子の接合（ジャンクション）に影
響を与えて、素子特性を悪くするからである。
それは高温でリフローすると、不純物の拡散が起こり、
既に形成した半導体素子の接合（ジャンクション）に影
響を与えて、素子特性を悪くするからである。
第２図（ｂ）はＢＰＳＧ膜を溶融した工程断面図を示し
ており、その溶融は中性または還元性のガス雰囲気中で
９００〜１０００℃に加熱して溶融させている。
ており、その溶融は中性または還元性のガス雰囲気中で
９００〜１０００℃に加熱して溶融させている。
しかし、最近のように、ＩＣが益々微細化されると、配
線間の間隙が狭く、且つ、凹凸が著しくなって、凹部の
隅々までＢＰＳＧ膜が緻密に被着することが困難になっ
てきた。また、ＢＰＳＧ膜を溶融すると、被着膜内から
ガスが発生する。そのため、ＢＰＳＧ膜を溶融すると凹
部のＢＰＳＧ膜の中に気泡Ｈが含まれることが判ってき
た。この気泡Ｈは絶縁膜の被覆性を損なうもので、信頼
性上から気泡を含有しないように形成することが重要で
ある。
線間の間隙が狭く、且つ、凹凸が著しくなって、凹部の
隅々までＢＰＳＧ膜が緻密に被着することが困難になっ
てきた。また、ＢＰＳＧ膜を溶融すると、被着膜内から
ガスが発生する。そのため、ＢＰＳＧ膜を溶融すると凹
部のＢＰＳＧ膜の中に気泡Ｈが含まれることが判ってき
た。この気泡Ｈは絶縁膜の被覆性を損なうもので、信頼
性上から気泡を含有しないように形成することが重要で
ある。
本発明は、このような欠点を解消させる絶縁膜の形成方
法を提案するものである。
法を提案するものである。
［問題点を解決するための手段］
その目的は、少なくともボロン燐シリケートガラス膜の
一層を含む絶縁膜の複数層を複数回に分けて被着し、絶
縁膜を被着する毎に溶融を繰り換えして絶縁膜を形成す
る工程が含まれる半導体装置の製造方法によって達成さ
れる。
一層を含む絶縁膜の複数層を複数回に分けて被着し、絶
縁膜を被着する毎に溶融を繰り換えして絶縁膜を形成す
る工程が含まれる半導体装置の製造方法によって達成さ
れる。
［作用］
即ち、本発明は、少なくともボロン燐シリケートガラス
膜を含む絶縁膜を複数層に分けて被着し、被着毎に溶融
する。そうすると、絶縁膜の中に気泡ができなくなり、
絶縁膜の品質が向上する。
膜を含む絶縁膜を複数層に分けて被着し、被着毎に溶融
する。そうすると、絶縁膜の中に気泡ができなくなり、
絶縁膜の品質が向上する。
［実施例］
以下、実施例によって詳細に説明する。
第１図（ａｌ〜（ｄ）は本発明にかかる形成方法の工程
順断面図を示しており、同図（ａ）は半導体基板１の上
に複数の配線２が設けられ、その上面に膜厚０．３〜０
．５μｍのＰＳＧ膜１１をＣＶＤ法で被着した工程図で
ある。
順断面図を示しており、同図（ａ）は半導体基板１の上
に複数の配線２が設けられ、その上面に膜厚０．３〜０
．５μｍのＰＳＧ膜１１をＣＶＤ法で被着した工程図で
ある。
次いで、第１図（ｂ）に示すように、中性または還元性
のガス雰囲気中で９００〜１０００℃に加熱して、その
ＰＳＧ膜１１を溶融する。
のガス雰囲気中で９００〜１０００℃に加熱して、その
ＰＳＧ膜１１を溶融する。
次いで、第１図（Ｃ）に示すように、その上面に膜厚０
．３〜０．５ ｐ ｍのＢＰＳＧ膜１２全１２ＣＶＤ法
で被着し、更に、第１図（ｄ）に示すように、再び、中
性または還元性のガス雰囲気中で９００−１０００℃に
加熱して、ＢＰＳＧ膜１２全１２する。
．３〜０．５ ｐ ｍのＢＰＳＧ膜１２全１２ＣＶＤ法
で被着し、更に、第１図（ｄ）に示すように、再び、中
性または還元性のガス雰囲気中で９００−１０００℃に
加熱して、ＢＰＳＧ膜１２全１２する。
このように、膜厚１μｍの絶縁膜を２回に分けて被着し
、２回に分けて溶融する。そうすると、気泡が発生し難
くなる。この形成法は若干工数は増加するものの、絶縁
膜が緻密になって、信頼性の高い多層配線層を形成でき
る。
、２回に分けて溶融する。そうすると、気泡が発生し難
くなる。この形成法は若干工数は増加するものの、絶縁
膜が緻密になって、信頼性の高い多層配線層を形成でき
る。
上記の実施例は絶縁膜の第１層としてＰＳＧ膜１１を被
着し、第２層としてＢＰＳＧ膜１２全１２する方法であ
ったが、第１層および第２層を共にＢＰＳＧ膜としても
同様であり、また、第１層としてＢＰＳＧ膜を被着し、
第２層としてＰＳＧ膜を被着しても同様に気泡をなくす
る効果が得られる。
着し、第２層としてＢＰＳＧ膜１２全１２する方法であ
ったが、第１層および第２層を共にＢＰＳＧ膜としても
同様であり、また、第１層としてＢＰＳＧ膜を被着し、
第２層としてＰＳＧ膜を被着しても同様に気泡をなくす
る効果が得られる。
［発明の効果］
従って、本発明によれば気泡が除去されて緻密な膜質の
絶縁膜が形成され、半導体装置の品質向上に大きく役立
つものである。
絶縁膜が形成され、半導体装置の品質向上に大きく役立
つものである。
第１図（ａ）〜（ｄ）は本発明にかかる形成方法の工程
順断面図、 第２図（ａ）、 ［ｂ）は従来の形成方法の工程順断面
図である。 図において、 １は半導体基板、 ２は配線、 ３．１２はＢＰＳＧ膜、 １１はＰＳＧ膜、杢イメ日月
、□、か）五吟城゛方３血丙１享Ｌ’Ｊ更渚ｆｒｆｘｙ
ｏゴ第１図
順断面図、 第２図（ａ）、 ［ｂ）は従来の形成方法の工程順断面
図である。 図において、 １は半導体基板、 ２は配線、 ３．１２はＢＰＳＧ膜、 １１はＰＳＧ膜、杢イメ日月
、□、か）五吟城゛方３血丙１享Ｌ’Ｊ更渚ｆｒｆｘｙ
ｏゴ第１図
Claims (1)
- 少なくともボロン燐シリケートガラス膜の一層を含む絶
縁膜の複数層を複数回に分けて被着し、絶縁膜を被着す
る毎に溶融を繰り換えして絶縁膜を形成する工程が含ま
れてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2575487A JPS63192239A (ja) | 1987-02-05 | 1987-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2575487A JPS63192239A (ja) | 1987-02-05 | 1987-02-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63192239A true JPS63192239A (ja) | 1988-08-09 |
Family
ID=12174621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2575487A Pending JPS63192239A (ja) | 1987-02-05 | 1987-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63192239A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991011023A1 (fr) * | 1990-01-18 | 1991-07-25 | Kabushiki Kaisha Toshiba | Procede de production de dispositifs semi-conducteurs |
| US5656556A (en) * | 1996-07-22 | 1997-08-12 | Vanguard International Semiconductor | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures |
| US5716890A (en) * | 1996-10-18 | 1998-02-10 | Vanguard International Semiconductor Corporation | Structure and method for fabricating an interlayer insulating film |
| US5770469A (en) * | 1995-12-29 | 1998-06-23 | Lam Research Corporation | Method for forming semiconductor structure using modulation doped silicate glasses |
-
1987
- 1987-02-05 JP JP2575487A patent/JPS63192239A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991011023A1 (fr) * | 1990-01-18 | 1991-07-25 | Kabushiki Kaisha Toshiba | Procede de production de dispositifs semi-conducteurs |
| US5770469A (en) * | 1995-12-29 | 1998-06-23 | Lam Research Corporation | Method for forming semiconductor structure using modulation doped silicate glasses |
| US5656556A (en) * | 1996-07-22 | 1997-08-12 | Vanguard International Semiconductor | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures |
| US5716890A (en) * | 1996-10-18 | 1998-02-10 | Vanguard International Semiconductor Corporation | Structure and method for fabricating an interlayer insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0213958B2 (ja) | ||
| JPH03222426A (ja) | 多層配線形成法 | |
| JPS63192239A (ja) | 半導体装置の製造方法 | |
| JPS62219923A (ja) | 半導体装置の製造方法 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| JPS59169154A (ja) | 半導体装置の製造方法 | |
| JPS63142832A (ja) | 半導体装置の製造方法 | |
| JPH0799759B2 (ja) | 半導体装置の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPS60117772A (ja) | 半導体装置 | |
| JPS58162051A (ja) | 半導体装置およびその製造方法 | |
| JPS6035536A (ja) | 多層配線の製造方法 | |
| JPS61112353A (ja) | 多層配線の形成方法 | |
| JPS60157237A (ja) | 半導体装置の製造方法 | |
| JPS59217341A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61289649A (ja) | 半導体装置の製造方法 | |
| JPS6337638A (ja) | 半導体装置の製造方法 | |
| JPH01196852A (ja) | 半導体集積回路装置の電極配線 | |
| JPH02229430A (ja) | 半導体装置の製造方法 | |
| JPS59115541A (ja) | 半導体装置の製造方法 | |
| JPS61280636A (ja) | 半導体装置の製造方法 | |
| JPH01115137A (ja) | 配線の形成方法 | |
| JPH11260916A (ja) | 半導体装置及びその製造方法 | |
| JPH03237744A (ja) | 半導体装置の製造方法 |