JPS6252488B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、例えば差動電流増幅回路の負荷に用
いられてその動作を安定化するに有効な能動負荷
回路に関する。

従来技術と問題点 第１図に示す回路は、差動入力INを受けるト
ランジスタ対Q₅，Q₆と定電流源I₅で差動増幅回
路DAを構成し、それが取込む電流I₁，I₂をトラン
ジスタQ₁〜Q₄および定電流源I₃からなる能動負
荷回路（バイアス回路）に流して出力電流I₄を得
る構成である。トランジスタQ₁〜Q₃はカレント
ミラー回路を構成し、増幅回路DAに対する能動
負荷として機能する。残りのトランジスタQ₄は
出力段のエミツタホロワで、そのコレクタはQ₃
と同様に接地されている。

この回路の各pnpトランジスタQ₁〜Q₄の電流
増幅率をβとすると、pnpトランジスタのエミツ
タ電流Ｉ_E，ベース電流Ｉ_B，コレクタ電流Ｉ_Cに
はＩ_B＝Ｉ_Ｃ／β＝Ｉ_Ｅ／１＋β，Ｉ_C＝βＩ_B＝β／１
＋βＩ_Eの関係 があるから差動入力電流I₁，I₂はそれぞれ下式で
示される。

I₁＝Ｉ_C1＋（Ｉ_C1＋Ｉ_C2）１／β＋１ …(1) I₂＝Ｉ_C2＋（I₃−I₄）１／β＋１ …(2) ここでＩ_C1，Ｉ_C2はトランジスタQ₁，Q₂のコ
レクタ電流であるが、これらはカレントミラーの
性質上等しいので Ｉ_C1＝Ｉ_C2＝Ｉ_C と置ける。従つて、(1)，(2)式から I₁−I₂＝２１／βＩ_C−１／β＋１（I₃−I₄） …(3) なる関係が導びき出される。この(3)式から明らか
なように出力電流I₄はI₁＝I₂つまり入力零でもI₃に
ならず、本回路では(3)式右辺第１項のオフセツト
電流が存在する。つまりこの回路では該オフセツ
ト電流だけずれて平衡を保つている。

上述したバイアス回路の欠点は、上記のオフセ
ツト電流発生の他に、出力電流I₄の変化分が入力
（I₁−I₂）の概ねβ倍（通数βは数10の値をとる）
に過ぎないので、充分な値のI₄つまり増幅率を得
られない点である。

発明の目的 本発明は、構成素子数を増加することなく、単
に接続関係を変更するだけで動作の安定化を図
り、且つ入力電流に対する出力電流つまり利得を
高めようとするものである。

発明の構成 本発明の能動負荷回路はコレクタ、エミツタ間
にそれぞれ第１および第２の電流が流れる第１お
よび第２の負荷用トランジスタと、該第１および
第２の負荷用トランジスタのベースにエミツタが
接続され、これらの負荷用トランジスタの一方の
コレクタにベースが接続されて第１，第２の負荷
用トランジスタのコレクタに等しく電流を流す第
３のバツフア用トランジスタと、前記第１および
第２の負荷用トランジスタの他方のコレクタにベ
ースが接続されて前記第１および第２の電流の差
に応じた出力電流を生じる、エミツタホロワ接続
された第４の出力用トランジスタと、該第４の出
力用トランジスタのエミツタ負荷となる定電流源
とを備え、該第４の出力用トランジスタのコレク
タを前記第３のバツフア用トランジスタのエミツ
タを接続してこれら第３，第４のトランジスタに
等しい電流を流すように構成してなることを特徴
とするが、以下図示の実施例を参照しながらこれ
を詳細に説明する。

発明の実施例 第２図は本発明の一実施例を示す要部回路図
で、第１図と同一部分には同一記号が付してあ
る。本例の回路が第１図と異なる点は、出力段の
エミツタホロワ接続されたトランジスタQ₄のコ
レクタを接地せず、代りにトランジスタQ₃のエ
ミツタに接続した点である。尚、電流I₁，I₂は例
えば第１図と同様の増幅器DAの出力であるが、
必ずしもこれに限られない。

上記の回路でトランジスタQ₄のコレクタ電流
をＩ_C4、またトランジスタQ₃のエミツタ電流を
Ｉ_E3とすると、 Ｉ_C4＝（I₃−I₄）β／β＋１ …(4) I₂＝Ｉ_C2＋（I₃−I₄）β／β＋１ …(5) Ｉ_E3＝Ｉ_C4＋（Ｉ_C1＋Ｉ_C2）１／β …(6) I₁＝Ｉ_C1＋Ｉ_E3１／β＋１ …(7) となる。ここで第１図と同様に Ｉ_C1＝Ｉ_C2＝Ｉ_C と置くと(4)，(6)，(7)式から I₁＝｛１＋２／（β＋１）β｝Ｉ_C＋β／（β＋１）
^２ （I₃−I₄） …(8) となり、また(5)式から I₂＝Ｉ_C＋１／（β＋１）（I₃−I₄） …(9) となる。従つて、従来回路の(3)式に対応する式と
して I₁−I₂＝２／（β＋１）βＩ_C−１／（β＋１）^２ （I₃−I₄） …(10) が得られる。この(10)式を(3)式と比較すると本発明
による(10)式の方が利得が改善されることが判る。
またI₁とI₂のバランス度が改善される。これは、
トランジスタQ₄のコレクタ電流をトランジスタ
Q₃のエミツタへ流したので、両トランジスタQ₃
とQ₄の動作電流がほゞ等しくなるためである。
つまり、上記ではトランジスタの増幅率は全て同
じとして計算したが、増幅率は電流によつて変
り、コレクタ電流が小から大へ変るにつれて増幅
率βは小，大，小と山を画く。従つて脱幅率を等
しくするには動作電流を等しくする必要がある。
トランジスタQ₁，Q₂は定電流源I₅により、また
トランジスタQ₄は定電流源I₃により、それぞれの
βが同じ値になるようにコレクタ電流を調整でき
るが、第１図の回路ではトランジスタQ₃のコレ
クタ電流はトランジスタQ₁，Q₂のベース電流の
和であるから小さい。このため同じトランジスタ
を使用してもトランジスタQ₃のβをトランジス
タQ₁，Q₂，Q₄のβに等しくすることは難しく、
これにより前記式は成立せず、実際にはオフセツ
ト電流大、バランス悪化の可能性がある。これに
対し本発明の回路ではトランジスタQ₄のコレク
タ電流Ｉ_C4を調整すれば、トランジスタQ₃のエ
ミツタ電流はほゞ該電流Ｉ_C4に等しいので、全ト
ランジスタQ₁〜Q₄の動作電流をほゞ等しくする
ことができ、これによりI₁，I₂のバランス度が改
善される。また、本発明の回路では、出力電流I₄
が（I₁−I₂）の概ねβ^２倍となるので、高利得であ
る。

本例で示すカレントミラー回路はトランジスタ
Q₁〜Q₃からなるが、最も簡単にはトランジスタ
Q₃を省略しトランジスタQ₁，Q₂のベースをトラ
ンジスタQ₅またはQ₆のコレクタへ接続すること
でもカレントミラーを構成できる。しかし、この
構成ではバランスが良くない（トランジスタ
Q₅，Q₆のコレクタ電流に差が生じる）ので一般
にトランジスタQ₃がバツフアとして追加され
る。これによりコレクタ電流I₁のうち、トランジ
スタQ₁，Q₂のベースから供給される分は、トラ
ンジスタQ₃の１／βになり、バランスが改善さ
れる。しかし、このようにしても出力トランジス
タQ₄が第１図のように独立しているとバランス
悪化要因となる。本発明はこれを改善したもので
ある。

発明の効果 以上述べたように本発明では、カレントミラー
のバツフアとして使用されるトランジスタQ₃の
コレクタ、エミツタ間に、負荷トランジスタ
Q₁，Q₂のベース電流の和だけでなく、出力トラ
ンジスタQ₄のコレクタ電流をも流すようにした
ので、回路のバランスが安定化されると共に出力
電流に対する増幅度が増す利点がある。

【図面の簡単な説明】

第１図は従来の能動負荷回路の一例を示す回路
図、第２図は本発明の一実施例を示す回路図であ
る。 図中、Q₁，Q₂は負荷トランジスタ、Q₃はバツ
フアトランジスタ、Q₄は出力トランジスタ、I₃は
定電流源である。

Claims (1)

【特許請求の範囲】
1. １ コレクタ、エミツタ間にそれぞれ第１および
   第２の電流が流れる第１および第２の負荷用トラ
   ンジスタと、該第１および第２の負荷用トランジ
   スタのベースにエミツタが接続され、これらの負
   荷用トランジスタの一方のコレクタにベースが接
   続されて第１，第２の負荷用トランジスタのコレ
   クタに等しい電流を流す第３のバツフア用トラン
   ジスタと、前記第１および第２の負荷用トランジ
   スタの他方のコレクタにベースが接続されて前記
   第１および第２の電流の差に応じた出力電流を生
   じる、エミツタホロワ接続された第４の出力用ト
   ランジスタと、該第４の出力用トランジスタのエ
   ミツタ負荷となる定電流源とを備え、該第４の出
   力用トランジスタのコレクタを前記第３のバツフ
   ア用トランジスタのエミツタに接続してこれら第
   ３，第４のトランジスタに等しい電流を流すよう
   に構成してなることを特徴とする能動負荷回路。