JPS62271475A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は新規な原理に基づく半導体装置ｆこ関するもの
である。

従来半導体装置の主要部分であるｐ−ｎ接合は、拡散法
、合金法、イオン打込み法、成長接合形成法等番こよっ
て作られていた。しかしこれｑ等の方法で作製したｐ−
ｎ接合は、いずれにおいても不純物ａ度は統計的番こ分
布し、空間的１こも連続的に変化している。このためた
とえば半導体素子を微細化しようとする時、この不純物
濃度が統計的に分布していることから来る物理的限界が
存在した。

本発明は半導体層中ｆこ不純物を添加する場合、不純物
原子を単原子層の単位で制御し、不純物を半導体層内の
所定領域に局在せしめることにより、従来の方法では達
成することが出来ない特性を有する半導体装置を提供す
ることを目的とする。

本発明の骨子は不純物を実質的に含有しない第１の半導
体層と、これ１こ近接し且不純物を含有する第２の半導
体層を設け、且該第１の半導体層をキャリアの移送領域
とせしむるものである。

こうした構成は分子線エピタキシャル法の開発を待って
はじめて実現出来たものである。

以下、本発明をひとつの具体例を用いて詳細に説明する
。第１図、第２図は本実施例の半導体装置の製造工程の
各段階を示す装置断面図である。

シリコン（Ｓｉ）基板４１を分子線エピタキシャル装置
内に装着し、シリコンおよびほう素（Ｂｌの分子線源を
準備する。分子線エピタキシャル装置内を真空度１Ｏ−
Ｔｏｒｒとなし、シリコン基板４１上（仁厚さ１０　　
ｍのシリコン層４２を分子線エピタキシャル成長し、更
に続けてシリコン層４２上に単原子層内にほう素を濃度
５　Ｘ　１　ｄ’ｍ−２で含有せしめたシリコン、’＋
！　４３　、：６よびこのシリコン層４３上Ｉこ厚ざ１
０　　　ｍ（１０００人）ののシリコン層４４を分子線
エピタキシャル成長する。第１図はこの状態を示した断
面図である。この例では不純物は単原子層内に局在せし
めたが、札 一般には更に多数層に不域物を導入しても良い。

この場合肝要なことは従来の如き不純物導入の方法と異
なり、不純物濃度が実質的に統計的分布を有さないよう
局在せしめることである。ゲート酸化膜５６としては第
１図に示した多層構造体の上部を周知の熱酸化法によっ
て厚さ５００ＡのＳｉＯ□膜としこれを用いた。又ソー
スおよびドｌツイン電極領域５５　、５５　’の形成は
ＣＶＤ法に依る５ｉｎ２膜を拡散用マスクとして砒素を
第１の半導体層に周知の熱拡散法によって形成した。

ゲート電琢５７は前記ゲート酸化膜５６上ｆこ金属ＡＩ
を蒸着して形成した。第２図がこの状態を示す断面図で
ある。

この様にしてＦ”ＥＴ　（電界効果トランジスタ）を作
製することができた。そのチャネル長は１０−’　　ｍ
（１０００人）で、従来のシリコン・プロセスを用いた
技術で製造されたＦｇＴでは動作不能であったものであ
る。本例の半導体装置は次の様に構成されている。

半導体装置の動作を担うキャリアが閉じ込められる第１
の半導体層と、この第１の半導体層１こ近接して且不純
物を含有する第２の半導体層が配される。上述の例では
シリコン層４４が第１の半導体層、はう素含有のシリコ
ン層４３が第２の半導体層に相当する。

この第１の半導体層は実質的に不純物を含有しない。

そして、第１の半導体層に電子的に接する如く配された
キャリアの移送手段、および該キャリアの制御手段を有
する。

このキャリアの制御手段に所定の電圧を印加した時、前
記第１の半導体層のゲート電像側の界面には轟然エネル
ギー・バンドの井戸が構成される。

上記構成を有する半導体装置の動作は第３図に示した電
子エネルギー構造によって説明される。

第３図において１は半導体基板、２はバッファ層にの層
は必ずしも必要でげないが、半導体基板面の結晶性改善
のため、半導体装置の製造に一般的に用いられている手
段である）、３は第２の半導体層で不純物を含有してい
る層である。図はこの不純物がイオン化している状態を
示している。

４は第１の半導体層で実質的に不純物を含有していない
層である。６は第１の半導体層の界面にポテンシャルの
井戸を形成せしめるための所望の材料層、７はキャリア
の制御のためのゲート電極を示している。

この機番こして本実施例の半導体装！においてはキャリ
アが閉じ込められる第１の半導体層４に近接して不純物
を含有する第２の半導体層３が配され、且不純物原子を
単原子層の単位で側倒出来る手段でもって層を形成する
ため、導入された不純物の＠度分布は砥めて局在し、実
質的をこ統計的分布を有さない。この分布の形態は、従
来の不純物の導入方法、たとえば拡散法、イオン打込み
法等ｌこよっては実現出来なかったものである。

こうした半導体装置のゲート電極に電圧Ｖ。を印加する
ことによりチャネル内のキャリア＃度が変化し、従って
ソースおよびド１ツイン間のコンダクタンスが変化しＦ
ＥＴの動作を行なわしむることかできる。なお、チャネ
ル内のキャリア濃度はゲート電極に印７１０した電圧Ｖ
。と上記不純物を含む第２の半導体層３に依存する不純
物分布とによって決められる。

なお、上述の具体例では半導体材料とし−ごシリコンの
例を説明したが、本発明はこの例【こ限られるものでは
ないことはいうまでもなく、たとえば周知のガリウム−
砒素を代表とする化合物半導体等にも適用し得る。

こうした構成上に特徴を有するが由に本、顆発明は次の
如き効果を有する。

すなわち、チャネル領域に不純物を含有しないので、キ
ャリアは不純物散乱を受けることがない。

従って、より高移動度となし得る。

通常のＭＯＳＦＥＴの場合、チャネル長（１）は基板の
不純物濃度（Ｎｉ）ｆこ対して１ｏｃＮｉ−”の関係を
保って設計される。しかし、この場合、基板の不純物濃
度によって第１表に示す程度のキャリアの移動度を越え
るもの１いかなる製造方法を用いても実現し得ない。

これに対し、本発明の実施例のＭＯ８Ｆ’ＥＴにおいて
は第１表に示す通り、従来例ｉこ比較してはるかに高移
動度のＦ’ＥＴを実現出来る。なお、比較を容易ならし
めるため表中、本実施例の場合の添加不純物濃度はチャ
ネル領域におけるディプ１ノツシヨン領域（ｄｅｐｌｅ
ｔｉｏｎ　ｒｅｇｉｏｎ　）で平均した実効的不純物＠
度として示した。

なお、本実施例によれば、下記の如き副次的長所が得ら
れる。

（Ａｌ　　短チヤネル化、即ち半導体装置の微細化を可
能とする。従来ＭＯＳトランジスタの微細化の第１表　
移動度の比較 限界は基板Ｓｉ中の不純物濃度によって決まるとされて
いた。すなわちＭＯＳトランジスタのチャネル長ｌを小
さくするには、基板の不純物濃度Ｎｉを高くすることが
必要であり、その最小のチャネル長１と不純物濃度Ｎｉ
は前述したようにＩｏｅＮｉ−２の関係にある。しかし
、不純物情ＩＪｊＮｉを大きくするとＭＯＳ）ランジス
タのチャネル内のポテンシャルの空間的な変動が大きく
なることから、Ｎｉの上限は、約１ｏ２４（ｍ−３）で
ある。この場合不納原子間の平均距離は♂＝　１０　＄
−’ｍ（１００λ）であり、従って、ＭＯＳトランジス
タのチャネル長を凡　の１０倍（１０−’　　ｍ（１０
００＆））以下にすることは原理的に不可能であった。

しかし、本実施例の半導体装置においてはチャネル近傍
に不純物がすく、ポテンシャルノ井戸に空間的震動が極
めて小さくすることができ、従って短チヤネル化を実現
することが出来る。

たとえば、Ｎ１０ＳトランジスタのＳ　ｉ０２とＳｉの
界面から厚さＤの節回にある不純物原子数と同数の不純
物原子をＳｉＯ□とＳｉの界面から距離りだけはなれた
単原子層にだけ集中して添カロした場合を考えてみる。

従来の基板に不純物を均一に添加した場合のＭＯＳトラ
ンジスタのチャネルポテンシャルの変動は になる。すなわちポテンシャルの変動は（Ｒ′＊／Ｄ）
３倍だけ小さくなる。ここでＲ″は単原子層内の不純物
原子間の平均距離である。

これを不純物Ｑ度の上限Ｎ　ｉ　＝　１０”　ｍ−３と
するとＲ＊＝　１０−８ｍ　、　Ｒ”＝０．５Ｘ１０−
’となり、Ｄ＝５００人とすると、従来の場合より、チ
ャネルにおけるポテンシャルの変動ハ１／１００以下に
なる。

チャネル内のポテンシャルの変動が少ｆｌいことから高
周波での雑音も低い。

（Ｂｌ　　多数の半導体素子のしきい値のばらつきが小
さくなる。従って歩留りが向上する。

これは前述した通りチャネル近傍に不純物がすく、ポテ
ンシャルの井戸に空間的変動が極めて小さくなるためで
ある。ポテンシャルの井戸の空間的変動が大きい場合ゲ
ート電圧ｖｏｌこよってド１ツイン電流工、かどの様に
立ち上がる乃）を測定すると、ゲート電圧のしきい電圧
値（Ｖｔｈ）がはっきりしなくなる。しかも多数の半導
体素子において、このしきい値が統計的にばらつくこと
となる。本実施例においてはこうした問題点は大巾に小
さいものとなし得る。即ち、しきい電圧近傍でのソース
と１１７４２間の電流の立上がりが鋭くなる。

なお、以上の実施例では不純物を添加する層は単原子層
一層のみであるがこれは多原子層であってもよいし、こ
れらの複数の１−から成っている場合でもよい。動作層
内に空乏層を含む半導体装置においては単原子層もしく
は該空乏層さ同等またはそれより薄い単一または複数の
層に局在して不純物を含有せしめるものである。

【図面の簡単な説明】

第１図および第２図は本発明の実施例である半導体装置
の製造工程を説明するための装置の断面図、第３図は半
導体装置の動作を説明するための有する第２の半導体層
、４，４４：不純物を含有しない第１の半導体層、５５
．５５’：キャリアの移送手段、７．５７：制御手段。

Claims (1)

1. 【特許請求の範囲】 １、不純物を実質的に含有しない第１の半導体層と、こ
   れに近接し且不純物を含有する第２の半導体層とを少な
   くとも有し、少なくとも前記不純物を含有する第２の半
   導体層の存在と外部電界とに依存して、前記第１の半導
   体層内に形成されるポテンシャルの井戸をキャリア移送
   領域とする半導体装置であって、 前記不純物は前記第２の半導体層内に実質的に限定され
   ていることを特徴とする半導体装置。