JPS62256457A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62256457A JPS62256457A JP61100096A JP10009686A JPS62256457A JP S62256457 A JPS62256457 A JP S62256457A JP 61100096 A JP61100096 A JP 61100096A JP 10009686 A JP10009686 A JP 10009686A JP S62256457 A JPS62256457 A JP S62256457A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resin
- semiconductor device
- low
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
塗布したコーティング樹脂膜とモールド樹脂との間に、
低温プラズマ成長させた無機絶縁膜、例えば、酸化シリ
コン膜、または、窒化シリコン膜を介在させる。そうす
ると、その介在させた絶縁膜がストレスの緩衝層となり
、半導体素子を被覆した保護膜の破壊が減少して、半導
体装置が高信頼化される。
低温プラズマ成長させた無機絶縁膜、例えば、酸化シリ
コン膜、または、窒化シリコン膜を介在させる。そうす
ると、その介在させた絶縁膜がストレスの緩衝層となり
、半導体素子を被覆した保護膜の破壊が減少して、半導
体装置が高信頼化される。
［産業上の利用分野］
本発明は半導体装置、特にモールド樹脂封止型半導体装
置の保護構造に関する。
置の保護構造に関する。
従前より、ＩＣ，ＬＳＩなどの半導体装置には、金属ケ
ースに半導体素子を収容したハーメチック封止型と、モ
ールド樹脂で固めたモールド樹脂封止型とがあり、後者
のモールド樹脂封止型半導体装置は廉価で大量生産でき
る特色があり、一般用として広く利用されている。
ースに半導体素子を収容したハーメチック封止型と、モ
ールド樹脂で固めたモールド樹脂封止型とがあり、後者
のモールド樹脂封止型半導体装置は廉価で大量生産でき
る特色があり、一般用として広く利用されている。
しかし、このようなモールド樹脂封止型半導体装置にお
いても、勿論、その信頼性について十分な配慮が望まれ
ている。
いても、勿論、その信頼性について十分な配慮が望まれ
ている。
［従来の技術］
第２図はモールド樹脂封止型ＩＣ（モールド１Ｃ）の断
面概要図を示しており、１はリードフレ−ム、２は半導
体素子（チップ）、３はリードワイヤー、４はモールド
樹脂で、モールド樹脂４は加熱成形して固化させるエポ
キシ樹脂やシリコン樹脂等が用いられている。また、リ
ードフレーム１は、第２図に示すように整型された状態
では、半導体素子２を接着した部分がステージとなり、
モールド樹脂より外部に表出した部分がリードになるが
、本発明ではリードフレームと総称している。このリー
ドフレームは半導体素子の裏面を接着させるために、熱
膨張率が半導体に近位している金属材料、例えば、鉄ニ
ツケル合金材から成形されたものである。
面概要図を示しており、１はリードフレ−ム、２は半導
体素子（チップ）、３はリードワイヤー、４はモールド
樹脂で、モールド樹脂４は加熱成形して固化させるエポ
キシ樹脂やシリコン樹脂等が用いられている。また、リ
ードフレーム１は、第２図に示すように整型された状態
では、半導体素子２を接着した部分がステージとなり、
モールド樹脂より外部に表出した部分がリードになるが
、本発明ではリードフレームと総称している。このリー
ドフレームは半導体素子の裏面を接着させるために、熱
膨張率が半導体に近位している金属材料、例えば、鉄ニ
ツケル合金材から成形されたものである。
他方、半導体素子の表面は直接モールド樹脂４に接触さ
せると色々と悪影響があるため、第３図に示すモールド
ｔＣの部分断面図のように、絶縁保護膜で被覆されてい
る。第３図において、１はリードフレーム、２は半導体
素子、５は素子上の配線層、６はパッシベーション膜、
７はコーティング樹脂膜、４はモールド樹脂で、パッシ
ベーション膜６は化学気相成長（ＣＶＤ）法で被着した
燐シリケートガラス（Ｐ Ｓ Ｇ）膜やプラズマＣＶＤ
法で被着した窒化シリコン（Ｓｉ３ Ｎ４ ）膜が用い
られ、この膜６は半導体素子２べの水分やアルカリイオ
ンの侵入を防ぎ、優れた被覆性をもつ材質の膜が使用さ
れる。
せると色々と悪影響があるため、第３図に示すモールド
ｔＣの部分断面図のように、絶縁保護膜で被覆されてい
る。第３図において、１はリードフレーム、２は半導体
素子、５は素子上の配線層、６はパッシベーション膜、
７はコーティング樹脂膜、４はモールド樹脂で、パッシ
ベーション膜６は化学気相成長（ＣＶＤ）法で被着した
燐シリケートガラス（Ｐ Ｓ Ｇ）膜やプラズマＣＶＤ
法で被着した窒化シリコン（Ｓｉ３ Ｎ４ ）膜が用い
られ、この膜６は半導体素子２べの水分やアルカリイオ
ンの侵入を防ぎ、優れた被覆性をもつ材質の膜が使用さ
れる。
また、その上面のコーティング樹脂膜７も内部を保護す
るのが目的で、耐湿性をもたせ、且つ、塗布して表面を
平坦化させており、このコーティング樹脂膜として著名
なものに耐熱性・絶縁性の良いポリイミド膜がある。か
（してモールドＩＣの表面は、第３図のような断面構造
にして半導体素子を保護し、モールド樹脂で封止しであ
る。
るのが目的で、耐湿性をもたせ、且つ、塗布して表面を
平坦化させており、このコーティング樹脂膜として著名
なものに耐熱性・絶縁性の良いポリイミド膜がある。か
（してモールドＩＣの表面は、第３図のような断面構造
にして半導体素子を保護し、モールド樹脂で封止しであ
る。
［発明が解決しようとする問題点］
ところが、上記のようにコーティング樹脂膜７、例えば
、ポリイミド膜を用いた場合、確かに耐湿性と平坦化と
が得られるが、ポリイミド膜とモールド樹脂とは同じ有
機樹脂であるから、両者は極めて密着性が良い。
、ポリイミド膜を用いた場合、確かに耐湿性と平坦化と
が得られるが、ポリイミド膜とモールド樹脂とは同じ有
機樹脂であるから、両者は極めて密着性が良い。
そのため、パッシベーション膜にクランク（割れ）を与
えることがある。これは、モールド樹脂を加熱溶融して
成形し、次いで、冷却固化させる際、モールド樹脂は若
干収縮し、その時、凹凸あるパッシベーション膜に食い
込んだコーティング樹脂膜が、モールド樹脂によって引
っ張られて動き、その力（矢印で示す）によってパッシ
ベーション膜にクランクを与えるものである。
えることがある。これは、モールド樹脂を加熱溶融して
成形し、次いで、冷却固化させる際、モールド樹脂は若
干収縮し、その時、凹凸あるパッシベーション膜に食い
込んだコーティング樹脂膜が、モールド樹脂によって引
っ張られて動き、その力（矢印で示す）によってパッシ
ベーション膜にクランクを与えるものである。
しかし、このように、パッシベーション膜にクラックが
生じると、半導体素子の保護効果が減退して、その信頼
性が低下する。
生じると、半導体素子の保護効果が減退して、その信頼
性が低下する。
本発明は、このようなパッシベーション膜のクランクを
減少させ゛て、信頼性を向上するためのモールド樹脂封
止型半導体装置を提案するものである。
減少させ゛て、信頼性を向上するためのモールド樹脂封
止型半導体装置を提案するものである。
Ｆ問題点を解決するための手段］
その問題は、半導体素子上に塗布し固化させたコーティ
ング樹脂膜と、モールド樹脂との間に、低温プラズマ成
長させた無機絶縁膜、例えば、酸化シリコン膜や窒化シ
リコン膜が介在している半導体装置によって解決される
。
ング樹脂膜と、モールド樹脂との間に、低温プラズマ成
長させた無機絶縁膜、例えば、酸化シリコン膜や窒化シ
リコン膜が介在している半導体装置によって解決される
。
［作用］
部ち、本発明は、コーティング樹脂膜とモールド樹脂と
の間に、低温プラズマ成長させた無機絶縁膜、例えば、
酸化シリコン膜、または、窒化シリコン膜を介在させる
。そうすると、その介在させた絶縁膜がストレスの緩衝
層となって、パッシベーション膜の破壊が減少し、半導
体装置が高僧転化される。
の間に、低温プラズマ成長させた無機絶縁膜、例えば、
酸化シリコン膜、または、窒化シリコン膜を介在させる
。そうすると、その介在させた絶縁膜がストレスの緩衝
層となって、パッシベーション膜の破壊が減少し、半導
体装置が高僧転化される。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるモールドＩＣの部分断面図を示
しており、１０が低温プラズマ成長させた無機絶縁膜の
酸化シリコン（Ｓｉ０２）膜である。
しており、１０が低温プラズマ成長させた無機絶縁膜の
酸化シリコン（Ｓｉ０２）膜である。
その寵の部材は、第３図と同じく、１はリードフレーム
、２は半導体素子、５は素子上の配線層。
、２は半導体素子、５は素子上の配線層。
６はパッシベーション膜、７はコーティング樹脂膜、４
はモールド樹脂である。
はモールド樹脂である。
低温プラズマ成長させる５ｉ０２膜１０は、その基板加
熱温度を１００〜２００°Ｃと低くして被着する。
熱温度を１００〜２００°Ｃと低くして被着する。
通常のＣＶＤ法による加熱温度は３００〜４００℃であ
るが、このような低温度で被着すると、膜質が若干悪く
なるが、軟らかくなる。そのため、モールド樹脂が固化
して収縮する時、その応力の緩衝層となって、コーティ
ング樹脂膜を動かすことがなくなる。その膜厚は０．２
〜０．６μｍが適当であり、この無機絶縁膜はモールド
整型時にクランクが入っても構わない。このような構造
にすれば、モールド整型時のパンシベーション［６のク
ランクが解消し、半導体装置の信顛性が向上する。
るが、このような低温度で被着すると、膜質が若干悪く
なるが、軟らかくなる。そのため、モールド樹脂が固化
して収縮する時、その応力の緩衝層となって、コーティ
ング樹脂膜を動かすことがなくなる。その膜厚は０．２
〜０．６μｍが適当であり、この無機絶縁膜はモールド
整型時にクランクが入っても構わない。このような構造
にすれば、モールド整型時のパンシベーション［６のク
ランクが解消し、半導体装置の信顛性が向上する。
次に、これらの保護膜の形成方法の概要を説明すると、
まず、基板加熱温度を３００〜４００℃にして、膜厚８
０００人のＰＳＧ膜（パッシベーション膜６）を被着し
、その上に、膜厚２μｍ程度のポリイミド膜（コーティ
ング樹脂膜７）を塗布して、約４００℃でキュアさせる
。次いで、上記のような５ｉ０２膜（無機絶縁膜１０）
を、基板加熱温度１００〜２００℃と低くしてプラズマ
ＣＶＤ法で膜厚４０００人程度に被着する。なお、リー
ドワイヤー３ （第２図参照）をポンディングするポン
ディングバンドの窓開けは、その後に、フォトプロセス
を適用して保護膜全部を同時におこなう。
まず、基板加熱温度を３００〜４００℃にして、膜厚８
０００人のＰＳＧ膜（パッシベーション膜６）を被着し
、その上に、膜厚２μｍ程度のポリイミド膜（コーティ
ング樹脂膜７）を塗布して、約４００℃でキュアさせる
。次いで、上記のような５ｉ０２膜（無機絶縁膜１０）
を、基板加熱温度１００〜２００℃と低くしてプラズマ
ＣＶＤ法で膜厚４０００人程度に被着する。なお、リー
ドワイヤー３ （第２図参照）をポンディングするポン
ディングバンドの窓開けは、その後に、フォトプロセス
を適用して保護膜全部を同時におこなう。
上記は、低温プラズマ成長させる無機絶縁膜１０として
ＳｉＯ２膜で説明しているが、Ｓｉ３Ｎ４膜を用いる場
合も、同様に低温プラズマ成長させて、形成方法も略同
様で、同様の効果が得られる。
ＳｉＯ２膜で説明しているが、Ｓｉ３Ｎ４膜を用いる場
合も、同様に低温プラズマ成長させて、形成方法も略同
様で、同様の効果が得られる。
［発明の効果］
以上の説明から明らかなように、本発明による保護膜の
構造にすれば、パッシベーション膜の破壊が減少して、
半導体装置の高信転化に顕著な効果があるものである。
構造にすれば、パッシベーション膜の破壊が減少して、
半導体装置の高信転化に顕著な効果があるものである。
第１図は本発明にかかるモールドＩＣの部分断面図、
第２図はモールド【Ｃの断面図、
第３図は従来のモールドＩＣの部分断面図である。
図において、
１はリードフレーム、 ２は半導体素子、３はリード
ワイヤー、 ４はモールド樹脂、５は配線層、
６はパッシベーション膜、７はコーティング樹脂
膜、 １０は低温プラズマ成長させた無機絶縁膜を示している
。 ｍ１ｌ１片浄か３七→レドエＣの湾状ｌ介面図第１図 七−ルｇＩＣの由γ面圓 第 ２ 図
ワイヤー、 ４はモールド樹脂、５は配線層、
６はパッシベーション膜、７はコーティング樹脂
膜、 １０は低温プラズマ成長させた無機絶縁膜を示している
。 ｍ１ｌ１片浄か３七→レドエＣの湾状ｌ介面図第１図 七−ルｇＩＣの由γ面圓 第 ２ 図
Claims (2)
- （１）半導体素子上に塗布し固化させたコーティング樹
脂膜と、モールド樹脂との間に、低温プラズマ成長させ
た無機絶縁膜が介在していることを特徴とする半導体装
置。 - （２）上記低温プラズマ成長させた無機絶縁膜が酸化シ
リコン膜、または、窒化シリコン膜であることを特徴と
する特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61100096A JPS62256457A (ja) | 1986-04-29 | 1986-04-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61100096A JPS62256457A (ja) | 1986-04-29 | 1986-04-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62256457A true JPS62256457A (ja) | 1987-11-09 |
Family
ID=14264870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61100096A Pending JPS62256457A (ja) | 1986-04-29 | 1986-04-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62256457A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183431A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005508763A (ja) * | 2001-11-09 | 2005-04-07 | ３デー プリュー | 任意の応力から保護されるコンポーネントの気密カプセル封じのための装置 |
| CN105914188A (zh) * | 2015-02-24 | 2016-08-31 | 丰田自动车株式会社 | 半导体模块 |
-
1986
- 1986-04-29 JP JP61100096A patent/JPS62256457A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183431A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005508763A (ja) * | 2001-11-09 | 2005-04-07 | ３デー プリュー | 任意の応力から保護されるコンポーネントの気密カプセル封じのための装置 |
| CN105914188A (zh) * | 2015-02-24 | 2016-08-31 | 丰田自动车株式会社 | 半导体模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7811862B2 (en) | Thermally enhanced electronic package | |
| JPS62256457A (ja) | 半導体装置 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| EP0260360B1 (en) | Resin-sealed semiconductor device | |
| JPH0345542B2 (ja) | ||
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPS58166748A (ja) | 半導体装置 | |
| JP2785722B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0648836Y2 (ja) | 半導体装置 | |
| JPS60167432A (ja) | 半導体装置 | |
| JP2865224B2 (ja) | 樹脂封止型半導体装置 | |
| JPH03296250A (ja) | 樹脂封止型半導体装置 | |
| JPS6066836A (ja) | 封止半導体装置 | |
| JPS63151054A (ja) | 半導体装置 | |
| JPS6179233A (ja) | 半導体装置 | |
| JPS6190437A (ja) | 半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPS62173744A (ja) | 半導体装置用セラミツク基板 | |
| JPH07302863A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPH06120284A (ja) | 半導体装置 | |
| GB2366078A (en) | Semiconductor device retaining a resist layer as a buffer layer | |
| JPH0329308B2 (ja) | ||
| JPS6263449A (ja) | 半導体装置の製造法 | |
| JPH0685114A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS6244690B2 (ja) |