[go: up one dir, main page]

JPS62209586A - 能動マトリクスのデイスプレイスクリ−ンの製造方法 - Google Patents

能動マトリクスのデイスプレイスクリ−ンの製造方法

Info

Publication number
JPS62209586A
JPS62209586A JP62015309A JP1530987A JPS62209586A JP S62209586 A JPS62209586 A JP S62209586A JP 62015309 A JP62015309 A JP 62015309A JP 1530987 A JP1530987 A JP 1530987A JP S62209586 A JPS62209586 A JP S62209586A
Authority
JP
Japan
Prior art keywords
layer
metal
amorphous silicon
photolithography
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62015309A
Other languages
English (en)
Other versions
JP2601264B2 (ja
Inventor
フランソワ・モーリス
ヨゼフ・リシャール
ブルーノ・ヴイヌーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPS62209586A publication Critical patent/JPS62209586A/ja
Application granted granted Critical
Publication of JP2601264B2 publication Critical patent/JP2601264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/605—Source, drain, or gate electrodes for FETs comprising highly resistive materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は能動マトリクスのディスプレイスクリーンの製
造方法に関するものである０ 能動マトリクスのディスプレイスクリーンは一般にそｎ
らの間に液晶のごとき光電材料が挿入される２枚のプレ
ートからなる。こｎらのプレートの一方には、透明な導
電性底部マトリクス、薄層トランジスタ、１群の導電性
アドレッシング行および１群の導電性アドレッシング列
がある０各トランジスタは１本の行に接続されたグリッ
ド、１つの底部に接続されたソースおよび１つの列に接
続されたドレインを有する０第２のプレート上には対向
電極がある。
かかる構造は第１図に示しである０簡略化さｎた方法で
導電性列１２、導電材１４、トランジスタ２０および導
電性底部２２を有する下方プレート１０、および対向電
極２６で被覆された上方プレート２４が示しである。
このような構造を得るために、その主要な段階が第２図
に示される方法を実施することができる。
この方法は以下の作業、すなわち 物理−化学的清掃によシガラス基板３０を作り、例えば
スズおよびインジウム酸物（工Ｔｏ）からなる透明な導
電材料層３２を堆積しく部分ａ）、層３２に、列３４お
よび矩形突起３８を備えた底部３６の形状を付与するた
めに第１の写真製版をしく部分１３）、 水素と化合したアモルファスケイ素層、二酸化ケイ素層
４２およびアルミニウム層４４を堆積し、この堆積は約
２５０℃（またはＣＶＤプラズマの技術を利用する場合
はそｎ以上）で行なわＡ（部分Ｃ）、 前記突起３８に重なり合いかつ列に交差する行４６を画
成するために第２の写真製版を行ない。
とｎはトランジスタを画成しく部分ｄ）、８１０２　層
の堆積によシ全体をパツーシペーション（図示せず）す
る。
かかる方法は、２つマスクレベルに関して、フランス特
許出願筒２．５３３．０７２号に記載されている０ その簡単化に反して、この方法は次の欠点、すなわち、 まず最初に、トランジスタのドレイン−グリッド短絡の
場合に、列全体が１つの行との短絡になり。
次に、行が列に交差する領域における行の幅はトランジ
スタのチャンネルの幅によって決定され、したがって行
−列短絡の危険を減じる目的において任意にその幅を減
じることはできず、最後に、行と列を分離する絶縁体の
厚さは同一構造によって、トランジスタのグリッドの下
に置かれた絶縁体の厚さと同じであシ、したがって、そ
几もまた、短絡の危険を減じたい場合にこの厚さの増大
を自由にできない。
本発明の目的はしたがってこれらの不都合を改善するこ
とにある。このため、本発明はトランジスタのグリッド
の下に置かれる抵抗性材料層の利用を勧める。かくして
、トランジスタの絶縁体における欠点の場合に（例えば
トンネルの場合に）、対応する行と列との間に自由な短
絡がない。
しかし、本発明によｎば、トランジスタのドレインは厳
密に言えば列によってではなく、その列に接続さｎたセ
グメントによって構成される。このようにして、トラン
ジスタと行−列交差の領域との間に相対的な独立があシ
、したがって交差絶縁体の厚さはトランジスタの絶縁体
の厚さよシ大きくされることができる。
いずれにしても、本発明の特徴は例示としてかつ限定的
でなく示さｎた実施例の以下の説明を読むことによって
よシ明らかとなる。
第３図は本発明によるスクリーンのディスプレイ点の等
価電気回路を示す。その極板の一方が基準電位に支持さ
れかつ他方がトランジスタＴｉｊに接続されるコンデン
サから形成されるディスプレイ点（または「エルデイム
」または「ピクセル」）Ｐｌｊが見らｎる。トランジス
タはグリッド０％ノースＳおよびドレインＤからなる。
さらに、アトレンジング行　Ｌｌおよびアドレッシング
列　Ｃ１が見られる。トランジスタのグリッドＧは抵抗
Ｒ１ｊを介して行Ｌ１に、ソースＳはコンデンサに、そ
してドレインＤは列　Ｃｊに接続される。グリッドの抵
抗値Ｒはスクリーンの制御回路の出力インピーダンスよ
り非常に高く、なけｎばならずかつ時定数ＲＣまたはＣ
がトランジスタのグリッドの容量を示すように、列の走
査のときに非常に低くなけ九ばならない。
例えば、この時間Ｔは６４μｅにすることができかつじ
は５・１０”−”Ｆに等しくすることができる。そのと
１１’Ｏ’〜２・１０″　　Ωに達する範囲の抵抗Ｒを
取ることができる。
このような抵抗を得るために、１７１０ミクロンまたは
それ以上の厚さを有する強力にｎドーピングしたアモル
ファス（非結晶質の）ケイ素からなる抵抗層を利用する
ことができる０２μｍ〜７ＩＩＸ１のグリッドに関して
、それは 程度の横断抵抗に対応する。
第４図は３つのレベルのマスキングでの製造方法の３つ
の段階（部ａ　、ｂ　、　Ｃ）を示す０また配置さｎた
種々の層を断面で示す第６図、第７図および第８図を参
照することができる。行なわれる作業は以下の通シであ
る０すなわち、 例えばスズおよびインジウム酸化物工Ｔｏからなる透明
導電材料からなる層５２、および場合によってはｎ１ド
ーピングしたアモルファスケイ素層５４を例えばガラス
からなる絶縁支持体５０上に堆積しくとくに第６図、第
７図および第８図参照）、 こｎまたはこれらの層を、セグメント５３に接続された
底部５１、前記セグメントに対して平行な他のセグメン
ト５７に接続された列５５を形成するために第１の写真
製版をしく第４図の部分ａ）、水素と化合したアモルフ
ァスケイ素ａｓｉ：Ｈ層６へ第１の絶縁層（例えば８１
０２）　６２　、次いでグリッド抵抗を構成する強力に
ｎドーピングさｎたアモルファスケイ素（ａＥｌｉｎ”
）層６３、必らずしも第１の絶縁層と同一でなくても良
い第２の絶縁層６４、および第１金属層６５によって構
成される積層を堆積しく第６図、第７図、第８図）、 底部および行との交差が行なわれる領域を除去するが、
底部間に挿入さｎた行６１に沿って前記積層を存在させ
るために前記積層に第２の写真製版を行ない、これらの
行はセグメント５３および５７に重なυ合い、前記第２
の写真製版はもちろん列が行に交差する箇所を除いて、
列上に前記積層を等しく存在させしめ、この第２の写真
製魔フォトグラビア）は２つのセグメント間で部分的に
のみ取り除きかつ金属層６５および第２絶縁層６４を取
シ除きそしてこのようにしてグリッドの抵抗を構成する
強力にドーピングしたアモルファスケイ素層６３を取り
除き、第２の写真製版のレベルは第４図の部分すに関し
て実線で示され、第１のマスキングのレベルは破線で示
さｎ。
第２の金属層６６を堆積し、 前記第２の金属層を行止にのみ存在させるために第３の
写真製版を行ないこｎは強力にドーピングさｎたアモル
ファスケイ素層６３と行との間の接触を設け、この第３
の写真製版は前記列上の第１の金属６５が残る第２金属
を等しく存在させる（この第３の写真製版後に得らｎた
部分は第４図の部分Ｃに関して実線で示される。
最終構造のよシ良好な理解はトランジスタのチンネルを
横断する断面図（第４Ｃ図のａａ断面）である第５図、
列を横断する断面図（ｂｂ断面）である第６図、行を横
断する断面図（ｃｃ断面）である第７図および行−列の
交差領域の断面図（ａａ断面）である第８図を検討する
ことにより得らｎることかできる。
第２の絶縁体６４はこれが第１の絶縁体６２が存在する
トランジスタのグリッドの下で除去されるとき行−列交
差に存在することが観察される。
そｎゆえ、行−列絶縁を保証するのに十分厚い絶縁体６
４を使用することによりトランジスタの良好な性能を保
証するのに必要な厚さを絶縁体６２に付与する。
第７図および第８図に関して、第２の金属６６０行の幅
は第１の金属６５からなる行の幅より小さいことに留意
する。これは両金属が異なシかっ第１の金属が第３の写
真製版によって損なわれない場合に対応する。こｎら２
つの金属が同一であるならば、行は第９図に示されるご
とく２つのレベル内で同じ幅を有する。この共通の幅は
、縁部による短絡の危険を減するために、行を支持する
絶縁体６４の幅よシ・小さい。
２つの金属６５および６６が異なるとき、これら２つの
金属層の重畳は行の遮断の危険を回避する冗長性を生じ
る。実際上２つの層が同一箇所で切断さ九ることは殆ん
ど不可能である。
さらに留意すべきことは、 行および列の交差によって得らｎるステップは、これが
第１の写真製版後に得らｎる暦５２および５４の厚さに
単に対応するから、第２の絶縁体６４の厚さに依存せず
、 トランジスタのグリッドはマスキングによって画成され
、それゆえ従来技術におけるようにグリッドと列との間
に寄生トランジスタが存せず、水素と化合したアモルフ
ァスケイ素層６ｏと第１の絶縁層６２との間の中間面は
、この第１の絶縁層と強力にドーピングさ九たケイ素層
６３との間の中間面と同様に、決して空気とみなさない
。
記載されるような第３のレベルのマスキング方法は考え
られる唯一つのものではない。第１０図は写真製版の節
約をなす他の方法を示す。実現すべき作業は、第１の方
法に関してと同様に、絶縁基板上への、ｎドーピングさ
れたアモルファスケイ素層がその上にある例えば工ＴＯ
の透明導電層の堆積によって開始する。次いで突起５３
を有する底部５１、突起５７を有する列５５を形成する
ために第１の写真製版が行なわれる（第１０図の実線）
０次に水素と化合したアモルファスケイ素層、第１絶縁
層、（抵抗層を構成する）強力にｎドーピングされたア
モルファスケイ素の厚い層および金属層によって構成さ
れる積層が配置される。
換言すれば、さらに第２絶縁層も第１金属層も配置さｎ
ないが、グリッド金属と第１絶縁体との間に抵抗層が直
接挿入される。この積層は２つの突起５３．５７の上に
行６１およびグリッドを存在させるための第２の写真製
版の対象をなす（第１０図の破線）。
フランス特許出願第２，５３３．０７２号に記載される
ような第２のレベルのマスキングの方法に関連して、記
載される方法は以下の利点を有する。
すなわち、トランジスタの絶縁体内の一点に関する短絡
はａｓｉ：ｎ＋層によって形成さ几かつ１０７Ω程度で
ある抵抗と直列に配置さｎ、したがってこの欠点は交差
する行および列を妨害しない０短絡がトランジスタのド
レインに存するならば、いずｎにしても非常に局部的に
のみ作用する。
絶縁体−グリッドの中間面は空気とみなさｎない０ 特別な形状の突起５７は突起５３と次の列との間に存在
した寄生トランジスタを除去する。
ａｓｉｓｎ”　　の厚い厚さく０．３μｍ以上）はレベ
ル１の途中のステップを軽減し、それはグリッドの金属
の切断の危険をさらに減じる０
【図面の簡単な説明】
第１図は従来技術による能動マトリクスのディスプレイ
スクリーンの構造を示す部分斜視図、第２図は能動マト
リクスのディスプレイスクリーンを製造するのに利用さ
れる公知の製造方法の工程を示す図、 第３図は本発明によるディスプレイ素子の電気等価回路
を示す図、 第４図は３つのレベルのマスキングを利用する本発明に
よる製造方法の基本的な工程を示す図、第５図はトラン
ジスタのチャンネル領域で得らｎる断面図、 第６図は列上で得らｎる断面図、 第７図は打上で得られる断面図、 第８図は行および列の交差において得らｎる断面図。 第９図は２つの上方金属層の詳細を示す断面図、第１０
図は２つのマスキングレベルのみ金利用する本発明のデ
ィスプレイスクリーンの他の実施方法を示す部分断面図
である。 図中、符号１０は下方壁（下方プレート）、１２は列、
１４は行、２０は薄層トランジスタ、２２は第１極板、
２４は上方壁（上方プレート）、２６は対向電極、５０
は絶縁基板、５１は底部、５２は透明導電材料、５３．
５７は２つの平行セグメント、５５は隣接列、６０は水
素と化合したアモルファスケイ素層％　６１は行、６２
は第１絶縁層、６３は強力に　ｎ＋ドーピングしたアモ
ルファスケイ素層、６４は第２絶縁層、６５は第１金属
層、６６は第２金属層である０

Claims (4)

    【特許請求の範囲】
  1. （１）能動マトリクスのディスプレイスクリーンの製造
    方法であつて、コンデンサの第１極板および薄層トラン
    ジスタ、行および導電性のアドレッシング列を支持する
    下方壁、および前記コンデンサの第２極板を形成する対
    向電極で被覆された上方壁を製造してなり、前記下方壁
    を製造するために、場合によつてはｎドーピングしたア
    モルファスケイ素層がその上にある第１透明導電材料か
    らなる層を絶縁基板上に堆積し、 前記コンデンサの極板の１つおよび列を形成する底部を
    構成するために第１の写真製版を行ない、この第１の写
    真製版は各底部の側部に２つの平行なセグメントを等し
    く存在させしめ、これらのセグメントの一方はトランジ
    スタのドレインを構成しかつ隣接する列に接続されそし
    て他方のセグメントはトランジスタのソースを構成しか
    つ当該底部に接続され、水素と化合したアモルファスケ
    イ素からなる層、第１絶縁層、グリッド抵抗を構成する
    強力にｎ＾＋ドーピングしたアモルファスケイ素からな
    る層、第２絶縁層、第１金属層によつて構成される積層
    を堆積し、 前記底部を取り除くが前記積層を前記２つの平行なセグ
    メントに重なり合う前記底部間に挿入された行に沿つて
    存在させしめかつ前記列が前記線を交差する部分を除い
    て前記列上に前記積層を存在させしめるために前記積層
    に第２の写真製版を行ない、この写真製版は前記２つの
    セグメント間に置かれた領域内で部分的のみでありそし
    て前記第１金属層および前記第２金属層を取り除きかつ
    グリッド抵抗を構成する強力にドーピングした前記アモ
    ルファスケイ素層を取り除き、 第２の金属層を堆積し、 前記行を存続させるために前記第２の金属層に第３の写
    真製版を行ない、これは前記強力にドーピングされたア
    モルファスケイ素層と前記行との間の接触を設け、この
    第３の写真製版は前記列上の前記第１の金属が前記列上
    に残ることによつて前記第２金属を存在させしめること
    を特徴とする能動マトリクスのディスプレイスクリーン
    の製造方法。
  2. （２）前記第１金属および前記第２金属は異なつており
    、前記第３写真製版後に存在する前記第２金属帯の幅は
    前記第２写真製版後に存在する前記第１金属帯の幅より
    小さいことを特徴とする特許請求の範囲第１項に記載の
    能動マトリクスのディスプレイスクリーンの製造方法。
  3. （３）前記第１金属と前記第２金属は同一でありそして
    前記第２および第３写真製版後に存在する前記両金属帯
    は同じ幅を有し、この幅は前記第２写真製版後に存在す
    る前記第２絶縁材帯片の幅より小さいことを特徴とする
    特許請求の範囲第１項に記載の能動マトリクスのディス
    プレイスクリーンの製造方法。
  4. （４）能動マトリクスのディスプレイスクリーンの製造
    方法であつて、コンデンサの第１極および薄層トランジ
    スタ、行および導電性のアドレッシング列を支持する下
    方壁、および前記コンデンサの第２極板を形成する対向
    電極で被覆された上方壁を製造してなり、前記下方壁を
    製造するために、場合によつてはｎドーピングしたアモ
    ルファスケイ素層がその上にある第１透明導電材料から
    なる層を絶縁基板上に堆積し、 前記コンデンサの両極板、前記列および２つの平行なセ
    グメントを形成する底部を構成するために第１の写真製
    版を行ない、前記セグメントの一方は前記トランジスタ
    のドレインを構成しかつ隣接する前記円柱に接続されそ
    して前記セグメントの他方は前記トランジスタのソース
    を構成しかつ前記底部に接続され、 水素と化合したアモルファスケイ素からなる層、第１絶
    縁層、グリッド抵抗を構成する強力にｎ＾＋ドーピング
    したアモルファスケイ素層および金属層によつて構成さ
    れる積層を堆積し、 前記２つのセグメントの上方に前記行および前記グリッ
    ドを存在させるために前記積層に第２写真製版を行なう
    ことを特徴とする能動マトリクスのディスプレイスクリ
    ーンの製造方法。
JP62015309A 1986-01-27 1987-01-27 能動マトリクスのデイスプレイスクリーンの製造方法 Expired - Fee Related JP2601264B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR868601083A FR2593631B1 (fr) 1986-01-27 1986-01-27 Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
FR8601083 1986-01-27

Publications (2)

Publication Number Publication Date
JPS62209586A true JPS62209586A (ja) 1987-09-14
JP2601264B2 JP2601264B2 (ja) 1997-04-16

Family

ID=9331497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62015309A Expired - Fee Related JP2601264B2 (ja) 1986-01-27 1987-01-27 能動マトリクスのデイスプレイスクリーンの製造方法

Country Status (6)

Country Link
US (2) US4738749A (ja)
EP (2) EP0242933B1 (ja)
JP (1) JP2601264B2 (ja)
CA (1) CA1269162A (ja)
DE (2) DE3773507D1 (ja)
FR (1) FR2593631B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347821A (ja) * 1990-05-15 1994-12-22 Centre Natl Etud Telecommun (Ptt) 表示スクリーン製造方法及び該方法で製造された表示スクリーン

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
FR2593632B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et procedes de realisation de cet ecran
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JPS6412577A (en) * 1987-07-06 1989-01-17 Canon Kk Thin film transistor
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
JPH0814668B2 (ja) * 1988-02-16 1996-02-14 シャープ株式会社 マトリックス型液晶表示パネル
JPH01251016A (ja) * 1988-03-31 1989-10-06 Seiko Instr Inc 薄膜トランジスタとその製造方法
GB2223353A (en) * 1988-09-30 1990-04-04 Philips Electronic Associated Thin-film transistor
US4965646A (en) * 1988-10-21 1990-10-23 General Electric Company Thin film transistor and crossover structure for liquid crystal displays
EP0381927A3 (en) * 1989-01-13 1991-08-14 Seiko Epson Corporation Bidirectional non-linear resistor, active matrix liquid-crystal panel using the same, and method for its production
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
FR2651371B1 (fr) * 1989-08-29 1991-10-18 France Etat Procede de realisation d'un ecran d'affichage a matrice active et a structure inversee.
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
GB2238644B (en) * 1989-11-29 1994-02-02 Gen Electric Co Plc Matrix addressable displays
EP0434161B1 (en) * 1989-12-22 1995-08-30 Koninklijke Philips Electronics N.V. Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same
US5196911A (en) * 1990-07-26 1993-03-23 Industrial Technology Research Institute High photosensitive depletion-gate thin film transistor
US5075237A (en) * 1990-07-26 1991-12-24 Industrial Technology Research Institute Process of making a high photosensitive depletion-gate thin film transistor
DE4115247A1 (de) * 1991-05-10 1992-11-12 Daimler Benz Ag Fluessigkristall-anzeigevorrichtung
US5247194A (en) * 1991-05-24 1993-09-21 Samsung Electronics Co., Ltd. Thin film transistor with an increased switching rate
EP0528591A2 (en) * 1991-08-09 1993-02-24 General Electric Company Ballasting device and method of preventing short circuits in LCD switching devices
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
KR970006733B1 (ko) * 1993-12-14 1997-04-29 엘지전자 주식회사 박막트랜지스터 제조방법
KR0120399Y1 (ko) * 1993-12-15 1998-07-15 구자홍 액정표시장치
FR2714766B1 (fr) * 1993-12-30 1996-02-02 France Telecom Procédé de fabrication d'un écran d'affichage à matrice active.
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
US5777703A (en) * 1994-09-30 1998-07-07 Sanyo Electric Co., Ltd. Active matrix type liquid crystal display apparatus with a projection part in the drain line
JPH09265113A (ja) * 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JP4021045B2 (ja) * 1998-03-31 2007-12-12 株式会社アドバンスト・ディスプレイ アクティブマトリクス型表示装置
US6157048A (en) * 1998-08-05 2000-12-05 U.S. Philips Corporation Thin film transistors with elongated coiled electrodes, and large area devices containing such transistors
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
EP1208603A1 (en) * 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
GB0112563D0 (en) * 2001-05-23 2001-07-18 Koninl Philips Electronics Nv Active plate
KR100464208B1 (ko) * 2001-12-20 2005-01-03 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
US20070187685A1 (en) * 2006-02-10 2007-08-16 Chih-Chung Tu Thin film transistor and thin film transistor array substrate
TWI328878B (en) * 2006-09-15 2010-08-11 Au Optronics Corp Electrode structure of a transistor, and pixel structure and display apparatus comprising the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61261774A (ja) * 1985-05-16 1986-11-19 旭硝子株式会社 薄膜能動素子基板
JPS61290491A (ja) * 1985-06-18 1986-12-20 三菱電機株式会社 マトリクス型表示装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4406997A (en) * 1981-09-30 1983-09-27 International Business Machines Corporation Method and means for minimizing the effect of short circuits in flat panel displays
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
JPS6052057A (ja) * 1983-09-01 1985-03-23 Seiko Instr & Electronics Ltd 絶縁ゲ−ト電界効果型薄膜トランジスタ
WO1986002489A1 (fr) * 1984-10-17 1986-04-24 L'ETAT FRANCAIS représenté par LE MINISTRE DES PTT Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
US4665008A (en) * 1984-11-26 1987-05-12 Fuji Electric Co., Ltd. Method for fabricating thin-film image sensing devices
FR2579809B1 (fr) * 1985-04-02 1987-05-15 Thomson Csf Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede
US4624739A (en) * 1985-08-09 1986-11-25 International Business Machines Corporation Process using dry etchant to avoid mask-and-etch cycle

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61261774A (ja) * 1985-05-16 1986-11-19 旭硝子株式会社 薄膜能動素子基板
JPS61290491A (ja) * 1985-06-18 1986-12-20 三菱電機株式会社 マトリクス型表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347821A (ja) * 1990-05-15 1994-12-22 Centre Natl Etud Telecommun (Ptt) 表示スクリーン製造方法及び該方法で製造された表示スクリーン

Also Published As

Publication number Publication date
EP0236169B1 (fr) 1991-10-09
FR2593631A1 (fr) 1987-07-31
DE3773507D1 (de) 1991-11-14
JP2601264B2 (ja) 1997-04-16
US4738749A (en) 1988-04-19
CA1269162A (fr) 1990-05-15
EP0242933A1 (fr) 1987-10-28
EP0242933B1 (fr) 1991-09-25
DE3773249D1 (de) 1991-10-31
EP0236169A1 (fr) 1987-09-09
FR2593631B1 (fr) 1989-02-17
US4783147A (en) 1988-11-08

Similar Documents

Publication Publication Date Title
JPS62209586A (ja) 能動マトリクスのデイスプレイスクリ−ンの製造方法
JP2709384B2 (ja) 能動マトリクスのデイスプレイスクリーンおよびその製造方法
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
EP0269123A2 (en) A thin film transistor array for liquid crystal display panel
CN101021656A (zh) 用于液晶显示器件的阵列基板及其制造方法
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JPH09160075A (ja) 液晶表示素子
JPH01217325A (ja) 液晶表示装置
JPH03280018A (ja) 液晶表示装置及びその製造方法
JP2940689B2 (ja) アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JPH0534718A (ja) 液晶表示装置
JPH0580650B2 (ja)
JP2874256B2 (ja) 薄膜トランジスタマトリクスの製造方法
JPH0362244B2 (ja)
JPH02170135A (ja) 薄膜電界効果型トランジスタ素子アレイ
JPH02211429A (ja) 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法
JPS58192090A (ja) マトリツクスアレ−
JPH03114028A (ja) 薄膜トランジスタマトリクスとその製造方法
JP2893924B2 (ja) 薄膜トランジスタマトリックスの製造方法および表示装置
JP2687967B2 (ja) 液晶表示装置
JPS6159389A (ja) アクテイブマトリツクス型表示装置用表示電極アレイの製造方法
JP2003046089A (ja) 薄膜トランジスタ、液晶表示装置及び薄膜トランジスタの製造方法
JPS6329787A (ja) 能動マトリクスディスプレイスクリ−ンおよびその製造方法
EP0335724A2 (en) Thin film transistor array for an electro-optical device and method of manufacturing the same
JP2019508739A (ja) アレイ基板及びその製作方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees