JPS62108574A - Ｍｏｓトランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はＭＯＳトランジスタ装置に係わり、特に、ＭＯ
Ｓトランジスタで論理回路を構成するとき各ＭＯＳトラ
ンジスタが占めるチップ面積の減少を図ったＭｏＳトラ
ンジスタ装置に関する。

〈従来の技術〉 第３図は従来のＭＯＳトランジスタ装置を示す断面図で
あり、まず構成を説明すると、１はｎ型の半導体基板で
あり、この半導体基板１の表面部に形成されたフィール
ド酸化膜の間には第４図に示されているノア回路を構成
するｐチャンネル型ＭＯＳトランジスタ２，３が形成さ
れている。ＭＯＳトランジスタ２は半導体基板１の表面
を被うゲート酸化ｌｌＩ４に重畳されたポリシリコンゲ
ート５とｐ型のソース領域６と同じくｐ型の共通ドレイ
ン７とを有しており、一方、ＭｏＳトランジスタ３は、
ゲート酸化膜４に重畳されたポリシリコンゲート８とｐ
型のソース領域９と前記共通ドレイン７とで構成されて
いる。

〈発明の解決しようとする問題点〉 上記従来のＭＯＳトランジスタ装置にあっては。

ＭＯＳトランジスタにより論理回路を構成しようとする
と、ＭＯＳトランジスタ２からＭｏＳトランジスタ３に
電流を流すため共通ドレイン７が必要であり、多数のＭ
ＯＳトランジスタにより複雑な論理回路を構成しようと
すると、半導体基板上に共通ドレイン７により占められ
る面積が大きくなり、論理回路を構成するＭＯＳトラン
ジスタの集積度を向上させることができないという問題
点があった。

従って、本発明は共通ドレインを廃止しても論理回路を
構成できるＭｏＳトランジスタ装置を提供することを目
的としている。

〈問題点を解決するための手段〉 本発明は、第１導電型の半導体基板の表面部に複数のＭ
ＯＳトランジスタを形成し該ＭＯＳトランジスタを接続
して論理回路を構成したＭＯＳトランジスタ装置におい
て、前記半導体基板表面に形成された誘電体膜に重畳さ
れたポリシリコンゲート電極と、該ポリシリコンゲート
電極下のチャンネル領域に隣接する第２導電型の第１不
純物領域と、一端部が前記ポリシリコンゲート電極を酸
化して得られる絶縁膜を介して前記ポリシリコンゲート
に重畳され他端部が前記誘電体膜上に位置するゲート電
極と、該ゲート電極下のチャンネル領域に隣接する第２
導電型の第２不純物領域とを具え、ポリシリコンゲート
電極とゲート電極とに印加される信号に従い、第１不純
物領域と第２不純物領域との間に直接電流経路が形成ま
たは遮断されるようにしたことを要旨とする。

〈実施例〉 第１図は本発明の一実施例を示す断面図であり、まず、
構成を説明する。なお、この実施例におけるＭＯＳトラ
ンジスタは、第４図の論理回路を構成している。図にお
いて、ｎ型の半導体基板１１の表面には厚い二酸化シリ
コン膜で構成されたフィールド酸化膜１２で被われてお
り、フィールド酸化膜１２に囲まれた素子形成領域には
ｐ型の不純物領域１３と該不純物領域１３から一定距離
離隔して同じくｐ型の不純物領域１４が形成されている
。半導体基板１１の表面には誘電体膜としての二酸化シ
リコン膜１５が成長させられており。

前述の不純物領域１３．１４の間の二酸化シリコンＦｆ
１５には第１ポリシリコンゲート電Ｉ＠１６が形成され
ている。この第１ポリシリコンゲート電極１６の表面は
酸化されており、絶縁膜としての二酸化シリコン膜１７
が形成されている。この第１ポリシリコンゲート電極１
６は不純物領域１３には二酸化シリコン膜１５を介して
隣接しているものの、不純物領域１４からは離隔してい
る。前述の二酸化シリコン膜１７の上には第２ポリシリ
コンゲート電極１８の一端部が重畳されており、この第
２ポリシリコンゲート電極１８の他端部は二酸化シリコ
ン膜１５の上に位置し、二酸化シリコン膜１５を介して
不純物領域１４に隣接している。１９はパッシベーショ
ン膜であり、ＭＯＳトランジスタを保護するものである
。

続いて、上記ＭＯＳトランジスタ装置の製造方法を第２
図（ａ）乃至（ｆ）に基づき説明する。

まず、半導体基板１１の表面にフィールド酸化膜１２を
成長させ、素子形成領域を画成すると共に、該素子形成
領域の表面を約１０００”Ｃの酸化雰囲気中で熱酸化し
て約５６０及至７００人の二酸化シリコン膜１５を成長
させる（第２ｍ　（ａ））。続いて、チャンネル領域と
なる半導体基板の表面部にｐ型の不純物、例えばボロン
をイオン注入して閾値の調整を行ない（第２図（ｂ））
、ポリシリコンを３０００乃至５０００人の厚さに被着
し、リソグラフィー技術によりパターン形成して上記チ
ャンネル領域の一部の上に第１ポリシリコンゲート電極
１６を形成する（第２図（Ｃ））。

続いて、酸化雰囲気中で第１ポリシリコンゲート電極１
６を酸化し、第１ポリシリコンゲート電極１６の表面を
約１０００人の二酸化シリコン膜１７で被う（第２図（
ｄ））。このとき、熱酸化で二酸化シリコン膜１７を形
成するので、表面が露出されている第１ポリシリコンゲ
ート電極１６に比べ、すでに二酸化シリコン膜１５で被
われている半導体基板１１表面の酸化速度は遅く、二酸
化シリコン膜１５の膜厚はさほど増加しない。この後、
二酸化シリコン膜１７を含む全面にポリシリコンを３ｏ
００乃至５０００人の厚さに被着し、リソグラフィー技
術によりパターン形成して上記チャンネル領域上に第２
ポリシリコンゲート電極１８を形成する（第２図（ｅ）
）。しかる後、自己整合的にｐ型の不純物をイオン注入
して不純物領域１３．１４を形成する（第２図（ｆ））
。

続いてｌＭＯＳトランジスタ装置の作用について説明す
れば以下の通りである。まず、第１ポリシリコンゲート
電極１６または第２ポリシリコンゲート電極１８のいず
れか一方に半導体基板１１に対して負の電圧が印加され
たとする。このときには、負電圧の印加された電極１６
または１８の下には反転層が形成されるが、他方の下に
は反転層が形成されず、不純物領域１３．１４間には電
流通路が形成されない。従って、不純物領域１３に印加
されている正電圧は不純物領域１４に伝達されない。こ
れに対し、第１ポリシリコンゲート電極１６と第２ポリ
シリコンゲート電極１８とに正電圧が印加されると、第
１ポリシリコンゲート電極１６と第２ポリシリコンゲー
ト電極１８との下には共に反転層が形成されるので、不
純物領域１３に印加されている正電圧は不純物領域１４
に伝達される。このように第１図に示されたＭＯＳトラ
ンジスタ装置は第４図に示された論理回路の一部として
機能する。

〈効果〉 以上説明してきたように、この発明によれば、ポリシリ
コンゲート電極とゲート電極とを重畳して形成したので
、共通ドレインを廃止することができ、集積度の向上を
図れるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を表わす断面図、第２図（ａ
）乃至（ｆ）は一実施例の各工程を表わす断面図、第３
図は従来例の断面図、第４図は第１図および第３図のＭ
ＯＳトランジスタ装置に集積される論理回路、の一部を
示す電気回路図である。 １１・・・・・・・半導体基板。 １３・・・・・・・第１不純物領域、 １４・・・・・・・第２不純物領域、 １５・・・・・・・誘電体膜、 １６・・・・・・・ポリシリコンゲート電極１７・・・
・・・・絶縁膜、 １８・・・・・・・ゲート電極。 特許出願人　　　　　　ローム株式会社代理人　　　弁
理士　　桑　井　清　−第１図 第２図 （Ｃ） （ｄ） 第２図 （ｅ） 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 第１導電型の半導体基板の表面部に複数のＭＯＳトラン
   ジスタを形成し該ＭＯＳトランジスタを接続して論理回
   路を構成したＭＯＳトランジスタ装置において、前記半
   導体基板表面に形成された誘電体膜に重畳されたポリシ
   リコンゲート電極と、該ポリシリコンゲート電極下のチ
   ャンネル領域に隣接する第２導電型の第１不純物領域と
   、一端部が前記ポリシリコンゲート電極を酸化して得ら
   れる絶縁膜を介して前記ポリシリコンゲートに重畳され
   他端部が前記誘電体膜上に位置するゲート電極と、該ゲ
   ート電極下のチャンネル領域に隣接する第２導電型の第
   ２不純物領域とを有するＭＯＳトランジスタ装置。