JPS6126274B2 - - Google Patents
Info
- Publication number
- JPS6126274B2 JPS6126274B2 JP888876A JP888876A JPS6126274B2 JP S6126274 B2 JPS6126274 B2 JP S6126274B2 JP 888876 A JP888876 A JP 888876A JP 888876 A JP888876 A JP 888876A JP S6126274 B2 JPS6126274 B2 JP S6126274B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sequence
- circuit
- bits
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013139 quantization Methods 0.000 claims description 12
- 230000009466 transformation Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、直交変換復号化回路に関するもので
ある。
ある。
従来からビデオ信号の電力分布を統計的にみる
と、高域周波成分が少ないために、高域成分に使
用する伝送ビツト数を減少させて伝送することに
より、帯域圧縮を行なおうという考えがある。そ
の一例には時間軸領域を周波数軸領域に変換する
手段としてアダマール変換を用いる方法がある。
例えば、８次のアダマール変換を行なうとすれ
ば、次式のように表現出来る。
と、高域周波成分が少ないために、高域成分に使
用する伝送ビツト数を減少させて伝送することに
より、帯域圧縮を行なおうという考えがある。そ
の一例には時間軸領域を周波数軸領域に変換する
手段としてアダマール変換を用いる方法がある。
例えば、８次のアダマール変換を行なうとすれ
ば、次式のように表現出来る。
ここで〔x1、x2………、x8〕は時系列上の８点
を標本化した値であり、〔h1、h2………h8〕はアダ
マール変換により周波数領域に変換された８次の
シーケンスである。また〔IH〕は８次のアダマ
ール行列である。第１図はこのシーケンスを圧縮
した例を示したもので、この例では平均4.5ビツ
トで伝送できることになる。今、仮にシーケンス
h8を３ビツトに直線的に圧縮して伝送する場合
は、従来では量子化ステツプを１とすると、下位
３ビツトb81，b82，b83を伝送していた。即ち、第
２図ａのＡに示したように、斜線部分が伝送する
ビツトである。また、第２図ｂのＡに示したよう
に、量子比ステツプを２とすると、b82，b83，b84
の３ビツトを伝送する場合もある。また、量子化
ステツプを４、８とすると、第２図ｃ，ｄのＡに
示したようにそれぞれb83，b84，b85、b84，b85，
b86を伝送する。この方法は量子化ステツプの値
によつて伝送３ビツトの領域は変化するが、それ
は最初の設定のまま固定であり、入力信号の変化
に対応していなかつた。ところがシーケンスh8の
分布は画像の種類によつて異なつていると考えら
れ、画像によつてはエネルギーが予想以上に強い
場合もある。従つて伝送する３ビツトをb81，
b82，b83と固定した場合、シーケンスh8の値が大
きくなり下位３ビツトよりオーバーフローしても
下位３ビツトしか伝送しないため、再生信号に歪
を生ずるという欠点がある。またオーバーフロー
する確率がわずかの場合は画面上ではそれほど目
立たないが、オーバーフローの確率が多くなる
と、画面の劣化が目立つことになるという欠点が
ある。
を標本化した値であり、〔h1、h2………h8〕はアダ
マール変換により周波数領域に変換された８次の
シーケンスである。また〔IH〕は８次のアダマ
ール行列である。第１図はこのシーケンスを圧縮
した例を示したもので、この例では平均4.5ビツ
トで伝送できることになる。今、仮にシーケンス
h8を３ビツトに直線的に圧縮して伝送する場合
は、従来では量子化ステツプを１とすると、下位
３ビツトb81，b82，b83を伝送していた。即ち、第
２図ａのＡに示したように、斜線部分が伝送する
ビツトである。また、第２図ｂのＡに示したよう
に、量子比ステツプを２とすると、b82，b83，b84
の３ビツトを伝送する場合もある。また、量子化
ステツプを４、８とすると、第２図ｃ，ｄのＡに
示したようにそれぞれb83，b84，b85、b84，b85，
b86を伝送する。この方法は量子化ステツプの値
によつて伝送３ビツトの領域は変化するが、それ
は最初の設定のまま固定であり、入力信号の変化
に対応していなかつた。ところがシーケンスh8の
分布は画像の種類によつて異なつていると考えら
れ、画像によつてはエネルギーが予想以上に強い
場合もある。従つて伝送する３ビツトをb81，
b82，b83と固定した場合、シーケンスh8の値が大
きくなり下位３ビツトよりオーバーフローしても
下位３ビツトしか伝送しないため、再生信号に歪
を生ずるという欠点がある。またオーバーフロー
する確率がわずかの場合は画面上ではそれほど目
立たないが、オーバーフローの確率が多くなる
と、画面の劣化が目立つことになるという欠点が
ある。
本発明は、上記従来例の欠点を解消するため
に、符号化側回路では、各シーケンスの各ビツト
のオーバーフローの回数を検出し、それぞれのシ
ーケンスに対し、伝送ビツトの切換えを行ない、
ｈi成分が初期に設定した値より大きくなつた場
合でも伝送するビツト数は固定したままで伝送す
る領域のみを広げて伝送を行ない、また復号化側
回路では、伝送ビツトの切換えの情報を用いて伝
送ビツトからシーケンスを再生するので、少ない
ビツト数で歪の少ない再生画像を得ることが可能
な直交変換復号化回路を提供するものである。以
下、図面により実施例を詳細に説明する。
に、符号化側回路では、各シーケンスの各ビツト
のオーバーフローの回数を検出し、それぞれのシ
ーケンスに対し、伝送ビツトの切換えを行ない、
ｈi成分が初期に設定した値より大きくなつた場
合でも伝送するビツト数は固定したままで伝送す
る領域のみを広げて伝送を行ない、また復号化側
回路では、伝送ビツトの切換えの情報を用いて伝
送ビツトからシーケンスを再生するので、少ない
ビツト数で歪の少ない再生画像を得ることが可能
な直交変換復号化回路を提供するものである。以
下、図面により実施例を詳細に説明する。
第３図は、符号化回路の構成を示したもので、
入力端子３Ａに供給されたビデオ信号はＡ／Ｄ変
換器３０１により並列８ビツトに符号化した後、
アダマール変換回路３０２でアダマール変換を行
なう。アダマール変換して得られたシーケンスh8
のデータはレジスタ３０３に保持される。ここで
はB81，B82，B83は伝送する３ビツトを意味して
おり、最初の一定期間にはB81，B82，B83＝b81，
b82，b83であつたとする。また、この一定期間の
とり方としては、例えば一水平映像期間とか一垂
直映像期間が挙げられる。以後一定期間を一水平
映像IH期間とした場合についても説明を行な
う。第３図は８次アダマール変換を行なう例であ
るから、一水平映像期間中の画素数を576点とす
ると、一水平映像期間中には72個のブロツクがあ
る。この72個のデータに対してオーバーフロー計
数回路３０５でオーバーフローの回数を計数す
る。このオーバーフローの回数は各データのｂ8j
（ｊ＝４〜８）の各ビツトに対し、“１”となる回
数を計数することにより得られ、“１”となる回
数が1H期間にあるしきい値Ｔ以上になれば、量
子化ステツプを切り換えるための信号をオーバー
フロー計数回路３０５で作る。今、b84＝“１”と
なる回数がＴ回以上で、b85〜b88の各ビツトが
“１”となる回数がＴ回未満の時は、量子比ステ
ツプを２に切り換えるための信号をオーバーフロ
ー計数回路３０５において作る。同様にb85＝
“１”となる回数がＴ回以上で、b86〜b88の各ビ
ツトが“１”となる回数がＴ回未満であれば、量
子化ステツプを４に切り換えるための信号をオー
バーフロー計数回路３０５において作る。また
b86，b87，b88のいずれか１つのビツトでも“１”
となる回数がＴ回以上の場合には、量子化ステツ
プを８に切り換えるための信号をオーバーフロー
計数回路３０５で作る。この量子化ステツプの切
換え信号は次の1H期間が終了するまで保持され
る。そのため、オーバーフローを計数した次の
1H期間に切り換えが行なわれることになるが、
画像は相関性が強いため、実用上問題はない。こ
の量子化ステツプ切り換え信号はコーダー３０６
により伝送モード指示信号M81，M82に変換さ
れ、ブランキング期間にパルスの形で挿入され
る。またこの量子化ステツプ切り換え信号を用い
て、伝送ビツト切り換え回路３０４において、伝
送する３ビツトB81，B82，M83をb81〜b86より選
ぶ。この関係を示した表が第２図である。例え
ば、モード指示信号がM81＝“１”、M82＝“０”の
時は、B81，B82，B83としてb83，b84，b85を伝送
する。このモード指示信号がこのようになるため
には、b85＝“１”となる回数がＴ回以上であり、
b86，b87，b88の各ビツトが“１”となる回数がＴ
回未満の場合である。この時の量子化ステツプは
４であり、b83，b84，b85をレジスタ３０３の、
、の位置まで移動するには、２段シフトを行
なえばよいことを示している。
入力端子３Ａに供給されたビデオ信号はＡ／Ｄ変
換器３０１により並列８ビツトに符号化した後、
アダマール変換回路３０２でアダマール変換を行
なう。アダマール変換して得られたシーケンスh8
のデータはレジスタ３０３に保持される。ここで
はB81，B82，B83は伝送する３ビツトを意味して
おり、最初の一定期間にはB81，B82，B83＝b81，
b82，b83であつたとする。また、この一定期間の
とり方としては、例えば一水平映像期間とか一垂
直映像期間が挙げられる。以後一定期間を一水平
映像IH期間とした場合についても説明を行な
う。第３図は８次アダマール変換を行なう例であ
るから、一水平映像期間中の画素数を576点とす
ると、一水平映像期間中には72個のブロツクがあ
る。この72個のデータに対してオーバーフロー計
数回路３０５でオーバーフローの回数を計数す
る。このオーバーフローの回数は各データのｂ8j
（ｊ＝４〜８）の各ビツトに対し、“１”となる回
数を計数することにより得られ、“１”となる回
数が1H期間にあるしきい値Ｔ以上になれば、量
子化ステツプを切り換えるための信号をオーバー
フロー計数回路３０５で作る。今、b84＝“１”と
なる回数がＴ回以上で、b85〜b88の各ビツトが
“１”となる回数がＴ回未満の時は、量子比ステ
ツプを２に切り換えるための信号をオーバーフロ
ー計数回路３０５において作る。同様にb85＝
“１”となる回数がＴ回以上で、b86〜b88の各ビ
ツトが“１”となる回数がＴ回未満であれば、量
子化ステツプを４に切り換えるための信号をオー
バーフロー計数回路３０５において作る。また
b86，b87，b88のいずれか１つのビツトでも“１”
となる回数がＴ回以上の場合には、量子化ステツ
プを８に切り換えるための信号をオーバーフロー
計数回路３０５で作る。この量子化ステツプの切
換え信号は次の1H期間が終了するまで保持され
る。そのため、オーバーフローを計数した次の
1H期間に切り換えが行なわれることになるが、
画像は相関性が強いため、実用上問題はない。こ
の量子化ステツプ切り換え信号はコーダー３０６
により伝送モード指示信号M81，M82に変換さ
れ、ブランキング期間にパルスの形で挿入され
る。またこの量子化ステツプ切り換え信号を用い
て、伝送ビツト切り換え回路３０４において、伝
送する３ビツトB81，B82，M83をb81〜b86より選
ぶ。この関係を示した表が第２図である。例え
ば、モード指示信号がM81＝“１”、M82＝“０”の
時は、B81，B82，B83としてb83，b84，b85を伝送
する。このモード指示信号がこのようになるため
には、b85＝“１”となる回数がＴ回以上であり、
b86，b87，b88の各ビツトが“１”となる回数がＴ
回未満の場合である。この時の量子化ステツプは
４であり、b83，b84，b85をレジスタ３０３の、
、の位置まで移動するには、２段シフトを行
なえばよいことを示している。
以上のように、この例においてはh8のシーケン
スを用いて説明したが、他のシーケンスh1〜h7に
ついても同様であり、各シーケンスのモード指示
信号および伝送されるビツトは、PCMコーダ３
０７を通して出力端子３Ｂより送信される。
スを用いて説明したが、他のシーケンスh1〜h7に
ついても同様であり、各シーケンスのモード指示
信号および伝送されるビツトは、PCMコーダ３
０７を通して出力端子３Ｂより送信される。
第４図は、本発明の復号化回路を示したもの
で、第３図に示した符号化側回路の出力は端子４
Ａを通してPCMデコーダ４０１に入力され、こ
のPCMデコーダ４０１は第６図ａに示したよう
に送信側と同期のとれたクロツクを再生する。ま
た、このPCMデコーダ４０１の入力信号はブロ
ツク毎に処理されたh1〜h8の圧縮信号であり、こ
の信号から１ブロツク毎にh1〜h8を抽出し、１ブ
ロツク毎にh1〜h8を並列信号に変換する。またこ
の信号はシーケンス再生回路４０２において、圧
縮して伝送されたシーケンス信号およびモード指
示信号を用いて８ビツトの再生アダマールシーケ
ンスh′1〜h′8を得る。この再生アダマールシーケ
ンスはアダマール逆変換回路４０３でアダマール
逆変換を行ない、Ｄ／Ａ変換器４０４を通して端
子４Ｂよりビデオ信号を再生する。
で、第３図に示した符号化側回路の出力は端子４
Ａを通してPCMデコーダ４０１に入力され、こ
のPCMデコーダ４０１は第６図ａに示したよう
に送信側と同期のとれたクロツクを再生する。ま
た、このPCMデコーダ４０１の入力信号はブロ
ツク毎に処理されたh1〜h8の圧縮信号であり、こ
の信号から１ブロツク毎にh1〜h8を抽出し、１ブ
ロツク毎にh1〜h8を並列信号に変換する。またこ
の信号はシーケンス再生回路４０２において、圧
縮して伝送されたシーケンス信号およびモード指
示信号を用いて８ビツトの再生アダマールシーケ
ンスh′1〜h′8を得る。この再生アダマールシーケ
ンスはアダマール逆変換回路４０３でアダマール
逆変換を行ない、Ｄ／Ａ変換器４０４を通して端
子４Ｂよりビデオ信号を再生する。
次に、第５図は本発明の主旨であるシーケンス
再生回路を示したもので、まずシーケンス再生回
路４０２の動作について説明する。第４図におい
て、PCMデコーダ４０１より得られた圧縮して
伝送されたシーケンスの信号B81，B82，B83およ
びモード指示信号M81，M82が入つてきた時、こ
のB81，B82，B83をそれぞれシフトレジスタ５０
１の、、の位置に入力し、このB81，B82，
B83が符号化側のアダマールシーケンスh8におい
て占めていた位置にまでシフトさせる。このシフ
トを行なうパルスは、モード指示信号をデコーダ
５１５で変換して作る。例えば、モード指示信号
が、M81＝１、M82＝０、即ち、伝送されたビツ
トB81，B82，B83＝b83，b84，b85の時、シフトレ
ジスタ５０１の、、の位置にb83，b84，b85
の信号を入れる。この信号を符号化側のアダマー
ルシーケンスh8における位置、、に移動す
るためには２段、シフトを行なえばよい。従つて
M81＝１、M82＝０のモード指示信号をデコーダ
５１５で変換して２個のシフトパルスを作り、こ
のパルスをシフトレジスタ５０１の端子Ｓに入れ
ることにより、このシフトレジスタ５０１の、
、の位置にあつたb83，b84，b85の信号はそれ
ぞれ、、の位置にシフトされ、再生アダマ
ールシーケンスh′8＝｛b′81，b′82………b′88｝＝
｛０、０、b83、b84、b85、０、０、０｝が得られ
る。このh′8のシーケンスと符号化側回路のアダ
マールシーケンスh8＝｛b81，b82………b88｝を比
較すると、h8において、上位b86，b87，b88が
“１”となる回数はいずれもあるしきい値Ｔ回未
満の時であるので、殆んどの場合b86＝b87＝b88＝
“０”である。また第３ビツトから第５ビツトま
では共通であるので、h′8の誤差は第１ビツトお
よび第２ビツトに基く誤差のみである。一方、伝
送するビツトを下位の３ビツトに固定して伝送し
たシーケンスh″8＝｛b1、b2、b3、０、０、０、
０、０｝の誤差は、第４ビツトと第５ビツトにも
とづく誤差である。ｈ８の誤差とh′8の誤差を
比較するとh′8の誤差の方がはるかに多い。従つ
て、より少ないビツト数で動作領域の変化に応じ
た広い振巾領域の信号の再生が少ない誤差で得ら
れる。
再生回路を示したもので、まずシーケンス再生回
路４０２の動作について説明する。第４図におい
て、PCMデコーダ４０１より得られた圧縮して
伝送されたシーケンスの信号B81，B82，B83およ
びモード指示信号M81，M82が入つてきた時、こ
のB81，B82，B83をそれぞれシフトレジスタ５０
１の、、の位置に入力し、このB81，B82，
B83が符号化側のアダマールシーケンスh8におい
て占めていた位置にまでシフトさせる。このシフ
トを行なうパルスは、モード指示信号をデコーダ
５１５で変換して作る。例えば、モード指示信号
が、M81＝１、M82＝０、即ち、伝送されたビツ
トB81，B82，B83＝b83，b84，b85の時、シフトレ
ジスタ５０１の、、の位置にb83，b84，b85
の信号を入れる。この信号を符号化側のアダマー
ルシーケンスh8における位置、、に移動す
るためには２段、シフトを行なえばよい。従つて
M81＝１、M82＝０のモード指示信号をデコーダ
５１５で変換して２個のシフトパルスを作り、こ
のパルスをシフトレジスタ５０１の端子Ｓに入れ
ることにより、このシフトレジスタ５０１の、
、の位置にあつたb83，b84，b85の信号はそれ
ぞれ、、の位置にシフトされ、再生アダマ
ールシーケンスh′8＝｛b′81，b′82………b′88｝＝
｛０、０、b83、b84、b85、０、０、０｝が得られ
る。このh′8のシーケンスと符号化側回路のアダ
マールシーケンスh8＝｛b81，b82………b88｝を比
較すると、h8において、上位b86，b87，b88が
“１”となる回数はいずれもあるしきい値Ｔ回未
満の時であるので、殆んどの場合b86＝b87＝b88＝
“０”である。また第３ビツトから第５ビツトま
では共通であるので、h′8の誤差は第１ビツトお
よび第２ビツトに基く誤差のみである。一方、伝
送するビツトを下位の３ビツトに固定して伝送し
たシーケンスh″8＝｛b1、b2、b3、０、０、０、
０、０｝の誤差は、第４ビツトと第５ビツトにも
とづく誤差である。ｈ８の誤差とh′8の誤差を
比較するとh′8の誤差の方がはるかに多い。従つ
て、より少ないビツト数で動作領域の変化に応じ
た広い振巾領域の信号の再生が少ない誤差で得ら
れる。
次に、このシーケンス再生回路４０２の具体的
な回路構成を説明する。第４図において、PCM
デコーダ４０１の入力信号は、ブロツク毎に処理
された圧縮信号であり、このPCMデコーダはこ
の入力信号から１ブロツク毎にh′1〜h′8を抽出
し、１ブロツク毎にh′1〜h′8を並列信号に変換す
る。また、このPCMデコーダ４０１の第６図ａ
で示した再生クロツクにおける圧縮された各シー
ケンスの先頭のビツトのタイミングを用いて、こ
のPCMデコーダ４０１より、次のブロツクの出
力を得るまで、シフトレジスタへのロードおよび
シフト読み出しの処理を行なう。この各シーケン
スの先頭ビツトの位置の信号（以下この信号をシ
ーケンス判別信号とする）はタイミングパルス回
路により、端子５Ｌよりシーケンス判別回路５１
６に供給される第６図ａの再生クロツクを用いて
作成する。このシーケンス判別回路５１６の端子
５Ｄ，５Ｅ，５Ｉ，５Ｊ，５Ｋの出力波形はそれ
ぞれ第６図ｃ〜ｇに示したようになる。また、第
６図ｂは圧縮して伝送された各シーケンスh1〜h8
の先頭ビツトの位置を示したものであり、またモ
ード指示信号M81，M82はそれぞれ端子５Ｆ，５
Ｇよりデコーダ５１５に入力され、その波形はそ
れぞれ第７図ｂ，ｃである。このモード指示信号
はデコーダ５１５のセツトリセツトフリツプフロ
ツプ（以下RS−FFと略す）５０８，５０９に入
力され、また端子５Ｈより供給される第７図ａに
示した水平同期信号でリセツトされるまでその状
態を保持する。このRS−FF５０８のＱ出力を第
７図ｄに、RS−FF５０９のＱ出力を第７図ｅに
示す。このRS−FF５０８，５０９のＱ出力およ
び出力は、コード変換回路５１０を用いてα，
β，γの信号に変換されるが、モード指示信号
M81，M82とこの信号α，β，γの関係は第２図
に示すようにする。また、信号αの出力波形は第
７図ｆ、信号βの出力波形は第７図ｇ、信号γの
出力波形は第７図ｈにそれぞれ示す。例えば、
B81，B82，B83としてb83，b84，b85を伝送すると
きには、α＝“０”、β＝“１”、γ＝“１”とな
る。この時、α，β，γのどれかが“１”になる
回数は、丁度シフトレジスタ５０１の、、
の位置に入つたb83，b84，b85の信号を符号化側回
路のh8シーケンスにおけるb83，b84，b85の位置
、、にシフトさせる回数となつている。こ
の様なコード変換回路は、例えば論理回路を用い
ることによつて容易に実現出来る。また、信号α
の出力はアンド回路５１１で端子５Ｉより供給さ
れる第６図ｄに示したパルスとゲートし、信号β
の出力もアンド回路５１２で端子５Ｊより供給さ
れる第６図ｅに示したパルスとゲートし、同様に
信号γの出力もアンド回路５１３で端子５Ｋより
供給される第６図ｆに示したパルスとゲートす
る。この３つのゲート出力はオア回路５１４を通
してシフトレジスタ５０１のシフト端子Ｓに入力
される。
な回路構成を説明する。第４図において、PCM
デコーダ４０１の入力信号は、ブロツク毎に処理
された圧縮信号であり、このPCMデコーダはこ
の入力信号から１ブロツク毎にh′1〜h′8を抽出
し、１ブロツク毎にh′1〜h′8を並列信号に変換す
る。また、このPCMデコーダ４０１の第６図ａ
で示した再生クロツクにおける圧縮された各シー
ケンスの先頭のビツトのタイミングを用いて、こ
のPCMデコーダ４０１より、次のブロツクの出
力を得るまで、シフトレジスタへのロードおよび
シフト読み出しの処理を行なう。この各シーケン
スの先頭ビツトの位置の信号（以下この信号をシ
ーケンス判別信号とする）はタイミングパルス回
路により、端子５Ｌよりシーケンス判別回路５１
６に供給される第６図ａの再生クロツクを用いて
作成する。このシーケンス判別回路５１６の端子
５Ｄ，５Ｅ，５Ｉ，５Ｊ，５Ｋの出力波形はそれ
ぞれ第６図ｃ〜ｇに示したようになる。また、第
６図ｂは圧縮して伝送された各シーケンスh1〜h8
の先頭ビツトの位置を示したものであり、またモ
ード指示信号M81，M82はそれぞれ端子５Ｆ，５
Ｇよりデコーダ５１５に入力され、その波形はそ
れぞれ第７図ｂ，ｃである。このモード指示信号
はデコーダ５１５のセツトリセツトフリツプフロ
ツプ（以下RS−FFと略す）５０８，５０９に入
力され、また端子５Ｈより供給される第７図ａに
示した水平同期信号でリセツトされるまでその状
態を保持する。このRS−FF５０８のＱ出力を第
７図ｄに、RS−FF５０９のＱ出力を第７図ｅに
示す。このRS−FF５０８，５０９のＱ出力およ
び出力は、コード変換回路５１０を用いてα，
β，γの信号に変換されるが、モード指示信号
M81，M82とこの信号α，β，γの関係は第２図
に示すようにする。また、信号αの出力波形は第
７図ｆ、信号βの出力波形は第７図ｇ、信号γの
出力波形は第７図ｈにそれぞれ示す。例えば、
B81，B82，B83としてb83，b84，b85を伝送すると
きには、α＝“０”、β＝“１”、γ＝“１”とな
る。この時、α，β，γのどれかが“１”になる
回数は、丁度シフトレジスタ５０１の、、
の位置に入つたb83，b84，b85の信号を符号化側回
路のh8シーケンスにおけるb83，b84，b85の位置
、、にシフトさせる回数となつている。こ
の様なコード変換回路は、例えば論理回路を用い
ることによつて容易に実現出来る。また、信号α
の出力はアンド回路５１１で端子５Ｉより供給さ
れる第６図ｄに示したパルスとゲートし、信号β
の出力もアンド回路５１２で端子５Ｊより供給さ
れる第６図ｅに示したパルスとゲートし、同様に
信号γの出力もアンド回路５１３で端子５Ｋより
供給される第６図ｆに示したパルスとゲートす
る。この３つのゲート出力はオア回路５１４を通
してシフトレジスタ５０１のシフト端子Ｓに入力
される。
一方伝送されたB81，B82，B83の各ビツトは、
端子５Ａ，５Ｂ，５Ｃを通してシフトレジスタ５
０１の、、の位置に端子５Ｄより供給され
る第６図ｃのロードパルスを用いてロードし、レ
ジスタ５０１の〜の位置には“０”を入力し
ておく。今、デコーダ５１５で作られたシフトパ
ルス列はレジスタ５０１のシフト端子Ｓに入力さ
れ、B81，B82，B83をアダマールシーケンスh8に
おける本来の位置までシフトさせる。例えば、
B81，B82，B83＝b82，b83，b84であれば、シフト
レジスタ、、の位置までシフトされる。こ
のシフトが終了すれば、第６図ｇに示した端子５
Ｅより供給されるゲートパルスでアンド回路５０
２〜５０７，５１７，５１８を用いて、アダマー
ルシーケンス再生出力h′8＝｛b′81，b′82，………
b′88｝として送り出す。同様の処理を他のシーケ
ンスのモード指示信号および圧縮して伝送された
シーケンスに対しても行ない、アダマール再生出
力h′1〜h′8を得る。
端子５Ａ，５Ｂ，５Ｃを通してシフトレジスタ５
０１の、、の位置に端子５Ｄより供給され
る第６図ｃのロードパルスを用いてロードし、レ
ジスタ５０１の〜の位置には“０”を入力し
ておく。今、デコーダ５１５で作られたシフトパ
ルス列はレジスタ５０１のシフト端子Ｓに入力さ
れ、B81，B82，B83をアダマールシーケンスh8に
おける本来の位置までシフトさせる。例えば、
B81，B82，B83＝b82，b83，b84であれば、シフト
レジスタ、、の位置までシフトされる。こ
のシフトが終了すれば、第６図ｇに示した端子５
Ｅより供給されるゲートパルスでアンド回路５０
２〜５０７，５１７，５１８を用いて、アダマー
ルシーケンス再生出力h′8＝｛b′81，b′82，………
b′88｝として送り出す。同様の処理を他のシーケ
ンスのモード指示信号および圧縮して伝送された
シーケンスに対しても行ない、アダマール再生出
力h′1〜h′8を得る。
以上説明したように、本発明によれば、入力信
号に応じて量子化ステツプを切り換えて伝送を行
なうので、わずかのビツト数で動作領域の変化に
応じた広い振巾領域の信号を送ることが可能とな
るため、再生時において、画像の歪が少ないとい
う効果が得られ、またこの様な回路はゲート回路
を用いることによつても構成出来るが、切り換え
回数が多くなると、必要とするゲート回路の数が
非常に多くなり、繁雑になるので、本発明の回路
ではシフトレジスタを用いており、切り換え回数
にかかわらず簡単な構成で実現が可能であるとい
う効果がある。
号に応じて量子化ステツプを切り換えて伝送を行
なうので、わずかのビツト数で動作領域の変化に
応じた広い振巾領域の信号を送ることが可能とな
るため、再生時において、画像の歪が少ないとい
う効果が得られ、またこの様な回路はゲート回路
を用いることによつても構成出来るが、切り換え
回数が多くなると、必要とするゲート回路の数が
非常に多くなり、繁雑になるので、本発明の回路
ではシフトレジスタを用いており、切り換え回数
にかかわらず簡単な構成で実現が可能であるとい
う効果がある。
第１図は、直交変換を行なつた各シーケンスの
ビツトを圧縮した例を示した図であり、第２図
は、モード指示信号と各ビツトのオーバーフロー
の程度、伝送する３ビツトの位置と量子化ステツ
プ、およびレジスタの左端の位置にシフトするた
めのシフト回数の対応を示す図であり、第３図
は、符号化側回路の説明図であり、第４図は、復
号化側回路の全体のブロツク図であり、第５図
は、復号化側回路の中のシーケンス再生回路の説
明図であり、第６図、第７図は、第５図の各点に
対する波形図である。 ３Ａ……入力端子、３０１……Ａ／Ｄ変換器、
３０２……アダマール変換回路、３０３……レジ
スタ、３０４……伝送ビツト切り換え回路、３０
５……オーバーフロー計数回路、３０６……コー
ダー、４Ａ……端子、４０１……PCMデコー
ダ、４０２……シーケンス再生回路、４０３……
アダマール逆変換回路、４０４……Ｄ／Ａ変換
器、５０１……シフトレジスタ、５０２……シー
ケンス再生回路、５０２〜５０７……アンド回
路、５０８，５０９……セツトリセツトフリツプ
ロツプ、５１０……コード変換回路、５１１，５
１２．５１３……アンド回路、５１４……オア回
路、５１５……デコーダ、５１６……シーケンス
判別回路。
ビツトを圧縮した例を示した図であり、第２図
は、モード指示信号と各ビツトのオーバーフロー
の程度、伝送する３ビツトの位置と量子化ステツ
プ、およびレジスタの左端の位置にシフトするた
めのシフト回数の対応を示す図であり、第３図
は、符号化側回路の説明図であり、第４図は、復
号化側回路の全体のブロツク図であり、第５図
は、復号化側回路の中のシーケンス再生回路の説
明図であり、第６図、第７図は、第５図の各点に
対する波形図である。 ３Ａ……入力端子、３０１……Ａ／Ｄ変換器、
３０２……アダマール変換回路、３０３……レジ
スタ、３０４……伝送ビツト切り換え回路、３０
５……オーバーフロー計数回路、３０６……コー
ダー、４Ａ……端子、４０１……PCMデコー
ダ、４０２……シーケンス再生回路、４０３……
アダマール逆変換回路、４０４……Ｄ／Ａ変換
器、５０１……シフトレジスタ、５０２……シー
ケンス再生回路、５０２〜５０７……アンド回
路、５０８，５０９……セツトリセツトフリツプ
ロツプ、５１０……コード変換回路、５１１，５
１２．５１３……アンド回路、５１４……オア回
路、５１５……デコーダ、５１６……シーケンス
判別回路。
Claims (1)
- １ 直交変換を用いたビデオ信号の復号化におい
て、符号側から各シーケンスで伝送するビツト数
を固定したまま量子化ステツプを切換えて伝送す
る信号と、切換えの状態を示すモード指示信号を
受信する時、このモード指示信号をシフトパルス
に変換するためのデコーダと、符号側より伝送さ
れる信号を保持するためのシフトレジスタとから
なり、前記デコーダの出力のシフトパルスを前記
シフトレジスタに加え、各シーケンス本来の位置
にシフトさせることにより、各シーケンスを復元
再生することを特徴とする直交変換復号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP888876A JPS5293262A (en) | 1976-01-31 | 1976-01-31 | Decorder for ac-dc conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP888876A JPS5293262A (en) | 1976-01-31 | 1976-01-31 | Decorder for ac-dc conversion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5293262A JPS5293262A (en) | 1977-08-05 |
| JPS6126274B2 true JPS6126274B2 (ja) | 1986-06-19 |
Family
ID=11705204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP888876A Granted JPS5293262A (en) | 1976-01-31 | 1976-01-31 | Decorder for ac-dc conversion |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5293262A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3042964U (ja) * | 1997-04-28 | 1997-11-04 | 振旺 范 | 両用プラグ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2785823B2 (ja) * | 1984-12-21 | 1998-08-13 | ソニー株式会社 | テレビジョン信号の高能率符号化装置及び方法、並びに復号装置及び方法 |
| JP2533631B2 (ja) * | 1989-01-26 | 1996-09-11 | 松下電工株式会社 | 画像符号化装置 |
-
1976
- 1976-01-31 JP JP888876A patent/JPS5293262A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3042964U (ja) * | 1997-04-28 | 1997-11-04 | 振旺 范 | 両用プラグ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5293262A (en) | 1977-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276544A (en) | Code converting circuits | |
| EP0225181A2 (en) | High efficiency coding apparatus | |
| US4281344A (en) | Video interframe transform coding technique | |
| US4555729A (en) | System for transmitting television picture information using an error-protection code | |
| JPS62107526A (ja) | 高能率符号化／復号装置 | |
| JPH0793584B2 (ja) | 符号化装置 | |
| JPH046289B2 (ja) | ||
| JPH0793723B2 (ja) | テレビジョン信号の高能率符号化装置及び符号化方法 | |
| JP2874871B2 (ja) | 画像処理装置 | |
| JPS6126274B2 (ja) | ||
| JPS5927677A (ja) | フアクシミリ信号の符号化方式 | |
| JPS6126275B2 (ja) | ||
| JPS6156679B2 (ja) | ||
| JPS6168775A (ja) | テレビジヨン信号デイジタル記録再生装置 | |
| JPS6320074B2 (ja) | ||
| JPS5832824B2 (ja) | チヨツコウヘンカンフゴウカホウシキ | |
| JPS6043716B2 (ja) | 直交変換符号化回路 | |
| JPH0214821B2 (ja) | ||
| JP2791016B2 (ja) | 静止画像の符号化器 | |
| JP3204952B2 (ja) | 画像処理装置及びその方法 | |
| JPS6114715B2 (ja) | ||
| JPS60248025A (ja) | ２進デ−タ変換・復号方式 | |
| JPS63126322A (ja) | 符号器 | |
| JPS5832825B2 (ja) | チヨツコウヘンカンフクゴウカカイロ | |
| JP3319287B2 (ja) | プリコーダ |