JPS61187267A

JPS61187267A - 固体撮像装置

Info

Publication number: JPS61187267A
Application number: JP60026959A
Authority: JP
Inventors: Takahiro Yamada; 隆博山田; Yoshinori Kitamura; 北村　好徳
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-02-14
Filing date: 1985-02-14
Publication date: 1986-08-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、半導体基板上に走査回路とエピタキシャル成
長した光電変換部を集積化した固体撮像素子に関するも
のである。

従来の技術固体撮像素子の代表的な構成として、ＣＣＤ（Ｃｈａｒ
ｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）及びＭＯ３型（
ＭＯＳスイッチのソースのｐｎ接合を光ダイオードとし
て利用する）の２種類がある。これらの素子はいずれも
集積度の高いＭＯＳプロセスｉ術を用いて製作できると
いう利点を有しているｏしかしながら、光電変換部が電
極の下（ＣＯＤの場合）又は走査スイッチ及び信号伝送
線と同一平面上（ＭＯＳ型の場合）にある為、電極やス
イッチ部により光の入射が妨げられる領域が多く、すな
わち光損失が大きいという欠点がある。さらに、光電変
換部と走査部が同一平面上にあるため、画素の所要面積
が大きくなり、画素の集積度を上げる事が困難になる。

この結果、解像度を上げる事ができないという問題点を
有する。

これらの問題点を解決する構造として、走査部の上に光
導電体膜を設けた二階建構造の固体撮像素子が提案され
ている。この二階建構造の固体撮像素子１ＭＯ８型素子
で構成した場合（例えば、特開昭４９−９１１１ｅ）の
光電変換部の素子構造の概略を第２図に示し、ＣＣＤ型
で構成した場合（例えば、特開昭ｒｓ１−９ｙｓ−ｒ２
ｏ）の光電変換部の素子構造の概略を第３図に示す。

第２図においてＰ基板２６表面にソースのｎ＋領域２７
、ドレインのｎ＋領域２８、チャンネルストップのｐ″
−領域２９、画素分離用のＬＯＣＯ３酸化膜３０が形成
され、酸化膜３１上に多結晶Ｓｔ　で形成されたゲート
電極３２が形成され、垂直信号伝送線として用いられる
ドレイン電極３３は酸化膜３１のコンタクト窓を通して
、ドレインのｎ＋領域２Ｂとコンタクトする。さらに酸
化膜３４全形成した後、ソース電極３６が、酸化膜３１
のコンタクト窓を通して、ソースのｎ＋領＠２７とコン
タクトする。その後、光導電体膜３６が形成される。光
導電体膜３６は真空蒸着後、軟化温度付近で表面を平坦
化してから固化される。その後、バッファー領域３７を
形成し、工ｎ２０３とＳ　ｎ０２からなる透明電極３８
を形成する。この透明電極は、工ｎ２０３：５ｎ０２−
９１＝９　の固溶体（以下、”ＩＴ○″と略称される。

）をターゲット材料としてスフ４ツタリング法により蒸
着形成される（この時、上記半導体基板は４０〜５０’
Ｃ［水冷されたホールドに熱的影響を与えることなく透
明電極ＩＴＯが形成される。）この様な二階建構造の固
体撮像素子は、開口率の改善に対応した感度向上とブル
ーミングの強力な抑制という効果はもたらすものの次の
様な問題点をかかえている。

■　過大光入射の時、画素毎に設けられたドレイン電極
３１０間隙部から点線部３９の様な光遮へいされてない
領域を通過する光により、垂直方向の偽信号が生じスミ
アとなる。点線部３９の上のＩＴＯ膜３８表面で光遮へ
いをする対策もあるが、完全な光遮へいの実現は、不可
能な為、スミアが原理的になくなる訳ではない。

■　光導電膜は非晶質半導体や多結晶半導体で構成され
ているため、以下の（ｉｌ　、　ｆｉｆｌに示す様にＳ
ｉ単結晶などに比べ不利な点が多い。

゛（１）　　とくに、非晶質半導体の場合は熱的に不安
定で、結晶化を生じ易いため、特性の変化を招くことと
、Ｓｉ単結晶とは異なりその構６ページ応答速度が遅くなる。これは残像、焼付けという現象と
して現われる。しかも、撮像管で光導電体膜を用いる場
合に比べ、「Ｓｉ〜金属金属電極導光導電体膜いう二階
建特有の構造から、本質的に不安定なショットキー接合
にもとづく２つの界面が存在する為、界面準位が存在し
、残像・留像の原因となる０又、ｌ”Ｓｉ〜ｉ〜電極」
部の製造プロセスにおいて、その界面に数十人の薄いＳ
　ｘ　０２が形成され易く、残像・留像音強める原因と
なる。

（１１）また、多結晶半導体の場合は、非晶質半導体ニ
比べ、バンド・ギャップ内の局在準位は少ないが、結晶
粒（グレイン）の寸法（通常数μｍ程度である）の精度
が特性の再現性に影響し、結晶粒の寸法が電子の平均自
由行程（通常サブμｍのオーダーである０）と同程度に
なるとバンド構造に変化が生じるため、７、、−。

特性制御が困難になる。また、ｌ’−８ｔ〜金属金属電
極導光導電」という二階建特有の構造に起因するショッ
トキー接合にもとづく２つの界面に関わる上記の問題は
、同様に存在する。

以上の他に、第２図の様な構造においては、光導電体膜
を形成する前の半導体基板表面の凹凸（通常２−４μｍ
程度存在する）のため、光導電体膜が段差で不連続にな
り画像の欠陥を生じたり、特性劣化の原因となる。

第３図に示したＣＣＤ型で構成した２階建構造素子は光
導電体膜を設ける面を平坦化したものである。

第３図において、Ｐ基板４０、表面に電荷転送用のｎ領
域４１を形成し、その上に酸化膜４２を介して多結晶Ｓ
ｔから成る転送ゲート電極４３゜４４を形成して埋込み
チャネル型の垂直読出しＣＣＤを構成し、これに隣接し
て蓄積ダイオードを構成するｎ＋領域４６が基板４０表
面に設けられる。これらＣＯＤと蓄積ダイオードが形成
された基板表面の酸化膜４２表面を平坦化した後、酸化
膜４２のｎ＋領域４６上にコンタクト窓が開けられ、こ
こに、金属などの電極材料を表面が平坦になる様に充填
して垂直電極部４６を形成し、更にこの垂直電極部４６
に接して酸化膜４２表面上に平面電極部４７を形成する
。この後、光導電体この様に、平坦化技術を用いて、段
差の為に光導電体膜に不連続部が生じたり、特性劣化を
生じたりする事は避けられるが、前述した問題点■、■
は、相変わらず残っている。

発明が解決しようとする問題点すでに、従来例の説明で述べた様に、感度向上の目的で
提案された二階建構造の撮像素子は、その目的を達成し
たものの、次の様な解決すべき問題点を持っている事が
明らかになった。

（１）光導電体膜と接する画素毎に設けられた金属電極
が光遮へいも兼ねるが、画素分離用の間９、− 隙が必要なので完全な光遮へいは原理的に不可能となり
、過大な入射光に対しては、スミアが発生する。

これは、２階建構造の構成に由来する問題である。

（２）光電変換部として光導電体膜を使用しているため
、非晶質材料では、熱的に不安定、応答速度が本質的に
遅く残像・留像の原因となり、゛多結晶材料では、特性
の制御・再現性が困難であり、残像・留像も非晶質材料
よりは少ないが原理的に存在する。

これらは、結晶構造に由来する問題である。

（３）走査部の形成された一階の半導体基板の蓄積ダイ
オードと、二階の光導電体膜を金属電極で接続する為本
質的に不安定なショットキー接合全２つ形成し、ショッ
トキー（又はへテロ）接合界面の界面準位や酸化膜の影
響により、残像・留像が発生し、特性の制御・再現性・
熱的安定性がよくない。これらは、界面状態、界面構造
に由来する問題である。

１０ベーノ上記（１）〜（３）が、本発明の解決しようとする問題
点である。

問題点を解決するための手段本発明は前記問題点を解決するため、走査部の形成され
た半導体基板の画素に対応する蓄積ダイオード上に単結
晶Ｓ　ｉ　（ｍｏｎｏ−ｃｒｙｓｔａｌ　Ｓｉ　、以下
ｍ（ニーＳｉとも略称する。）をエピタキシャル成長さ
せると同時に、蓄積ダイオードの周辺の絶縁物上に多結
晶５ｉ（ｐｏｌｙ−ｃｒｙｓｔａｌ　Ｓｔ　、以下ｐｃ
　−８ｉとも略称する。）を成長させ（これを以下”単
結晶Ｓｔ／多結晶Ｓｔ同時成長パ、又は゛（ｍ／ｐ）ｃ
−Ｓｔ同時成長パと呼称する。）、画素分離領域を形成
して、（ｍ／ｐ　）　ｃ　−Ｓ　ｉ同時成長した領域を
光電変換部とするものである。この製造上の特徴から、
本発明の撮像素子を「画素成長素子Ｊ　（Ｅｐｉｔａｘ
ｉａｌ−ｇｒｏｗｉｎｇ　Ｐｈｏｔｏ−ｓｅｎｓｏｒ　
Ｄｅｖｉｃｅ　　＊略してＥ。

Ｐ、Ｄ”又はＧｅｒｍｉｎａｔｅｄ　Ｐｈｏｔｏ−ｓｅ
ｎｓｏｒ　Ｄｅｖｉｃｄ。

略して”Ｇ、Ｐ、Ｄ”とする。）型撮像素子と呼称する
。

又、上記（ｗ′ｐ　）　ｃ　−８ｉ　同時成長を行なう
前に、１１　、、。

蓄積ダイオード周辺の絶縁物上に光遮へいを施すことに
より、しかも画素毎の分離が不必要なため完全な光遮へ
いが実現される。

作　　　用従来の問題点を解決するために、前記した手段を用いる
事により、以下の様な作用が認められる。

（１）　　（ｍ／ｐ　）　ｃ−８を同時成長を行なう前
に、蓄積ダイオード周辺の絶縁物上に画素毎の分離が不
必要な完全な光遮へいを形成する事ができるので、入射
光のもれはなくなりスミアの発生は原理的に抑えられる
。

（２１次に（ｍ／ｐ）ｃ−８ｉ同時成長を行なうことに
より、蓄積ダイオードとの界面は連続的な完全結晶の成
長によりホモ接合が形成されるので、金属電極が不必要
となり、不安定なショットキー接合の界面に存在する界
面準位の問題は解消される。

しかもエピタキシャル成長技術全利用した（　ｍ／ｐ　
）ａ　−Ｓ　を同時成長により、ホモ接合界面及び、ｍ
ｅ−８ｉとｐｃ−８ｉとの境界などに酸化膜が形成され
る可能性はないので、残像・留像の原因がもう一つ取シ
除かれる。

（３１光電変換部の主要部がｍｅ−３ｉで形成さ力、周
辺がｐｃ−３ｉで形成されるため、光電変換の主要部に
は、局在準位が存在せず、周辺のｐＣ−３ｉ領域に限ら
れる。従って結晶構造に起因する残像・留像は大幅に低
減される。

実施例第１図（ａｉ〜（ｑｌは、本発明の第１の実施例におけ
るＧ、Ｐ、Ｄ型撮像素子の光電変換部近傍の断面図。

平面図９等価回路図、Ｂ−Ｂ’に沿った主要部概略図、
熱平衡状態のエネルギーバンド図、動作状態のエネルギ
ーバンド図、及び全体の回路構成図を示す。走査部はＭ
ＯＳ型で構成していると考える。

なお本発明は、光電変換部に関するものであるから、Ｃ
ＣＤ型の走査部の場合も全く同様に考えられ。

第１図において、Ｐジルコン基板１表面にソースのｎ＋
＋域２．ドレインのｎ＋＋域３．チャンネルストップの
ｐ＋領領域４固１３・、−７酸化膜５が形成され、酸化膜γ上に多結晶Ｓｉ（又はｐ
ｃ−８ｉ）で形成されたゲート電極６が形成され、垂直
伝送線として用いられるドレイン電極８は酸化膜７のコ
ンタクト窓を通してドレインのｎ＋＋域３とコンタクト
する。さらに、酸化膜（及び保護膜）９が形成されて、
従来の撮像素子で用いられたＭＯＳ型の走査部が完成す
る。

本実施例は、この様な従来の撮像素子の光電変換部であ
ったソースのｎ＋＋域２を、信号電荷の蓄積ダイオード
１８とし、しかも、このソースのｎ＋頒域２から、エピ
タキシャル成長させた領域’ｔｐーｉーｎ型フォトダイ
オード１９とするもので本発明によシ追加される構成部
分について、以下説明する。

第１図において、酸化膜９の上に遮光用材料（例えば、
ＭＯなど）１０を形成したあと、ｐＣ−８ｔ　膜１１全
形成し、ソースのｎ　領域２０表面が露出（遮光の効果
を上げるために、露出部？必要十分に小さくし、その分
だけ遮光部を広げてもよい。）する様に処理する。（ｐ
ｃ−８ｉ膜１１を１４べ−７形成するのは、後述する“（ｍ／ｐ）Ｃ−８ｉ同時成長
″というエピタキシャル成長を容易に実現する為である
。）この後、エピタキシャル成長を行なう事によシ、ソ
ースのｎ″−領域２上には不純物の少ない高比抵抗の単
結晶Ｓｉ（又はｍＣ−８ｔ）領域１２（以下ｉ　ｌｊｌ
域と略記する事もある。）が形成されると同時に、ｍＣ
−８ｉ領域１２の周囲にｐｃ−８ｉ頭域１３が形成され
る。この時、縦方向オート・ドーピングがあれば、ｎ＋
＋域２と接してｎ領域１４が形成される。なお縦方向オ
ート・ドーピングを取除くには減圧エピタキシャル成長
法が有効である。

この後、エピタキシャル成長した領域の画素分離のため
にｐ＋餠域１６を形成し、さらに、表面にｐ＋＋域１６
を形成し、その」二にＩＴＯ電極１７を形成して完成す
る。捷たＩＴ○電極１７には、端子に電圧■Ｔを印加す
る。

第１図（ｂｌの平面図は、受光部の１画素に相当し、１
５、、−１すように撮像装置の主要部が形成される。

第１図ｆｂｌのＡ−Ａ／断面が第１図（ａｌの断面図で
ある。第１図（ａｌのＢ−Ｂ’断面の概略図が第１図ｆ
ｄｌであり、ｐｉｎ型フォトダイオード１９（以下ｐｉ
ｎ型ＰＤと略記する。）との対応を示している。第１図
［ｅｌは、ｐｉｎ型ＰＤ１９の熱平衡状態のエネルギー
バンド図全示し、第１図（ｆｌが、動作状態に対応する
。

走査部がＭＯＳ型であるから、ソースのｎ＋領域２を、
垂直伝送線８の電圧■Ｌに設定し、ＩＴ○電極１７の端
子には電圧ｖＴを印加し、しかも■Ｔ＜ｖＬと逆バイア
ス条件にする墨によりｐｉｎ型ＰＤ１９は動作状態とな
る。第１図（ｆｌに示す様に入射光ｈ　により、ｉ領域
１２内で電子−正孔対が発生し、電子はｎ＋領域２に集
１り信号電荷として蓄積され、正孔は、ｐ＋領域１６か
らＩＴＯ電極１７ケ経て、外部電源に吸収される。

第１図（ｑｌは第１図（ａｌ　、　（ｂｌのセルケ二次
元に並べた二次元のＧ、Ｐ、Ｄ型撮像装置の回路構成図
を示す。点線枠Ｕがセルに対応し、一点鎖線枠■が受光
部に対応する。ｐｉｎ型ＰＤ１９以外は、従来用いられ
ていたＭＯ３型撮像装置と全く同様で、以下、本実施例
のＧ、Ｐ、ｌ）型撮像装置の動作について説明する。ｐ
ｉｎ型ＰＤ１９で発生した信号電荷は蓄積ダイオード１
８に蓄積され、垂直走査回路２２で選択されたＭＯＳス
イッチ２０が導通し、信号電荷は、垂直伝送線８に移動
する。その後、水平走査回路２３で選択されたＭＯＳス
イッチ２１が導通し、信号電荷は、垂直伝送線８から水
平伝送線２４に移動し、外部に読み出される。垂直伝送
線８の電圧ＶＬは、水平伝送線２４の印加電圧と等しい
ので、ｐｌｎ型ＰＤ１９の逆バイアス電圧は、水平伝送
線２４の印加電圧ＶＬと、ＩＴＯ電極１７の電圧７丁と
で決める事ができる。

次に、本発明のＧ、Ｐ、Ｄ型撮像装置の製造方法を第４
図を用いて説明する。第４図（ａｌは、ＭＯ８型撮像装
置の光電変換部の断面図であり、第１図（ａ）において
ｐｉｎ型ＰＤ（ｚ形成する前に対応する。

本発明のＧ、Ｐ、Ｄ型撮像装置を実現するために、第４
図（ａｔに示す通り、酸化膜９上に遮光材料１０１７ベ
ー。

全形成する。通常は遮光材料１ｏｆ：形成する前に層間
絶縁膜としてのＰＳＧ膜を成長させる。

第１図（ｂｌでは、遮光材料１０の上にｐｃ−８ｉ膜１
１の成長を行なう。その後、蓄積ダイオードとして用い
るｎ＋領域２表面の酸化膜６０（及び保護膜など）を除
去する。

第４図ｆｃｌでは、気相エピタキシャル成長により、”
　（ｍ／ｐ　）ｃ−８ｉ同時成長″を行なう。エピタキ
シャル成長は、酸化・還元の割合全制御して結晶成長を
行なう為、ｎ＋領域２表面に酸化膜は形成されず、理想
的なホモ接合が形成され、界面の問題は生じない。しか
も、”（ｍ／ｐ）ｃ−８ｉ同時成長″によりｍＣ−８ｔ
領域１２とｐｃ−８ｉ領域１３の境界にも酸化膜が形成
される心配はない。

しかし、気相エピタキシャル成長は、製造プロセスの中
で最高温度を利用する為、“（ｒｒｖ’ｐ　）　ｃ−８
を同時成長″の前後で、不純物分布が変化する恐れがあ
るので、低温で速いエピタキシャル成長が望ましい。そ
の為に、”　（ｍ／ｐ　）　ｃ−８ｉ同時成長”時には
矢印６１で示す様な光照射を行なう、゛フォ１８ベーゾト・エピタキシー”が望捷しい。第４図（ｃｌの後、画
素分離用のｐ＋領域１５を形成し、全表面にｐ＋領域１
６を形成し、透明電栖１７を形成して、第１図（ａｌの
ように、本発明の実施例が完成する。

次に、エピタキシャル成長により、第１図（ａｌのｉ領
域１２の厚さｌｉヲいくらにするか決める必要がある。

ｐｎ型ＰＤと異なり、本発明の様なｐｉｎ型ＰＤの場合
は、完全に空乏化するｉ領域１２を、光入射によりキャ
リアが発生する主要な領域として用いるので、ｉ領域１
２の厚さｌｉ　で、量子効率１周波数応答特性が決まる
という特徴を利用する事が出来る。

ｐｉｎ型ＰＤの量子効率ηは、次式で示されるへ（参考
文献：　Ｓ　、Ｍ、Ｓｚｅ著″Ｐｈｙｓｉｃｓ　ｏｆＳ
ｅｍｉｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ　（［半導
体デバイイスの物性）　、　２ｎｄ　　ａｄ　、（１９
８１）　、　Ｊｏｈｎ　Ｗ’１ｌｅｙ　＆５ｏｎｓ　、
　ｐｙＥｉｅ　）。

但し、１９　・、　５゛Ｌ　　、Ｌ　　と表記する。）ｐ光学的吸収係数αは、第５図（ａｌに示す様に各種材料
について得られている。今、Ｓｉ　ｆ考えているので、
各波長に対するαを第６図ｆａｌから読取る。

さらに周波数応答特性として３ｄＢ周波数ｆ３ｄＢをパ
ラメータに選ぶなら、但し、Ｕ５：飽和速度（Ｓｉの場合、Ｕｓ−：１０７ｍ
／５ｅＣ）（参考文献：前掲書″Ｐｈｙｓｉｃｓ　ｏｆ
　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒＤｅｖｉｃｅｓ　、２ｎ
ｄ　ｅｄ　、　ｐ、７５８　）。

（１１、（２１式から、第５図（ｂｌに示す様なグラフ
が得られる。

利用する光の波長に応じて、ｉ領域の厚さ＃ｉ＝Ｗは、
第５図ｆｂｌから決定する事ができる。

例えば、可視光として０．４５〜０．６５μｍの波長に
対応する場合には、第５図ｆｂｌがら＃、−Ｗ＝　８〜
１５μｍの厚さが望ましい事が分る。

一般の気相エピタキシャル成長では、材料と最適温度と
成長速度の関係は、次表に示す通りである。

ＭＯＳ型でもＣＣＤ型でも一般的な撮像装置では、配線
用に段差緩和の目的で、平坦化プロセスを採用している
。この平坦化プロセスは、１０００°Ｃ１０〜２０分位
の熱処理であるから、Ｓ　Ｉ　Ｈ４ｆ用いて１ｏＯｏ′
Ｃで気相エピタキシャル成長をすれば、１〜２分程度で
必要な成長エビ厚が実現する。しかも不純物分布に対す
る影響も、不純物の拡散係数が温度に依存するので１０
００°Ｃでは１０００°Ｃに比べ上の変化で済み、温度
一定なら拡散距離は時間に依存するので２分は２ｏ分に
比べ上の変化で済２１、、＋− むという訳で、総合してパ二４％程度の変動で済むので
、プロセス側での困難さは、はとんどないと言える。

この時、すでに述べたフォト・エピタキシャルＳｉに適
用して、８６’Ｏ’Ｃ，５分で成長層の厚みが１２μと
いう報告があり、（参考文献二Ｍ。

Ｋｕｍａｇａｗａ　ｅｔ　ａｌ　；Ｊｐｎｊ、Ａｐｐｌ
　、Ｐｈｙｓ　、７−１１（１９６８’）、Ｉ）１３３
２〜　）このフォト・エピタキシーで”（ｍ／ｐ　）　
ｃ　−Ｓ　ｉ同時成長″を行なうならば、赤外線などへ
の適用で成長エビ厚を１００μｍ程度に対する場合でも
、不純物分布への影響はほとんと無視する事ができる。

以上の様に、本実施例によれば、以下の効果が得られる
。

■　（ｍ／ｐ）ｃ−Ｓｉ同時成長をエピタキシャル成長
で実現する為に必要なｍｃ−８ｉホモ接合部以外を全て
遮光できるので、スミアは原理的に除去可能である。

■　（ｍ／ｐ）ｃ−Ｓｉ同時成長層が光電変換部である
から結晶構造に由来する局在準位は周辺の２２、。

ｐｃ−８ｉ領域のみに限られるだめ、残像・留像は大幅
に低減する。

■　エピタキシャル成長で形成するため、成長前に露出
させたｍｅ−Ｓｉ表面上に完全結晶のホモ接合が形成さ
れる為界面準位は存在しない。

又、エピタキシャル成長の場合ホモ接合界面に酸化膜は
形成されない。従って界面準位や、酸化膜に起因した残
像・留像は生じない。

■　また、エピタキシャル成長でかつ、（ｍ／ｐ）ｃ−
Ｓｉ同時成長であるから、ｍｅ−８ｉｉＪ域とｐｃ−８
ｉ領域の境界に酸化膜は形成されず、酸化膜に起因した
残像・留像の発生は生じない。

■　光電変換部がｐ−ｉ　−ｎ型ＰＤとなるので、ｉ領
域の厚みの最適化により入射光の波長に対して最高の量
子効率が得られる。

第６図は、本発明の第２の実施例で（ｍ／ｐ）ｃ−５１
同時成長領域の画素分離のために、第１図ｆａｌのよう
にｐ＋領域１５を用いず、ｎ＋領域６０ｉ用いたもので
、ｎ＋ｆＪｉ域２と同程度の電位を与える事により、画
素分離のｎ＋領域６０と蓄積ダイオー２３　、ドのｎ＋＋域２との間に電位勾配がなくなり、もれ電流
の発生がなくなるので、ｐｉｎ型ＰＤに印加する電圧を
大きくするとか可能である。

第７図（ａｌ〜（ｅｌは、本発明の第３の実施例を示す
Ｇ、Ｐ、Ｄ型撮像装置の光電変換部近傍の断面図、Ｂ　
−Ｂ’に沿った主要部概略図、熱平衡状態のエネルギー
バンド図、動作状態のエネルギーバンド図、等価回路図
を示す。第１図と同一の部分は同一の番号を付す。

示第１図ヒ保第１の実施例と第７図に示す第３の実施例の
違いは、第１図で存在した透明電極１７（と接するｐ＋
＋域１６が省略された事である。従って、第１の実施例
で形成されたｐｉｎ型ＰＤが、第３の実施例では　ｍｅ
ｔａｌ　−ｉ−ｎ　（略してｍ　ｉ　ｎ　）型ＰＤｉ用
いる事になる。ｍｉｎ型ＦＤは、フォトンエネルギーと
バイアス条件に依存して、種々のモードで動作する。

第７図（ａｌのＢ−Ｂ’線に沿った概略図第７図（ｂｌ
に対応するエネルギーバンド図が第７図（ｃｌ　、　（
ｄｌに示しである。この図を用いて、３つの代表的なモ
ードを説明する。

（ＩＩ　　Ｅｑ＞　ｈＩ、＞ｑφＢかっ■く■Ｂ；（但
し、Ｅｑ：バンドギャップエネルキー。

■Ｂ：アバランシェ破壊電圧）、光り、の入射により透
明型＄ｉ（又は金属電極）内でホット・エレクトロンが
生じ半導体ｉ領域１２内に注入されて、蓄積ダイオード
２に集まる。

ｆＩＩｌ　　ｈ、＞Ｅｃｒかっ　■〈■Ｂ　；光ｈ１の
入射により電子−正孔対が半導体ｌ領域１２内で発生し
、ｐｉｎ型ＰＤとほとんど同様な動作をする。

（ｌｌ）　　ｈ　　＞Ｅｇかつ　ｖ＝ｖＢ；光ｈ１の入
射により電子−正孔対が半導体ｉ領域１２内で発生し、
電子が蓄積ダイオード２に向かって進む時にアバランシ
ェ増倍を行なう。

ｍｉｎ型ＰＤは可視光から紫外光領域において極めて有
効である。この理由はこれらの波長領域の吸収係数αが
、はとんどの半導体において、１ｏ−５（７）−１程度
の大変大きな値を有する為（すなわち有効吸２５　、成長が１／α：０．１μｍ及びそれ以下となる）、半導
体の表面で入射光の大部分が吸収されてし壕い電子−正
孔対が発生しないからである。ｍｉｎ型ＰＤは、従って
、適当な金属電極と適当な反射防止膜を選択しなければ
ならない。代表的な例として反射防止膜としてはＺｎ５
（５００人）が、金属電極としてＡｕ（１００人）を用
いれば、７２０．６μｍの入射光に対し、９２％以上の
透過率が得られる。

以上の様に、Ｇ、Ｐ、Ｄ型撮像素子の光電変換部として
、ｐｉｎ型ＰＤ　　のかわりに、ｍｉｎ型ＰＤｉ形成す
ることで、より短波長側への利用が可能になり、アバラ
ンシェ増倍作用による感度増倍機能も実現できる。

第８図は、本発明の第４の実施例で、第７図（ａｔの透
明電極１７を取除き、ＰＳＧなどの保護膜８１だけｆ　
（ｍ／ｐ　）　ｃ−８ｉ同時成長領域表面に形成したも
のである。従って、本実施例においては、蓄積ダイオー
ド１８の上に受光窓が形成されたものであり（第８図（
ｂｌの等何回路では、これ’１ＰＤ８２と表示している
。）２６　ページ（ｍ／ｐ）ｃ−８ｔ　同時成長頭載は、動作時にはほと
んど完全な空乏状態である為、入射光により発生したキ
ャリアを蓄積ダイオードのｎ＋佃職域２集める動作には
何ら問題がない。その様子を第８図（ａｌのＢ−Ｂ′線
に沿った概略図第８図（ｃｌとそのエネルギーバンド図
を表わす第８図（ｄｉ　、　（ｅｌ及びオート・ドープ
を表わす第８図ｆｆｌを用いて説明する。

第８図（ｃｌの概略図に対応した熱平衡状態のエネルギ
ーバンド図が第８図（Ｊであるが、図から分かる様に、
ｎ＋＋域２からの不純物のアウト・ディフュージョンや
オート・ドーピング効果を有効に利用して、ｉ領域１２
とｎ＋＋域２との間に傾斜をもったエネルギーバンドが
形成される様にする０第８図（ｆｌに示す様に本来、極
力避けようとしているオート・ドーピングを利用するの
で、（ｍ／ｐ）ｃ−８ｔ同時成長のプロセスは、常圧エ
ビでよく、しかも、成長温度を低くする程、オート・ド
ープ量は第８図の矢印にの方向に変化していくので、本
実施にとって、益々都合がよい手になる。

第８図（ｅｌの動作状態のエネルギーバンド図にみ２７
　、、、、。

る様に、入射光り、によりｉ領域１２等で発生した電子
−正孔対のうち電子はくくり付けのドリフト電界に従っ
て蓄積ダイオードのｎ＋領域２に集捷り、正孔は、（ｍ
／ｐ）ｃ−８ｉ同時成長領域の分離領域であるｐ＋ｌＪ
域１５に集まり、外部に排出される。

以上の様に、本実施例によれば、（ｍ／ｐ　）ｃ−８ｉ
同時成長にオート・ドーピングを積極的に利用するため
、エピタキシャル成長の製造プロセス条件が極めて簡単
になり、しかも、開口率が増加しただけ、感度は増加す
る為、本発明の目的を達成する最も簡単で有効な構造と
なっている。

次に、（ｍ／ｐ　）ｃ−８ｉ同時成長のためのエピタキ
シャル成長時に不純物をドープする事により、蓄積ダイ
オードのｎ＋領域２の上にフォト・トランジスタを構成
する第５の実施例について述べる。

第９図ｆａｌ〜（ｆｌは、本発明の第５の実施例におけ
るＧ、Ｐ、Ｄ型撮像装置の光電変換部近傍の断面図、Ｂ
　−Ｂ’線に沿った主要部概略図、熱平衡状態のエネル
ギーバンド図、動作状態のエネルギーバンド図、等価回
路図、エピタキシャル成長の反応ガス中のドーパント量
と成長層の不純物濃度の関係を示したものである。なお
第９図で、第１図と同一の部分は同一の番号を付す。第
１図との違いは、″（ｍ／ｐ）ｃ−８ｉ　同時成長′”
部分だけなので、その部分から説明する。

遮光材料１０が形成され、ｐｃ−３ｉ膜１１を形成した
あと、ｎＭＢＭ２Ｏ３面が露出する様にプロセス処理を
したところで、エピタキシャル成長を行なうのであるが
、これ迄と異なり、不純物添加を可能にするドーピング
・エピタキシャル成長を行なう。ここでは気相エピタキ
シーで説明するが他の方法でも同様に実現できる。

気相エピタキシャル成長の開始と共に、反応ガス中のド
ーパント量ヲ変化させることによりエビ成長層の不純物
密度を１０１４〜１０１９ｃｍ−３まで変えられるが、
代表的なりＢ３　を用いた場合、第９図（ｆｌの関係が
得られる。ここでは、アウト・ディフュージョンやオー
ト・ドーピングにより形成されるｎ領域１４を打ち消し
てｐ＋領域９１が形成２９　、される様にＢＢ３　濃度を決めればよい。

ｐ＋領域９１が形成された後、反応ガス中のドーパント
量ヲ零にして、ノン・ドープ・エピタキシャル成長に連
続的に切シ換える。

この結果、ｐ＋領域９１の上にアウト・ディフュージョ
ンやオート・ドーピングによるｐ領域９２が形成される
が間もなく、高比抵抗、低不純物密度（〜１０（ｍ　　
以下）のｉ　１３１域１２が形成される。この一連の過
程の間、ｐｃ−８ｔ膜１１の上には、ｐｃ−８ｉ領域１
３が同時に形成される。ｉ領域１２の成長厚が所定の値
に達した後、画素分離用のｎ＋ｌＪ域９４全９４し、受
光部の全表面にｎ＋領域９３を形成する。その後、透明
電極１７を形成してＧ、Ｐ、Ｄ撮像素子が完成する。

本実施例の主要光電変換部である（ｍ／ｐ）ｃ−８ｉ同
時成長領域のＢ−Ｅ／線に沿った概略図を第９図（ｂｌ
に示す。エピタキシャル成長の条件次第で、ｎ領域１４
．ｐ領域９２は、無視できる程小さくできるので、フォ
ト・トランジスタ９６を、以下ｎ１ｐｎ型ＰＴ　（Ｐｈ
ｏｔｏ−Ｔｒａｎｓｉｓｔｏｒの略）９６と３０ページ呼ぶことにする。

ｎ１ｐｎ型ｐＴ９５の熱平衡状態のエネルギーバンド図
第９図（ｃｌから分る様に、蓄積ダイオードのｎ＋領域
２の多数キャリアである電子に対する電位障壁９６が形
成されている。ｐ＋領域９１はｎ１ｐｎ型ＰＴ９５の７
０−ティング・ベース領域となっている。

透明電極１７にＶＴ（＞Ｖ、）ｋ印加することで、ｎ１
ｐｎ型ＰＴ９５は動作状態となり、その時のエネルギー
バンド図は第９図ｆｄｌに示されている。ｉ領域１２へ
の入射光り、により対発生した電子はｎ＋領域９３．９
４に移動し、透明電極１７を通って外部に排出される。

一方、正孔はｐ＋領域９，１に集まる。第９図（ｅｌの
等価回路に示す様に、ＭＯＳスイッチ９７は読出し時以
外はオフなのでｎ１ｐｎ型ＰＴ９５　’ｉ構成するｎ＋
領域２は７０−ティング状態である。

従って、正孔がｐ＋４Ｊｉ域９１　に集まると共にｐ＋
領域９１の電位は大きくなり、第９図ｆｄｌに示す様に
、電位障壁９６は点線のように低下する。この時ｐ＋領
領域１もｎ＋領域２もフローティング状３１　、。

態なので、両者の接触電位差はそのまま維持され、ｎ＋
頒職域２電位も大きくなりやはり第９図（ｄｌに示す点
線のように変化する。

こうして、ｎ１ｐｎ型ＰＴ９５のｐ領域９１に正孔が蓄
積された後、ＭＯＳスイッチ９７′ｆ、導通させるため
に、ゲート電極６にパルスが印加される。

このゲート電極６は、第９図（ａｔからも分る様に、ｎ
１ｐｎ型ＰＴ９５のベース佃域であるｐ＋＋域９１の電
位をも制御する。

従って、ゲート電極６に印加されるパルス電圧が小さけ
れば、高い電位のｐ＋＋域９１に蓄積された正孔は逃げ
に＜＜、非破壊的な動作に近づく。

ゲート電極６に印加するパルス電圧が高ければ、ｐ＋＋
域９１に多数キャリアとして蓄積された正孔はｎ＋＋域
２側に追い払われてり七ソトされ、ｐ＋＋域９１の電位
は初期状態に復帰する。

また、増倍効果が、この読出しの際に生じる。

ｐ”ＩＮＮｏ１〜ｎ＋領域２間の接合容量孕Ｃｆ。

ｎ＋領領域〜Ｐ基板１間の容量Ｃ８との比。

＼Ｃｓ　／Ｃｆ＝　ｒｎがｎ１ｐｎ型ＰＴの増倍率とな
る事は厳密に証明されている（参考文献：　Ｔ、　Ｏｈ
ｍｉ　ａｔａｌ、”Ｎｏｎ−Ｄｅｓｔｒｕｃｔｉｖｅ　
Ｉｍａｇｅ　５ｅｎｓｏｒｓ”ＩＥＤＭ（１９８０）１
）、３５０〜）。

ここでは、定性的に説明する。ＭＯＳスイッチ９７が導
通すると、第９図（ｄｉに示す様にｐ＋＋域９１に正孔
が蓄積して電位障壁９６が低下したΔＶに対応して、ｎ
＋＋域２から電子が電位障壁９６を越えて、ｎ＋＋域９
３まで移動する（すなわち空乏モードで動作する。）。

このとき、上記容量比ｃ３Ｂ／ｃｆＶＣ対応してｎ＋＋
域２からｎ＋飴域９３へ向かう電子Ｎｎ、　ｐ＋ｒｇｐ
域９１内の正孔Ｎ−比がＮｎ／Ｎｐが決まる（これは、
ｎ＋＋域２とｐ＋＋域９１がフローティング状態である
ため、電位変化が同じであり、ＣｆΔ■−ｑＮｐ−Ｑｐ
、Ｃ８Δ■−ｑＮｎ−気から明らかである。）。

以上の様に、本実施例によれば、光電変換部をｎ１ｐｎ
型ＰＴ　　とする事により、 ■　画素増倍機能が実現し、その増倍率はＣ８／Ｃｆで
決する為、増倍率の設計が容易である。

■　非破壊読出しと破壊読出しが、ゲート電極３３　・
、　アのパルス電圧の振幅で制御できる。

■　蓄積ダイオードから信号電荷を読出すためのゲート
電極が、エピタキシャル成長で形成したｎ１ｐｎ型ＰＴ
の７０−ティング・ベース電位も制御するので構造的に
複雑にならない。

という特徴をもつ。

以上、第１〜第５の実施例は、本発明の適用が、従来の
ＭＯＳ型、ＣＣＤ型などの撮像素子全利用しても可能で
ある事を考慮して説明して来たが、本発明の目的である
スミアを原理的に除去するためには、遮光材料と蓄積ダ
イオードのｎ＋領領域の間隔が小さい程、確実となる。

そこで、従来の標準プロセスで形成されたＭＯＳ型、Ｃ
ＣＤ型などの撮像素子を利用するのではなく、スミア除
去に有利な構造を、ＭＯＳ型、ＣＣＤ型などの撮像素子
で実現する事が、Ｇ、Ｐ、Ｄ型撮像素子にとって望まし
い。

その様な例を第１０図に示し、以下、第６の実施例とし
て述べる。

第１０図で、第１図と異なるのは、ソース、ドレ　　・
３４べ− イン拡散の後、（ｍ／ｐ）Ｃ−８ｉ同時成長の前までで
ある。

ゲート酸化膜１０１を形成した後、ソースのｎ＋＋域２
．ドレインのｎ＋領領域形成し、さらに、遮光材料でも
ある高融点の金属電極（例えばＭＯｌ及びそのソリサイ
ドＭｏ　３１２など）をゲート電極１０２として形成す
れば０．１−０．２ｐｒｎとｐｃ−８ｔ乞用いた場合の
Ｔ以下の厚みで済む０捷た、ドレイン電極１０３として
遮光材料でもある高融点の金属電極を利用することによ
り、一般的に使用されるＡＩ電極などに比べ、０．３〜
０．２μｍと、約τ以下の厚みで済む。

これらの高融点金属の使用は段差緩和及び、平坦化に有
利となる。この後、酸化膜１０４ｉ形成し、遮光材料で
もある高融点の金属材料で遮光部１０５を形成する。こ
の後は、遮光部１０６上にｐｃ−８ｔ膜１１を形成し、
ｎ＋＋域２０表面を露出した後、エピタキシャル成長法
により、（ｒｒ１／ｐ）ｃ−８ｔ同時成長させるプロセ
ス処理以降は、第１図に示した第１の実施例と全く同一
の処理で形成３５　、　。

する。

以上の様に本実施例は、遮光材料ともなる高融点金属（
及びそのソリザイド）をゲート電極、ドレイン電極とし
て用いる事により、ｐｃ−８ｉやＡ４全それらの電接と
して用いる場合に比べ、♂領域２表面〜遮光部１０５間
の距離は７−τ以下となり、遮光の効果が大幅に上がり
、スミアの発生する可能性は、より完全に抑えられる。

以上の全ての実施例はＰ基板ケ用いてＣｉ、Ｐ、Ｄ型撮
像装置を構成したが、ｎ基板にも同様に適用できる。

また、基板材料としてもＳｔの他に、ＧａＡｓなどの化
合物材料を用いて応答特性の改善をする事も可能である
。

さらに、（ｍ／ｐ）ｃ−８ｉ同時成長領域のｐｃ−５ｉ
佃域を中心部のｍＣ−８ｔ領域を基材として横方向に単
結晶化するラテラル・エピタキシャル成長モ含ムパーテ
ィカル・エピタキシャル成長によす残像・留保の原因は
更に低減していく。そのためには、ｐｃ−８１’５５域
表面のＳｉの移動性を高めてやればよいので、基板Ｓｉ
の結晶方位と同一のｍｃ−８ｉを遮光領域の上部に形成
すればよい。

発明の効果以上、説明した様に本発明によれば、 ■　信号電荷の蓄積ダイオード頭載からエピタキシャル
成長させる部分以外は、全て遮光できるので、スミアは
原理的に発生しない。

■　（ｍ／ｐ）ｃ−８ｉ同時成長領域が光電変換部であ
るから、結晶構造に由来する局在準位は、周辺のｐｃ−
３ｉ領域のみとなり、局在準位に由来する残像・留保は
大幅に減る。

■　エピタキシャル成長による（ｍ／ｐ）ｃ−８ｉ同時
成長なので、蓄積ダイオード領域表面には完全結晶のホ
モ接合が形成されるため界面準位は存在しない。そ・の
上、ホモ接合界面にも、（ｍｅ−８ｉ　）　−（ｐ　ｃ
−８，ｉ　）間の境界にも不要な酸化膜は形成されない
ので、界面準位、酸化膜に起因した残像・留像は発生し
ない。

■　（ｍ／ｐ　）　ｃ−Ｓ　ｉ同時成長領域で形成され
る光電変換部にはｐｉｎ型ＰＤ、ｍｉｎ型ＰＤ。

３７　べ−′ ｎ１ｐｎ型ＰＴなどの構造が用途に応じて自由に選択で
きる。

■　従来から存在する撮像素子のＰＤｉ面ケ露出する事
ニより（ｍ／Ｉ）　）　Ｃ−８ｉ同時成長が実現できる
ので、極めて汎用性に冨んだ技術である。

■　（、ｍ／ｐ　）　ｃ−８ｉ同時成長を実現するエピ
タキシャル成長は、バイポーラＩＣで用いられている方
法と同じであるから、製造上の困難さは全くない。

などの特徴が得られ、その工業的効果は大きい。

【図面の簡単な説明】

第１図ｆａｌは本発明における第１の実施例の固体撮像
装置の光電変換部近傍の断面図、（ｂｌは上面図、（ｃ
ｌは等価回路図、（ｄｉは主要部概略図、（ｅｌｉｊ熱
平衡状態のエネルギー・バンド図、（ｆｌは動作状態の
エネルギー・バンド図、（（Ｊｌは撮像装置の回路構成
図、第２図はＭＯ８型撮像素子を用いた積層型撮像装置
の光電変換部の断面図、第３図はＣＣＤ型撮像素子ケ用
いた積層型撮像装置の光電変換部の断面・図、第４図（
ａｌ　、　（ｂｌ　、　（ｃｌは第１図に示した第１の
実３８ペーノ施例の製造方法を示す断面図、第５図１ａ）は本発明の
（ｍ／ｐ）ｃ−３ｔ成長層の厚みを決めるために必要な
光吸収係数と波長の関係図、（ｂｌは空乏層幅と量子効
率の関係図、第６図は本発明の第２の実施例の固体撮像
装置の光電変換部近傍の断面図、第７図（ａｌは本発明
の第３の実施例の固体撮像装置の光電変換部近傍の断面
図、（ｂｌは主要概略図、（ｃｌは熱平衡状態のエネル
ギー・バンド図、（ｄｌは動作状態のエネルギー・バン
ド図、ｆｅｌは等価回路図、第８図（ａｌは本発明の第
４の実施例の固体撮像装置の光電変換部近傍の断面図、
（ｂｌは等価回路図、（ｃｌは主要部概略図、同は熱平
衡状態のエネルギー・バンド図、（ｅｌは動作状態のエ
ネルギーバンド図、ｆｆｌはエピタキシャル成長のアウ
ト・ディフュージョン、オート・ドーピングによる成長
層の不純物分布図、第９図（ａｌは本発明の第５の実施
例の固体撮像装置の光電変換部近傍の断面図、（ｂｌは
主要部概略図、ｆｃｌは熱平衡状態のエネルギー・バン
ド図、（ｄｌは動作状態のエネルギーリ（ンド図、（ｅ
ｌは等価回路図、ｆｆｌはエビ成長ガス中のＢ　Ｂ　ｒ
　３濃度と成長層３９ハ、− の不純物濃度の関係図、第１０図は本発明の第６の実施
例の固体撮像装置の光電変換部の断面図を示す。１・・・・・ｐ型シリコン基板、２．３・・・・・・ソ
ース。ドレイン、５・・・・・・ＬＯＣＯ８酸化膜、６・・・
・・・多結晶Ｓｉ　ゲート電極、１１・・・・・・多結
晶Ｓｉ膜、１２・・・・・・単結晶Ｓｉ領域、１３・・
・・・・多結晶Ｓ１領域、１８・・・・・・蓄積ダイオ
ード。代理人の氏名　弁理士　中　尾　敏　男　ほか１名−対第１図第１図ぐンＹ針Ｗ区　　　　　　　　達針次酢■壽χ Ｕ〕（９６）（ｄ−ｔ）／メツ／Ｑ１．）ｌ：Ｉｉ３　　Ｗ
ｎｌＮＶｆ）ｅ（ど−ｌンを十妊謙り区　　　　　　　　６第６図第７図Ｏり　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　−第８図 χ冗長層４【衝ｔ−弾距高悸Ｃメｍｌ第９図ｈ−ＩＩＩ））スｐＨｓｗｔｙＵｌｌａｌｉ；区

Claims

【特許請求の範囲】

（１）電荷蓄積領域および前記電荷蓄積領域に蓄積され
た電荷に対応した信号読出し回路を有する半導体基板と
、前記電荷蓄積領域の一部に開孔部を有する様に前記半
導体基板上に設けられた絶縁層と、前記開孔部を除いた
前記絶縁層上に形成された遮光領域と、エピタキシャル
成長により前記開孔部を通して前記電荷蓄積領域の上に
形成される単結晶領域と前記遮光領域の上に前記単結晶
領域と同時に形成される多結晶領域とで光電変換領域を
形成する事を特徴とする固体撮像装置。
（２）エピタキシャル成長前に、遮光領域をおおう様に
多結晶領域を形成する事を特徴とする特許請求の範囲第
１項記載の固体撮像装置。
（３）光電変換領域の表面に透明電極が形成される事を
特徴とする特許請求の範囲第１項記載の固体撮像装置。
（４）光電変換領域に、画素分離領域を設ける事を特徴
とする特許請求の範囲第１項記載の固体撮像装置。
（５）透明電極の下の光電変換領域上部に、電荷蓄積領
域とは逆導電型の第１領域を形成することを特徴とする
特許請求の範囲第３項記載の固体撮像装置。
（６）透明電極の下の光電変換領域上部に、電荷蓄積領
域と同じ導電型の第２領域を形成し、前記光電変換領域
下部に前記電荷蓄積領域とは逆導電型の第３領域を形成
する事を特徴とする特許請求の範囲第３項記載の固体撮
像装置。