JPS5927070Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5927070Y2 JPS5927070Y2 JP1977084756U JP8475677U JPS5927070Y2 JP S5927070 Y2 JPS5927070 Y2 JP S5927070Y2 JP 1977084756 U JP1977084756 U JP 1977084756U JP 8475677 U JP8475677 U JP 8475677U JP S5927070 Y2 JPS5927070 Y2 JP S5927070Y2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- thyristors
- diode
- series
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000007246 mechanism Effects 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000001816 cooling Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Thyristor Switches And Gates (AREA)
- Rectifiers (AREA)
Description
【考案の詳細な説明】
本考案はサイリスタとダイオードを逆並列に接続した電
路を直列に接続して使用する半導体装置の改良に関する
。
路を直列に接続して使用する半導体装置の改良に関する
。
従来、ダイオードとサイリスタを逆並列に接続した電路
を直列に使用する場合は、第１図に示すような構造にて
回路を構成していた。
を直列に使用する場合は、第１図に示すような構造にて
回路を構成していた。
第１図の従来方式の機構例では、サイリスタとダイオー
ドを逆並列に接続した並列電路を複数個直列に接続した
場合において、２組直列接続して使用する場合を例にと
って説明する。
ドを逆並列に接続した並列電路を複数個直列に接続した
場合において、２組直列接続して使用する場合を例にと
って説明する。
図において１はサイリスク冷却用放熱フィンでサイリス
タ２の両面に当接されている。
タ２の両面に当接されている。
３はサイリスク用加圧機構で、直列接続された複数個の
並列電路のサイリスタ２をその両端部でサイリスク冷却
用放熱フィン２を介して１組の加圧機構にて加圧するよ
う構成されている。
並列電路のサイリスタ２をその両端部でサイリスク冷却
用放熱フィン２を介して１組の加圧機構にて加圧するよ
う構成されている。
４はダイオード冷却用放熱フィンでダイオド５の両面に
当接されている。
当接されている。
６はサイリスタ２とダイオード５の接続配線用接続板で
ある。
ある。
第１図の従来の機構例を示す組立構成図において配線イ
ンダクタンスを考慮した等価回路は第２図に示す如くな
る。
ンダクタンスを考慮した等価回路は第２図に示す如くな
る。
図においてＬ１〜Ｌ６は配線のインダクタンスであり、
ＴＨｌ、ＴＨ２はサイリスタ、ＤＤｌ、ＤＤ２はダイオ
ードを示している。
ＴＨｌ、ＴＨ２はサイリスタ、ＤＤｌ、ＤＤ２はダイオ
ードを示している。
サイリスタＴＨ１とダイオードＤＤ１ならびにサイリス
タＴＨ２とダイオードＤＤ２をそれぞれ逆並列に接続し
た並列電路を直列に接続される第２図の回路において、
外部回路より第３図に示す如くの電流波形の電流を流し
た場合、Ｔ１の期間以後は第４図に示すごとくの電流ル
ープで電流が流れる。
タＴＨ２とダイオードＤＤ２をそれぞれ逆並列に接続し
た並列電路を直列に接続される第２図の回路において、
外部回路より第３図に示す如くの電流波形の電流を流し
た場合、Ｔ１の期間以後は第４図に示すごとくの電流ル
ープで電流が流れる。
等価回路に第４図のごとく電流が流れると、サイリスタ
ＴＨ１，ＴＨ２には配線インダクタンスＬ２．Ｌ５の影
響により第５図に示すごとくの電圧が印加される。
ＴＨ１，ＴＨ２には配線インダクタンスＬ２．Ｌ５の影
響により第５図に示すごとくの電圧が印加される。
一般にサイリスタ素子を消弧する場合にはターンオフ期
間が必要となるが、第５図の場合ではサイリスタＴＨ１
，ＴＨ２にはＴ３の期間以後は順電圧が印加されるため
、サイリスタＴＨ１，ＴＨ２のターンオフ期間はＴＡと
なりダイオードＤＤ１．ＤＤ２の通電時間の約半分とな
る。
間が必要となるが、第５図の場合ではサイリスタＴＨ１
，ＴＨ２にはＴ３の期間以後は順電圧が印加されるため
、サイリスタＴＨ１，ＴＨ２のターンオフ期間はＴＡと
なりダイオードＤＤ１．ＤＤ２の通電時間の約半分とな
る。
本考案は上述したような点にかんがみなされたもので、
ダイオードとサイリスタを逆並列に接続した並列電路を
複数個直列に接続して使用する半導体装置において、そ
の複数個のそれぞれのサイリスタ間に絶縁スペーサを挿
入することによりターンオフタイムの長い安価なサイリ
スタ素子を使用することか゛できるようにしたものであ
る。
ダイオードとサイリスタを逆並列に接続した並列電路を
複数個直列に接続して使用する半導体装置において、そ
の複数個のそれぞれのサイリスタ間に絶縁スペーサを挿
入することによりターンオフタイムの長い安価なサイリ
スタ素子を使用することか゛できるようにしたものであ
る。
以下本考案を実施図面にもとづき説明する。
第６図は本考案を適用した一実施例の機構例を示す組立
構成図で、ダイオードとサイリスタを逆並列に接続した
並列電路を２組直列接続して使用する場合を示している
。
構成図で、ダイオードとサイリスタを逆並列に接続した
並列電路を２組直列接続して使用する場合を示している
。
第６図において第１図と同一符号は同一または同一相当
部分を示す。
部分を示す。
７は本考案による絶縁スペーサである。
絶縁スペーサ７はサイリスタ２に当接されているサイリ
スタ冷却用の放熱フィン１ａと放熱フィン１ｂとの間に
挿入されている。
スタ冷却用の放熱フィン１ａと放熱フィン１ｂとの間に
挿入されている。
構成としては絶縁スペーサ７が挿入されている以外の部
分の機構については、第１図の場合と同様である。
分の機構については、第１図の場合と同様である。
本考案を適用した第６図に示す機構において、配線のイ
ンダクタンスを考慮した等価回路は第７図に示す如くな
る。
ンダクタンスを考慮した等価回路は第７図に示す如くな
る。
第７図においてＬｌ、Ｌ２．Ｌ４〜Ｌ６は配線のインダ
クタンスであり、ＴＨｌ、ＴＨ２にサイリスタ、ＤＤｌ
、ＤＤ２はダイオードである。
クタンスであり、ＴＨｌ、ＴＨ２にサイリスタ、ＤＤｌ
、ＤＤ２はダイオードである。
前述した従来方式の場合と同様に第７図の回路において
、外部回路より第３図に示した電流波形の電流を流した
場合、Ｔ１の期間以後は第８図に示すごとくの電流ルー
プで電流が流れる。
、外部回路より第３図に示した電流波形の電流を流した
場合、Ｔ１の期間以後は第８図に示すごとくの電流ルー
プで電流が流れる。
第８図のごとく電流が流れると、サイリスタＴＨ１，Ｔ
Ｈ２の電圧は配線のインダクタンスＬ２．Ｌ５とは無関
係に第９図のごとくなる。
Ｈ２の電圧は配線のインダクタンスＬ２．Ｌ５とは無関
係に第９図のごとくなる。
この場合、サイリスタＴＨ１，ＴＨ２のターンオフ期間
はＴＢとなり、従来方式に比較して約２倍のターンオフ
期間を確保できる。
はＴＢとなり、従来方式に比較して約２倍のターンオフ
期間を確保できる。
換言すれば、本考案を適用すれば従来方式に比較してサ
イリスタＴＨ１，ＴＨ２としてターンオフタイムの長い
（安価な）サイリスクの使用が可能となる。
イリスタＴＨ１，ＴＨ２としてターンオフタイムの長い
（安価な）サイリスクの使用が可能となる。
以上述べたように、本考案によればダイオードとサイリ
スタを逆並列に接続した並列電路を直列に接続して使用
する半導体装置において、比較的ターンオフタイムの長
い安価なサイリスタ素子を使用することが可能となり、
半導体装置の経済性に多大の効果がある。
スタを逆並列に接続した並列電路を直列に接続して使用
する半導体装置において、比較的ターンオフタイムの長
い安価なサイリスタ素子を使用することが可能となり、
半導体装置の経済性に多大の効果がある。
なお本説明では、前記並列電路を２組直列に接続する場
合について述べたが、本考案は任意の直列接続の場合に
適用できることはいうまでもない。
合について述べたが、本考案は任意の直列接続の場合に
適用できることはいうまでもない。
第１図は従来の機構例を示す組立構成図、第２図は第１
図の等価回路図、第３図は並列電路に流入する電流波形
図、第４図は従来の場合の電流ループを示す図、第５図
は従来のサイリスタ印加電圧波形図、第６図は本考案を
適用した一実施例の機構例を示す組立構成図、第７図は
本考案の第１図の等価回路図、第８図は本考案による場
合の電流ループを示す図、第９図は本考案による場合の
サイリスタ印加電圧波形図である。 １、ｌａ、ｌｂ・・・・・・サイリスタ冷却用放熱フィ
ン、２、ＴＨｌ、ＴＨ２・・・・・・サイリスタ、３・
・・・・・サイリスタ用加圧機構、４・・・・・・ダイ
オード冷却用放熱フィン、５゜ＤＤｌ、ＤＤ２・・・・
・・ダイオード、６・・・・・・配線用接続板、Ｌ１〜
Ｌ６・・・・・・配線のインダクタンス。
図の等価回路図、第３図は並列電路に流入する電流波形
図、第４図は従来の場合の電流ループを示す図、第５図
は従来のサイリスタ印加電圧波形図、第６図は本考案を
適用した一実施例の機構例を示す組立構成図、第７図は
本考案の第１図の等価回路図、第８図は本考案による場
合の電流ループを示す図、第９図は本考案による場合の
サイリスタ印加電圧波形図である。 １、ｌａ、ｌｂ・・・・・・サイリスタ冷却用放熱フィ
ン、２、ＴＨｌ、ＴＨ２・・・・・・サイリスタ、３・
・・・・・サイリスタ用加圧機構、４・・・・・・ダイ
オード冷却用放熱フィン、５゜ＤＤｌ、ＤＤ２・・・・
・・ダイオード、６・・・・・・配線用接続板、Ｌ１〜
Ｌ６・・・・・・配線のインダクタンス。
Claims (1)
- ダイオードとサイリスタを逆並列に接続した電路を複数
個直列に接続し、前記複数個のサイリスクを１組の加圧
機構にて加圧する機構を有する半導体装置において、前
記複数個のそれぞれのサイリスタ間に絶縁スペーサを挿
入することを特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977084756U JPS5927070Y2 (ja) | 1977-06-29 | 1977-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977084756U JPS5927070Y2 (ja) | 1977-06-29 | 1977-06-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5412355U JPS5412355U (ja) | 1979-01-26 |
| JPS5927070Y2 true JPS5927070Y2 (ja) | 1984-08-06 |
Family
ID=29007739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977084756U Expired JPS5927070Y2 (ja) | 1977-06-29 | 1977-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927070Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2694419B1 (fr) * | 1992-07-29 | 1994-09-02 | Cit Alcatel | Procédé de couplage d'une fibre optique à un composant sur un substrat commun. |
-
1977
- 1977-06-29 JP JP1977084756U patent/JPS5927070Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5412355U (ja) | 1979-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4594477B2 (ja) | 電力半導体モジュール | |
| US20180269799A1 (en) | Power conversion apparatus | |
| JPS5927070Y2 (ja) | 半導体装置 | |
| JP4724251B2 (ja) | 電力半導体モジュール | |
| JP2001238460A (ja) | 電力変換装置 | |
| Jing et al. | Performance evaluation of split NPC 3L modules for 1500VDC central solar inverter up to 1.5 MW | |
| JPH0628948Y2 (ja) | 電力変換装置 | |
| JPS5927069Y2 (ja) | 半導体装置 | |
| Hua et al. | IPM Modeling Approach for Dynamic Simulation | |
| JPH0112550Y2 (ja) | ||
| JPS58168892U (ja) | 逆変換回路の直流短絡検出装置 | |
| JPS6126251A (ja) | 半導体複合素子 | |
| JPS6016555U (ja) | Ｇｔｏスタツク | |
| JPS59143830U (ja) | 直流式電気鉄道の給電装置 | |
| JPS58150844U (ja) | 半導体装置 | |
| JPS59122934U (ja) | 直流式電気鉄道の給電装置 | |
| JPS59121248U (ja) | 直流式電気鉄道の給電装置 | |
| KR880009434A (ko) | 반도체 장치 | |
| JPS58124087U (ja) | ゲ−トドライブ回路 | |
| JPS6016564U (ja) | 半導体整流装置 | |
| JPS59136336U (ja) | 直流式電気鉄道の給電装置 | |
| JPS5970215U (ja) | 交流電力装置 | |
| JPS58127658U (ja) | 電力用半導体素子 | |
| JPS59131324U (ja) | 直流式電気鉄道の給電装置 | |
| JPS59121246U (ja) | 直流式電気鉄道の給電装置 |