JPS59107555A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59107555A JPS59107555A JP57212461A JP21246182A JPS59107555A JP S59107555 A JPS59107555 A JP S59107555A JP 57212461 A JP57212461 A JP 57212461A JP 21246182 A JP21246182 A JP 21246182A JP S59107555 A JPS59107555 A JP S59107555A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- diffusion layer
- input
- wiring
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 4
- 230000003068 static effect Effects 0.000 abstract description 4
- 230000005611 electricity Effects 0.000 abstract description 3
- 229910020968 MoSi2 Inorganic materials 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 229910016006 MoSi Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- BQJCRHHNABKAKU-KBQPJGBKSA-N morphine Chemical compound O([C@H]1[C@H](C=C[C@H]23)O)C4=C5[C@@]12CCN(C)[C@@H]3CC5=CC=C4O BQJCRHHNABKAKU-KBQPJGBKSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241001674048 Phthiraptera Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 101150092196 atl1 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910002090 carbon oxide Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000855 fermentation Methods 0.000 description 1
- 230000004151 fermentation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000001699 lower leg Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229960005181 morphine Drugs 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌａｌ 発明の技術分野
本発明は半導体装置特にＭＩＳ型半導体集積回ｗｌｖｃ
、道に係り、詳しくは該Ｍ９８型半導体集積回路獲置に
配設さイする入力保護回路の耐圧を高める構造に関する
。
、道に係り、詳しくは該Ｍ９８型半導体集積回路獲置に
配設さイする入力保護回路の耐圧を高める構造に関する
。
（ｂｌ 技術の背景
ＭＩＤ型半導体集積回路装置１ＢＣ）の入力端子は通常
ＭＩＳ トランジスタのゲートｒ！Ｌ極に接続されてい
るが、該ゲート電極はゲート酸化膜着こよって絶縁され
ているために電気絶縁性が曳く、静電気によつ−Ｃ高い
電圧が加わりや丁い。ゲートル化膜の破壊醒圧は約７
Ｘ １０’（Ｖ／ｃ＋ｎ）といオ〕れるが、現在のＭｌ
εＩＣ特にＬＳＩ等ζこ於てはケート酸化膜厚が数１０
０〜１０００ ［ス〕程度であるため４０〜７０（Ｖ）
程度で破壊してしまいへ４１８ ）ラノジスタのｔｔ
ｉｔｔ７巨７ノ５失われる。
ＭＩＳ トランジスタのゲートｒ！Ｌ極に接続されてい
るが、該ゲート電極はゲート酸化膜着こよって絶縁され
ているために電気絶縁性が曳く、静電気によつ−Ｃ高い
電圧が加わりや丁い。ゲートル化膜の破壊醒圧は約７
Ｘ １０’（Ｖ／ｃ＋ｎ）といオ〕れるが、現在のＭｌ
εＩＣ特にＬＳＩ等ζこ於てはケート酸化膜厚が数１０
０〜１０００ ［ス〕程度であるため４０〜７０（Ｖ）
程度で破壊してしまいへ４１８ ）ラノジスタのｔｔ
ｉｔｔ７巨７ノ５失われる。
そのため１・１ＬｓＩｃに於ては、通常第１因に示す等
両回略図（１）、１：うな人力保−−１路が〔配設され
、入力端子にカロわった鵡゛１圧をゲート耐圧より１氏
い例えは３０〜ｒＩｇ［Ｖ］ ８度のブレークタウン電
圧を有するクランプφタイオード（Ｄｌ）によって基板
へ逃がＴことによってゲート酸化膜の破壊が防止される
。そしてこの際直列抵抗（Ｒｐ）は、クーート容量配線
答量等内部回路の容重＜、Ｃａ）とによって遅延回路を
構成し、サージ電圧が基板に逃げきれないうちに内部回
路に印加されるのを防止する役割りを果Ｔ。
両回略図（１）、１：うな人力保−−１路が〔配設され
、入力端子にカロわった鵡゛１圧をゲート耐圧より１氏
い例えは３０〜ｒＩｇ［Ｖ］ ８度のブレークタウン電
圧を有するクランプφタイオード（Ｄｌ）によって基板
へ逃がＴことによってゲート酸化膜の破壊が防止される
。そしてこの際直列抵抗（Ｒｐ）は、クーート容量配線
答量等内部回路の容重＜、Ｃａ）とによって遅延回路を
構成し、サージ電圧が基板に逃げきれないうちに内部回
路に印加されるのを防止する役割りを果Ｔ。
ＩＣＩ 従来技術と問題点
上記等価回路図に示した入力保護回路に於けるクランプ
′・タイオード及び直列抵抗は通常一つの拡散層（こよ
って形成され、拡散層の接合がクランプ・り・イオート
として、又拡散層の抵抗が直列抵抗としてそれぞれ機能
せしめられる。
′・タイオード及び直列抵抗は通常一つの拡散層（こよ
って形成され、拡散層の接合がクランプ・り・イオート
として、又拡散層の抵抗が直列抵抗としてそれぞれ機能
せしめられる。
該入力保護回路１こ於て、匠米用いられていた基因中］
は半導体基板、２は拡散ノー、３は絶縁膜、４は配線コ
ンタクト窓、５はアルミニウム（Ａｔ）入力配線を表わ
している。
は半導体基板、２は拡散ノー、３は絶縁膜、４は配線コ
ンタクト窓、５はアルミニウム（Ａｔ）入力配線を表わ
している。
このような人力保護回路に於Ｃ１人力配酵５にザージ鴫
圧が印７ＪＩｌされた靜、クラ７ノ・タイオートとして
儂能１−る拡散層２のジャ／り／、ｊンに流れるブレー
クタウン電流は、主とじで人力配Ｍ５が接続されている
領域の下部に位置するジャンクション部ζこ集中するた
め、該誤域（１−ｊが非幇に高温に力１１熱される。
圧が印７ＪＩｌされた靜、クラ７ノ・タイオートとして
儂能１−る拡散層２のジャ／り／、ｊンに流れるブレー
クタウン電流は、主とじで人力配Ｍ５が接続されている
領域の下部に位置するジャンクション部ζこ集中するた
め、該誤域（１−ｊが非幇に高温に力１１熱される。
従って第２図のように拡散ＷＩ２にＡｔ入力配線５が同
に接続されるｇ＃造に於ては、ＡＬが６６０Ｃ℃）程度
の低融点であるた砂（こ、該接続部及びその近世のＡｔ
配線５が溶融し、該浴ｒＭＬＡ１層が半纏体層を融解し
て拡散層２内に深く浸入してジャンクションを破壊し、
入力配線５と基板１間を短絡せしめる障害が発生し！’
ちてあり、又前記ｌＵの溶融により才れｌこはＡｔ人力
配蝉５目体の断線を生ずるという問題もあった。
に接続されるｇ＃造に於ては、ＡＬが６６０Ｃ℃）程度
の低融点であるた砂（こ、該接続部及びその近世のＡｔ
配線５が溶融し、該浴ｒＭＬＡ１層が半纏体層を融解し
て拡散層２内に深く浸入してジャンクションを破壊し、
入力配線５と基板１間を短絡せしめる障害が発生し！’
ちてあり、又前記ｌＵの溶融により才れｌこはＡｔ人力
配蝉５目体の断線を生ずるという問題もあった。
そこで上ｂｃ８溶融Ａｔｌ１＃ｆこよる接合破壊を防止
す２の級絖部イこ多結晶シリコン噛６を弁仕せしめた構
造であるが、この構造に於１も発熱部（ｌ逼の上部にＡ
ｌ１人力配人力配接５３ｔ、されているために、前記陣
書の改善効果は光分てなく、且つ該構造は形成工程が非
市に煩雑にｌＳるという問題がよ、つた。なお第３図（
イ）及び（ロ）に於て、１は半導体基板、３及び３′は
絶縁膜、４及び４′は配線コンタクト窓を示しでいる。
す２の級絖部イこ多結晶シリコン噛６を弁仕せしめた構
造であるが、この構造に於１も発熱部（ｌ逼の上部にＡ
ｌ１人力配人力配接５３ｔ、されているために、前記陣
書の改善効果は光分てなく、且つ該構造は形成工程が非
市に煩雑にｌＳるという問題がよ、つた。なお第３図（
イ）及び（ロ）に於て、１は半導体基板、３及び３′は
絶縁膜、４及び４′は配線コンタクト窓を示しでいる。
そこで更に第４図番こ示す平面図（イ）及び八−Ａ′矢
視断面図ｔａのように多結晶シリコン・パターン７を介
してＡｔ人力配緋５の接続部を拡散層２上から離した構
造も提案された。しかしこの構造は、多結晶シリコン層
のシート抵抗が篩いために多結晶シリコン・パターン７
内を流れるブレークタウン″ｉ［流によって多結晶シリ
コン・パターン７が発熱し、該発熱によってパターン自
体が溶断したり、又発熱した多結晶シリコン・パターン
７に接するＡｔ入力配線５の端部（柚が溶融し、該溶融
Ａｔ層による融解反応よって多結晶シリコン・パターン
７が切断せしめられる七いう問題があり、余り実用化さ
れていない。なお唱４図ζこ於て、１は半導体基板、３
及び３′は絶縁膜、４及び４′は配線コンタクト窓を示
している。
視断面図ｔａのように多結晶シリコン・パターン７を介
してＡｔ人力配緋５の接続部を拡散層２上から離した構
造も提案された。しかしこの構造は、多結晶シリコン層
のシート抵抗が篩いために多結晶シリコン・パターン７
内を流れるブレークタウン″ｉ［流によって多結晶シリ
コン・パターン７が発熱し、該発熱によってパターン自
体が溶断したり、又発熱した多結晶シリコン・パターン
７に接するＡｔ入力配線５の端部（柚が溶融し、該溶融
Ａｔ層による融解反応よって多結晶シリコン・パターン
７が切断せしめられる七いう問題があり、余り実用化さ
れていない。なお唱４図ζこ於て、１は半導体基板、３
及び３′は絶縁膜、４及び４′は配線コンタクト窓を示
している。
（ｄ＋ 発明の目的
不発明はアルミニウム入力配線の接続部の温度上昇を減
少せしめてサージ耐力の強い入力保護回路を提供するも
のであり、その目的とするところはＭ１８ＩＣの静電耐
圧を向上せしめるにある〇（ｅｌ 発明の構成 即ち不発明は、入力端子と一定の回路間に入力保護回路
が配設された半導体装置に於て、該入力保護回路はクラ
ンプ・ダイオード及び直列抵抗として機能する拡散層を
備え、該拡散層が高融点金属層若しくは高融点金属の珪
化物層からなる高融点導体パターンを介して前記入力端
子に接続されてなることを特徴とする。
少せしめてサージ耐力の強い入力保護回路を提供するも
のであり、その目的とするところはＭ１８ＩＣの静電耐
圧を向上せしめるにある〇（ｅｌ 発明の構成 即ち不発明は、入力端子と一定の回路間に入力保護回路
が配設された半導体装置に於て、該入力保護回路はクラ
ンプ・ダイオード及び直列抵抗として機能する拡散層を
備え、該拡散層が高融点金属層若しくは高融点金属の珪
化物層からなる高融点導体パターンを介して前記入力端
子に接続されてなることを特徴とする。
ｆｆｌ 発明の実施例
以下本発明を実施例について、図を用いて詳細に説明す
る〇 第５図は本発明の入力保護回路に於ける一実施例の上面
図（イ）及びＡ−Ａ’矢視断面図（口１を示したもので
あり、同図に於て１１は例えばｐ型シリコン（Ｓｉ）基
板、１２はクランプ・ダイオード及び直列抵抗として機
能する基板と通導ＩＬ型即ちｎｆｉ拡散層、１３はフ「
ノンク酸化膜を下層に有するりん珪醒ガラス（ｐｓｏ）
層等からなる第１の絶縁膜、１４は第１の配線コンタク
ト窓、１４′は第２の配線コンタクト窓、１５はモリブ
デン・シリ廿イド（ＭＯＳＩ２）パターン、１６はＰ２
Ｏ層等からなる第２の絶縁膜、１７はＡｔ入力配線を表
わしている。
る〇 第５図は本発明の入力保護回路に於ける一実施例の上面
図（イ）及びＡ−Ａ’矢視断面図（口１を示したもので
あり、同図に於て１１は例えばｐ型シリコン（Ｓｉ）基
板、１２はクランプ・ダイオード及び直列抵抗として機
能する基板と通導ＩＬ型即ちｎｆｉ拡散層、１３はフ「
ノンク酸化膜を下層に有するりん珪醒ガラス（ｐｓｏ）
層等からなる第１の絶縁膜、１４は第１の配線コンタク
ト窓、１４′は第２の配線コンタクト窓、１５はモリブ
デン・シリ廿イド（ＭＯＳＩ２）パターン、１６はＰ２
Ｏ層等からなる第２の絶縁膜、１７はＡｔ入力配線を表
わしている。
この図７Ｊ）ら明らかなように、不発明の構造に於ては
、拡散層１２υノ一端ｆｉｌｌ＃こは第１の絶縁膜１３
に設けた第ｌの配縁コンタクト窓１４を介し、第１の絶
縁膜１３上に配設された尚融点の導体パターンであるム
ｉｏｓ ｊ ｔパターン１５の一端部が接続される。こ
のＭｏＳｉ＊パターン１５は通常数１０００〔入〕程度
の膜厚を有し、その形状は場合によって異なるが、例え
は幅（ｖＡ＝３〜１０〔μｍ〕、配繰コ〉′タクト窓間
の長さくシーｌＯ〜５（＋［μｍ］程度の清秋に形成さ
れる。そしてＡ７ｐ入力配線１７は前記へｉｏｎ：ｆｌ
ｙパターン１５上を覆う第２の絶縁膜１６上に形成され
、ブレーク・タウン電流Ｏ乙よって主として発熱する部
分０即ちＭｏＳｉ、パターン１５と拡散層１２の接続部
から離れた位置にあるＭｏ８ｉ。
、拡散層１２υノ一端ｆｉｌｌ＃こは第１の絶縁膜１３
に設けた第ｌの配縁コンタクト窓１４を介し、第１の絶
縁膜１３上に配設された尚融点の導体パターンであるム
ｉｏｓ ｊ ｔパターン１５の一端部が接続される。こ
のＭｏＳｉ＊パターン１５は通常数１０００〔入〕程度
の膜厚を有し、その形状は場合によって異なるが、例え
は幅（ｖＡ＝３〜１０〔μｍ〕、配繰コ〉′タクト窓間
の長さくシーｌＯ〜５（＋［μｍ］程度の清秋に形成さ
れる。そしてＡ７ｐ入力配線１７は前記へｉｏｎ：ｆｌ
ｙパターン１５上を覆う第２の絶縁膜１６上に形成され
、ブレーク・タウン電流Ｏ乙よって主として発熱する部
分０即ちＭｏＳｉ、パターン１５と拡散層１２の接続部
から離れた位置にあるＭｏ８ｉ。
パターンの−ｙ一部ｌこ、第２の絶縁膜１６に設けた第
２の配線コンタク１１１４’を介して接続されてなって
いる。なお該Ａ４人力配縁１７形成而窄百表面保護絶縁
瞑が形成されるが、機能に直接関係ないので図では省略
しである。
２の配線コンタク１１１４’を介して接続されてなって
いる。なお該Ａ４人力配縁１７形成而窄百表面保護絶縁
瞑が形成されるが、機能に直接関係ないので図では省略
しである。
高融点の導体パターンとしては上記ＭＯ８Ｉ！パターン
以外に、該ＭｏＳｉ、パターンと同程度即ち数〔Ω／口
〕以下のシート抵抗を有するタンクステ・ンシリサイド
（ＷＳ’Ｊパターン、白金シリサイＦ （Ｒ１Ｓ ｌ
り バタ７、若シ（ハＭｏ 、Ｗ ＋ 等０）？ｉｌｉ
融点金属パターンが用いられる。
以外に、該ＭｏＳｉ、パターンと同程度即ち数〔Ω／口
〕以下のシート抵抗を有するタンクステ・ンシリサイド
（ＷＳ’Ｊパターン、白金シリサイＦ （Ｒ１Ｓ ｌ
り バタ７、若シ（ハＭｏ 、Ｗ ＋ 等０）？ｉｌｉ
融点金属パターンが用いられる。
なお上記Ｍｏ５ｔ２パターンを形成する際、ＭｏＳｉ。
層は通常の同時スパッタ法等により形成され、パターン
ニングは通常通り四ふつ化炭素（ＣＦ４）等をエツチン
グ・ガスとして用いるドライエツチング手段を含むフォ
ト・エツチング方法によりなされる。
ニングは通常通り四ふつ化炭素（ＣＦ４）等をエツチン
グ・ガスとして用いるドライエツチング手段を含むフォ
ト・エツチング方法によりなされる。
ｆｇｌ 発明の効果
上記実施例に示したように本発明の構造を肩する入力保
護回路に於ては、拡散層に直に接続する導体パターンに
高融点の材料を用いるので、該導体パターンと拡散層と
の接続部の下部のジャンクシ８ンにブレークダウン電流
が集中し、該接続部が高温に加熱された際にも導体パタ
ーンは溶融されることがないタ′５−Ｃ１１拡散層のシ
ャンクシ日ンが破壊されない。又Ａｔ入力配線は前記拡
散層との接続部から離れた領域で導体パターン１こ接続
され、且つ導体パターンは前述したように低いシート抵
抗を有し、該導体パターン内を流れるフレークタウン’
１ｆｆｉｊ？こより自己７１１１熱されることか極めて
少いので、該ｈｔ人人力配接接続部低温ｌこ保たオフ、
該部分に於てＡ７人力配組が溶融することがない。
護回路に於ては、拡散層に直に接続する導体パターンに
高融点の材料を用いるので、該導体パターンと拡散層と
の接続部の下部のジャンクシ８ンにブレークダウン電流
が集中し、該接続部が高温に加熱された際にも導体パタ
ーンは溶融されることがないタ′５−Ｃ１１拡散層のシ
ャンクシ日ンが破壊されない。又Ａｔ入力配線は前記拡
散層との接続部から離れた領域で導体パターン１こ接続
され、且つ導体パターンは前述したように低いシート抵
抗を有し、該導体パターン内を流れるフレークタウン’
１ｆｆｉｊ？こより自己７１１１熱されることか極めて
少いので、該ｈｔ人人力配接接続部低温ｌこ保たオフ、
該部分に於てＡ７人力配組が溶融することがない。
従って本発明によれば、入力保護回路のサージ耐力が増
し、ム；ｔｓ１ｃの静゛Ｉ！虱に対ｆる゛討１生を向上
せしめることができる。
し、ム；ｔｓ１ｃの静゛Ｉ！虱に対ｆる゛討１生を向上
せしめることができる。
第１図は入力保瞠し１路の等価回路し′１、絹２図乃至
第４図は従来Ｑコ入力保し回路の平面図（イ）及びＡ−
Ａ’矢摺１断面図（Ｌｌ、第５図は不発り１０入力保護
回祁に於Ｃブるー￥施例の平面ｌ（イ１及びＩ、 −、
Ａ’矢祝鵬面図（ＣＪｌである。 図に於て、１１はｐ捜シリコン基板、１２はｎ型拡散層
、１３は第１の絶Ｍｖ、 １４ 、 ｌ ４’は配線コ
ンタク１、窓、１５はモリフチ゛ン／・シリサイド・パ
ターン、１６は第２の絶縁膜、１７はアルミニウム入力
配線を示す。 椿 １ 飼 第２図 夢 ３ 図 千 ４ 図
第４図は従来Ｑコ入力保し回路の平面図（イ）及びＡ−
Ａ’矢摺１断面図（Ｌｌ、第５図は不発り１０入力保護
回祁に於Ｃブるー￥施例の平面ｌ（イ１及びＩ、 −、
Ａ’矢祝鵬面図（ＣＪｌである。 図に於て、１１はｐ捜シリコン基板、１２はｎ型拡散層
、１３は第１の絶Ｍｖ、 １４ 、 ｌ ４’は配線コ
ンタク１、窓、１５はモリフチ゛ン／・シリサイド・パ
ターン、１６は第２の絶縁膜、１７はアルミニウム入力
配線を示す。 椿 １ 飼 第２図 夢 ３ 図 千 ４ 図
Claims (1)
- 入力端子と所定の回路間に入力保護回路が配役された半
導体装置であって、該入力保護回路はクランプ・ダイオ
ード及び直列抵抗として機能１−る拡散層を備え、該拡
散層が高融点金属層若しくは高融点金属の珪化物層から
なる高融点導体パターンを介して前記入力端子に接続さ
れＣ／Ｌることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212461A JPS59107555A (ja) | 1982-12-03 | 1982-12-03 | 半導体装置 |
| DE8383306858T DE3375863D1 (en) | 1982-12-03 | 1983-11-10 | A mis integrated circuit device protected from static charge |
| EP83306858A EP0112034B1 (en) | 1982-12-03 | 1983-11-10 | A mis integrated circuit device protected from static charge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212461A JPS59107555A (ja) | 1982-12-03 | 1982-12-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107555A true JPS59107555A (ja) | 1984-06-21 |
| JPH0334660B2 JPH0334660B2 (ja) | 1991-05-23 |
Family
ID=16623013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212461A Granted JPS59107555A (ja) | 1982-12-03 | 1982-12-03 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0112034B1 (ja) |
| JP (1) | JPS59107555A (ja) |
| DE (1) | DE3375863D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241963A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065749B2 (ja) * | 1986-05-22 | 1994-01-19 | 日本電気株式会社 | 半導体装置 |
| DE3714647C2 (de) * | 1987-05-02 | 1993-10-07 | Telefunken Microelectron | Integrierte Schaltungsanordnung |
| US5225896A (en) * | 1989-02-01 | 1993-07-06 | U.S. Philips Corporation | Protection element and method of manufacturing same |
| NL8900239A (nl) * | 1989-02-01 | 1990-09-03 | Philips Nv | Protectie-element en werkwijze ter vervaardiging daarvan. |
| NL8900593A (nl) * | 1989-03-13 | 1990-10-01 | Philips Nv | Halfgeleiderinrichting met een beveiligingsschakeling. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521169A (en) * | 1978-08-02 | 1980-02-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Bipolar integrated circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4332839A (en) * | 1978-12-29 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide |
| DE3027954A1 (de) * | 1980-07-23 | 1982-02-25 | Siemens AG, 1000 Berlin und 8000 München | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben |
| JPS57130461A (en) * | 1981-02-06 | 1982-08-12 | Hitachi Ltd | Semiconductor memory storage |
-
1982
- 1982-12-03 JP JP57212461A patent/JPS59107555A/ja active Granted
-
1983
- 1983-11-10 EP EP83306858A patent/EP0112034B1/en not_active Expired
- 1983-11-10 DE DE8383306858T patent/DE3375863D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521169A (en) * | 1978-08-02 | 1980-02-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Bipolar integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241963A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334660B2 (ja) | 1991-05-23 |
| DE3375863D1 (en) | 1988-04-07 |
| EP0112034A2 (en) | 1984-06-27 |
| EP0112034B1 (en) | 1988-03-02 |
| EP0112034A3 (en) | 1985-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006072A (ko) | 반도체 장치와 그의 제조방법 | |
| CN100539149C (zh) | 半导体装置及其制造方法 | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| JPS59107555A (ja) | 半導体装置 | |
| KR870003561A (ko) | 반도체장치 | |
| JPH03171657A (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP4963024B2 (ja) | 静電気保護用半導体装置 | |
| JP4029549B2 (ja) | 半導体装置 | |
| KR920007784B1 (ko) | 에미터안정화저항을구비한고주파반도체장치및그제조방법 | |
| KR100189036B1 (ko) | 반도체 디바이스 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| KR100644895B1 (ko) | 자기정렬방식에 의한 양방향문턱전압 특성을 갖는제너다이오드의 제조방법 | |
| US7759767B2 (en) | Pinched poly fuse | |
| JPS62179756A (ja) | 半導体装置 | |
| JPS62172739A (ja) | 半導体集積回路 | |
| JPH0256815B2 (ja) | ||
| JPH01283851A (ja) | 半導体装置 | |
| JPH025478A (ja) | 半導体装置 | |
| TW410462B (en) | RC semiconductor integrated circuit having MIS surge protector | |
| JPH0330363A (ja) | 入出力保護回路を備えた半導体集積回路装置 | |
| JPH0462838A (ja) | 半導体装置 | |
| JPH0456227A (ja) | 半導体装置 | |
| JPS59208854A (ja) | 半導体装置 | |
| JPH0381310B2 (ja) |