JPS5836536B2 - ハンドウタイスイツチ - Google Patents
ハンドウタイスイツチInfo
- Publication number
- JPS5836536B2 JPS5836536B2 JP50100190A JP10019075A JPS5836536B2 JP S5836536 B2 JPS5836536 B2 JP S5836536B2 JP 50100190 A JP50100190 A JP 50100190A JP 10019075 A JP10019075 A JP 10019075A JP S5836536 B2 JPS5836536 B2 JP S5836536B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- switch
- pnpn
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000000694 effects Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08124—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は等価的にＰＮＰＮｄ層構造の３つのＰＮ接合を
有するＰＮＰＮスイッチを用いた半導体スイッチの特性
改良に関するもので、特にｄυ／ｄｉ耐量が大きく、か
つ高感度で動作する半導体スイッチを提供するものであ
る。
有するＰＮＰＮスイッチを用いた半導体スイッチの特性
改良に関するもので、特にｄυ／ｄｉ耐量が大きく、か
つ高感度で動作する半導体スイッチを提供するものであ
る。
ＰＮＰＮＪ層構造の半導体スイッチ（以下単にＰＮＰＮ
スイッチという）には、アノードとカソード電極のみ取
り出したＰＮＰＮダイオード、カソードゲート制御端子
も取り出した３端子サイリスク、さらにアノードゲート
制御端子をも取り出した４端子サイリスク等があり、自
己保持機能を持ったスイッチ素子として種々の制御装置
等に使用されている。
スイッチという）には、アノードとカソード電極のみ取
り出したＰＮＰＮダイオード、カソードゲート制御端子
も取り出した３端子サイリスク、さらにアノードゲート
制御端子をも取り出した４端子サイリスク等があり、自
己保持機能を持ったスイッチ素子として種々の制御装置
等に使用されている。
しかし乍ら、これらＰＮＰＮスイッチは遮断中にアノー
ドとカソード間に急激な順方向電圧が加わると閉成して
しまうという欠点を持っている。
ドとカソード間に急激な順方向電圧が加わると閉成して
しまうという欠点を持っている。
これはｄυ／ｄｔ効果（あるいはレイド効果）と呼ばれ
るもので、この問題を避ける方法が種々提案されている
。
るもので、この問題を避ける方法が種々提案されている
。
一般的にはＰＮＰＮスイッチのカソードゲートＧＫとカ
ソードＫ間に抵抗を接続する方法が取られている。
ソードＫ間に抵抗を接続する方法が取られている。
しかしこの方法で高いｄυ／ｄｉ耐量を得るためには上
記抵抗は低抵抗とする必要があり、ゲート感度が悪くな
るという欠点を本質的に持っている。
記抵抗は低抵抗とする必要があり、ゲート感度が悪くな
るという欠点を本質的に持っている。
そこでｄυ／ｄｔ耐量が高くかつゲート感度が良いＰＮ
ＰＮスイッチを得る手段として第１図図示の如（ＰＮＰ
トランジスタＱ１，ＮＰＮ トランジスタＱ２で構成さ
れたＰＮＰＮスイッチのカソードゲートＧＫとカソード
Ｋ間にトランジスタＱ３を接続し、過渡電圧が加わった
時のみトランジスタＱ３が動作してカソードゲートＧＫ
，カソードＫ間を短絡するようにＰＮＰＮスイッチのア
ノードＡとトランジスタＱ３のベース間に容量性素子Ｃ
を接続した回路が米国特許３，６ ０ ９，４ １ ３
に提示されている。
ＰＮスイッチを得る手段として第１図図示の如（ＰＮＰ
トランジスタＱ１，ＮＰＮ トランジスタＱ２で構成さ
れたＰＮＰＮスイッチのカソードゲートＧＫとカソード
Ｋ間にトランジスタＱ３を接続し、過渡電圧が加わった
時のみトランジスタＱ３が動作してカソードゲートＧＫ
，カソードＫ間を短絡するようにＰＮＰＮスイッチのア
ノードＡとトランジスタＱ３のベース間に容量性素子Ｃ
を接続した回路が米国特許３，６ ０ ９，４ １ ３
に提示されている。
しかし乍ら、この方法はトランジスタＱ３のベース・エ
ミツタ間が解放になっているので容量性素子Ｃの放電回
路がトランジスタＱ３のベニス・エミツク間逆耐圧を通
して形成されることになり、繰返し過渡電圧が加わる時
には保護用トランジスタＱ３が十分駆動されないでｄυ
／ｄｔ保護の役目を果さないことがある。
ミツタ間が解放になっているので容量性素子Ｃの放電回
路がトランジスタＱ３のベニス・エミツク間逆耐圧を通
して形成されることになり、繰返し過渡電圧が加わる時
には保護用トランジスタＱ３が十分駆動されないでｄυ
／ｄｔ保護の役目を果さないことがある。
また容量性素子Ｃとしてコンデンサを用いるのは半導体
集積回路には適さない。
集積回路には適さない。
そこで容量性素子ＣとしてＰＮ接合を利用する方法が考
えられるがこの場合にはｄυ／ｄｔ保護回路の逆耐圧が
低くなるため、ＰＮＰＮスイッチの持つ双方向の高耐圧
特性が損われる欠点を持つ。
えられるがこの場合にはｄυ／ｄｔ保護回路の逆耐圧が
低くなるため、ＰＮＰＮスイッチの持つ双方向の高耐圧
特性が損われる欠点を持つ。
この欠点を克服する方法として、先に特願昭４９−２７
１１５０特公昭５３−４１５８８号公報参照）にて出願
した第２図に示すような回路がある。
１１５０特公昭５３−４１５８８号公報参照）にて出願
した第２図に示すような回路がある。
すなわちｄυ／ｄｔ保護用トランジスタＱ３の駆動を容
量性の受動素子でなく電流増幅率の小さなＰＮＰトラン
ジスタＱ４を利用した構成とすることにより、ＰＮＰＮ
スイッチの持つ双方向の高耐圧特性に影響を与えること
なく、かつ容量性素子の充放電回路の影響による保護ト
ランジスタの駆動不足の欠点を改良したものである。
量性の受動素子でなく電流増幅率の小さなＰＮＰトラン
ジスタＱ４を利用した構成とすることにより、ＰＮＰＮ
スイッチの持つ双方向の高耐圧特性に影響を与えること
なく、かつ容量性素子の充放電回路の影響による保護ト
ランジスタの駆動不足の欠点を改良したものである。
しかしこの回路構成においては回路定数の設定を適切に
行わないと問題を起こす。
行わないと問題を起こす。
すなわちＰＮＰＮスイッチを構成するトランジスタＱ１
，Ｑ２が動作する時にはｄυ／ｄｉ保護回路のトランジ
スタＱ４とＱ３モ同時に動作するのでトランジスタＱ４
の電流増幅率をＰＮＰＮスイッチのトランジスタＱ１に
比べて２〜３桁小さくしておかないと発振を起こしたり
、自己保持電流が大きくなる場合がある。
，Ｑ２が動作する時にはｄυ／ｄｉ保護回路のトランジ
スタＱ４とＱ３モ同時に動作するのでトランジスタＱ４
の電流増幅率をＰＮＰＮスイッチのトランジスタＱ１に
比べて２〜３桁小さくしておかないと発振を起こしたり
、自己保持電流が大きくなる場合がある。
このためＰＮＰ ｔ−ランジスタＱ４は過渡電圧が加わ
った時にはトランジスタＱ３を十分駆動するように比較
的大きなコレクタベース間接合容量が要求され、定常状
態においてはできるだけトランジスタＱ３を駆動しない
ように小さな電流増幅率が要求される。
った時にはトランジスタＱ３を十分駆動するように比較
的大きなコレクタベース間接合容量が要求され、定常状
態においてはできるだけトランジスタＱ３を駆動しない
ように小さな電流増幅率が要求される。
あるいはまた、定常状態では発振を引起こすようなｄυ
／ｄｔ保護回路の動作を止め過渡時には十分ｄυ／ｄｔ
保護回路を動作させるような適当な高抵抗Ｒ２を接続す
る方法があるが、いずれにしても容量性素子のように過
渡時と定常時で完全にｄυ／ｄｔ保護回路の動作をスイ
ッチするのは困難で適切な回路定数の設定が難かしい。
／ｄｔ保護回路の動作を止め過渡時には十分ｄυ／ｄｔ
保護回路を動作させるような適当な高抵抗Ｒ２を接続す
る方法があるが、いずれにしても容量性素子のように過
渡時と定常時で完全にｄυ／ｄｔ保護回路の動作をスイ
ッチするのは困難で適切な回路定数の設定が難かしい。
一方、本願と同一出願人に係る先願発明として、特願昭
５０−８５８２１号「サイリスク回路」がある。
５０−８５８２１号「サイリスク回路」がある。
これは第２図のトランジスタＱ４のコレクタとトランジ
スタＱ３のベース間に少なくとも１個のダイオードを接
続するとともに、トランジスタＱ３のベースと接地電位
部間にコンデンサを接続したものに相当するが、この回
路は上記コンデンサの存在に起因して次のような欠点が
生ずる。
スタＱ３のベース間に少なくとも１個のダイオードを接
続するとともに、トランジスタＱ３のベースと接地電位
部間にコンデンサを接続したものに相当するが、この回
路は上記コンデンサの存在に起因して次のような欠点が
生ずる。
即ち、このようなサイリスク回路を、直列に多段例えば
２段に接続して使用する場合、一方のサイリスク回路の
サイリスクが閉じると、他方のサイリスク回路のコンデ
ンサからそのトランジスタが駆動されて他方のサイリス
クの点弧が妨害され、主電流が流れないため一旦点弧し
た一方のサイリスクが開放に向かい、発振してしまうよ
うな問題を起こすものである。
２段に接続して使用する場合、一方のサイリスク回路の
サイリスクが閉じると、他方のサイリスク回路のコンデ
ンサからそのトランジスタが駆動されて他方のサイリス
クの点弧が妨害され、主電流が流れないため一旦点弧し
た一方のサイリスクが開放に向かい、発振してしまうよ
うな問題を起こすものである。
本発明の目的は、上述した従来回路の欠点を改良し、ｄ
υ／ｄｉ耐量が高く、定常のゲート感度は高感度で動作
し、双方向に高耐圧を有しかつ実現する場合の回路定数
の設定が容易なＰＮＰＮ構造の半導体スイッチを提供す
るにある。
υ／ｄｉ耐量が高く、定常のゲート感度は高感度で動作
し、双方向に高耐圧を有しかつ実現する場合の回路定数
の設定が容易なＰＮＰＮ構造の半導体スイッチを提供す
るにある。
本発明は等価的にＰＮＰＮ４層構造の３つのＰＮ接合を
有するＰＮＰＮスイッチと、スイッチング手段と、レベ
ルシフト回路とから構威され、スイッチング手段は上記
ＰＮＰＮスイッチの一方の端のＰＮ接合を短絡する如く
接続され、ＰＮＰＮスイッチの他方の端のＰＮ接合を介
して分流される電流は上記レベルシフト回路を介してス
イッチング手段に供給され、以ってこの電流でスイッチ
ング手段を駆動することを特徴とする半導体スイッチで
ある。
有するＰＮＰＮスイッチと、スイッチング手段と、レベ
ルシフト回路とから構威され、スイッチング手段は上記
ＰＮＰＮスイッチの一方の端のＰＮ接合を短絡する如く
接続され、ＰＮＰＮスイッチの他方の端のＰＮ接合を介
して分流される電流は上記レベルシフト回路を介してス
イッチング手段に供給され、以ってこの電流でスイッチ
ング手段を駆動することを特徴とする半導体スイッチで
ある。
以下、図を用いて本発明を詳細に説明する。
第３図は本発明に係る半導体スイッチの第１の実施例の
等価回路図で、Ｑ１とＱ２は各々ＰＮＰＮスイッチを構
或するＰＮＰトランジスタとＮＰＮトランジスタでＰエ
ミツタはアノードＡ，ＮベースはアノードゲートＧＡ，
ＰベースはカソードゲートＧＫ，Ｎエミツタはカンード
Ｋに対応する。
等価回路図で、Ｑ１とＱ２は各々ＰＮＰＮスイッチを構
或するＰＮＰトランジスタとＮＰＮトランジスタでＰエ
ミツタはアノードＡ，ＮベースはアノードゲートＧＡ，
ＰベースはカソードゲートＧＫ，Ｎエミツタはカンード
Ｋに対応する。
Ｑ３はカソードゲートＧＫ１カソードＫ間のＰＮ接合を
短絡するｄυ／ｄ ｔ効果保護用トランジスタ、Ｑ４は
ｄυ／ｄｉ効果保護用トランジスタＱ３を駆動するＰＮ
Ｐトランジスタ、Ｄ１は本発明にかかるレベルシフト回
路を構成するダイオード、Ｒ１は小さなｄυ／ｄｔ効果
を保護する抵抗である。
短絡するｄυ／ｄ ｔ効果保護用トランジスタ、Ｑ４は
ｄυ／ｄｉ効果保護用トランジスタＱ３を駆動するＰＮ
Ｐトランジスタ、Ｄ１は本発明にかかるレベルシフト回
路を構成するダイオード、Ｒ１は小さなｄυ／ｄｔ効果
を保護する抵抗である。
ＰＮＰＮスイッチを構成するＰＮＰ トランジスタＱ１
とｄυ／ｄｔ保護トランジスタの駆動用トランジスタＱ
４とは半導体集積回路でよく用いられる横形のＰＮＰト
ランジスタとすれば図示の如く７ルチコレクタ構造は容
易に得られる。
とｄυ／ｄｔ保護トランジスタの駆動用トランジスタＱ
４とは半導体集積回路でよく用いられる横形のＰＮＰト
ランジスタとすれば図示の如く７ルチコレクタ構造は容
易に得られる。
この構造ではｄυ／ｄ ｔ保護回路を接続したことによ
る耐圧の低下は防ぐことができる。
る耐圧の低下は防ぐことができる。
この回路を用いればＰＮＰＮスイッチがＯＮＬ，ている
定常状態においては、レベルシフトダイオードＤ１を入
れたことによりｄυ／ｄｉ保護用トランジスタＱ３は遮
断状態となる。
定常状態においては、レベルシフトダイオードＤ１を入
れたことによりｄυ／ｄｉ保護用トランジスタＱ３は遮
断状態となる。
従って保護トランジスタＱ３が動作することによる発振
や自己保持電流の増加という悪影響は避けることができ
る。
や自己保持電流の増加という悪影響は避けることができ
る。
またＰＮＰＮスイッチがターンオンすると、その直後の
トランジスタＱ３のベース電位は、第７図ｄに示すよう
に、ＰＮＰＮスイッチのカソードＫの電位からトランジ
スタＱ３のペースエミツタ間逆耐圧電圧分だけ下がった
電位まで押し下げられるが、トランジスタＱ４の働きに
よりすぐに電位は引き上げられアノード電圧からトラン
ジスタＱ４のコレククエミツタ間飽和電圧とダイオード
Ｄ１の順電圧降下分下がった電位に保たれる。
トランジスタＱ３のベース電位は、第７図ｄに示すよう
に、ＰＮＰＮスイッチのカソードＫの電位からトランジ
スタＱ３のペースエミツタ間逆耐圧電圧分だけ下がった
電位まで押し下げられるが、トランジスタＱ４の働きに
よりすぐに電位は引き上げられアノード電圧からトラン
ジスタＱ４のコレククエミツタ間飽和電圧とダイオード
Ｄ１の順電圧降下分下がった電位に保たれる。
従って次にｄυ／ｄｔ過渡電圧が加わった時には、トラ
ンジスタＱ４、ダイオードＤ１を通して保護トランジス
タＱ３が有効に駆動されてｄυ／ｄ ｔ耐量を高める。
ンジスタＱ４、ダイオードＤ１を通して保護トランジス
タＱ３が有効に駆動されてｄυ／ｄ ｔ耐量を高める。
第７図は本発明と従来方式と比較してｄυ／ｄｔ保護用
トランジスタＱ３のベース電位Ｖ ｂ Ｑ ｓの波形を
示す。
トランジスタＱ３のベース電位Ｖ ｂ Ｑ ｓの波形を
示す。
第７図のａはアノード電位■Ａの変化を示し、これに対
するトランジスタＱ３のベース電位Ｖ ｂ Ｑ ｓの変
化の模様はｂが従来の第１図の回路形式、Ｃが従来の第
２図の回路形式、ｄが本発明の第３図の回路形式となる
。
するトランジスタＱ３のベース電位Ｖ ｂ Ｑ ｓの変
化の模様はｂが従来の第１図の回路形式、Ｃが従来の第
２図の回路形式、ｄが本発明の第３図の回路形式となる
。
ＰＮＰＮスイッチがＯＮＬた時に各回路形式で差が出る
ことを示している。
ことを示している。
すなわちｂに示した第１図の回路形式では負に押し下げ
られたベース電位ｖｂＱ３はなかなか回復しないし、Ｃ
に示した第２図の回路形式ではすぐに回復するけれども
電位Ｖ ｂ Ｑ ３は０．７ｖとトランジスタＱ３も動
作していることを示している。
られたベース電位ｖｂＱ３はなかなか回復しないし、Ｃ
に示した第２図の回路形式ではすぐに回復するけれども
電位Ｖ ｂ Ｑ ３は０．７ｖとトランジスタＱ３も動
作していることを示している。
一方本発明の第３図の回路形式ではｄのようにすぐに回
復し、しかも■ｂＱ３はトランジスタＱ３がＯＮＬない
０．４Ｖ程度の電位にとどまっている。
復し、しかも■ｂＱ３はトランジスタＱ３がＯＮＬない
０．４Ｖ程度の電位にとどまっている。
尚ｄυ／ｄｔ保護回路にレベルシフト回路を入れ、ＰＮ
ＰＮスイッチのＯＮ電圧と差を持たせることによりこの
差の間の電圧がｄυ／ｄｔとして加わった時にはｄυ／
ｄｔ保護回路が動作できない無保護状態となり、ＰＮＰ
Ｎスイッチが誤閉成することが考えられるがこの小さな
ｄυ／ｄｔ保護は比較的高い抵抗Ｒ１で行えばよい。
ＰＮスイッチのＯＮ電圧と差を持たせることによりこの
差の間の電圧がｄυ／ｄｔとして加わった時にはｄυ／
ｄｔ保護回路が動作できない無保護状態となり、ＰＮＰ
Ｎスイッチが誤閉成することが考えられるがこの小さな
ｄυ／ｄｔ保護は比較的高い抵抗Ｒ１で行えばよい。
このＲ１はＰＮＰＮスイッチのカソードゲートＧＫとカ
ソードＫ間が完全に開放された状態ではリーク電流でも
閉成してしまうので、それを防ぐためにも必要である。
ソードＫ間が完全に開放された状態ではリーク電流でも
閉成してしまうので、それを防ぐためにも必要である。
ＰＮＰＮスイッチを大電流の用途に使う場合や高温雰囲
気で使う場合にはレベルシフトダイオードＤ１一段では
定常状態におけるｄυ／ｄｔ保護回路の動作を止め切れ
ないケースが考えられるがそのような場合には第４図図
示の如くレベルシフトダイオードＤ２を接続してレベル
シフト２段構成にしてもよいし、第５図に示した如く抵
抗Ｒ３を直列に挿入してもよい。
気で使う場合にはレベルシフトダイオードＤ１一段では
定常状態におけるｄυ／ｄｔ保護回路の動作を止め切れ
ないケースが考えられるがそのような場合には第４図図
示の如くレベルシフトダイオードＤ２を接続してレベル
シフト２段構成にしてもよいし、第５図に示した如く抵
抗Ｒ３を直列に挿入してもよい。
さらに第６図図示の如く大きなｄυ／ｄｔ保護用トラン
ジスタＱ５と小さなｄυ／ｄｔ保護用抵抗Ｒ１をＰＮＰ
Ｎスイッチの別々のＰＮ接合を短絡するように接続して
もよい。
ジスタＱ５と小さなｄυ／ｄｔ保護用抵抗Ｒ１をＰＮＰ
Ｎスイッチの別々のＰＮ接合を短絡するように接続して
もよい。
すなわちＰＮＰＮスイッチのアノードＡとアノードゲ゛
一トＧＡ間にｄυ／ｄ ｔ保護用のＰＮＰＩ−ランジス
タＱ５を接続し、ＰＭＰＮスイッチのＮＰＮ｝ランジス
タＱ２と並列にｄυ／ｄｉ保護トランジスタｑの駆動用
ＮＰＮ ｌ−ランジスタＱ６を接続しＱ，とＱ６の間に
はレベルシフトダイオードＤ１を接続する。
一トＧＡ間にｄυ／ｄ ｔ保護用のＰＮＰＩ−ランジス
タＱ５を接続し、ＰＭＰＮスイッチのＮＰＮ｝ランジス
タＱ２と並列にｄυ／ｄｉ保護トランジスタｑの駆動用
ＮＰＮ ｌ−ランジスタＱ６を接続しＱ，とＱ６の間に
はレベルシフトダイオードＤ１を接続する。
アノードとアノードゲート間の耐圧で逆耐圧を負担する
ＰＮＰＮスイッチでは小さなｄυ／ｄｔ保護用の抵抗Ｒ
１はアノードゲートＧＡとアノードＡ間に接続するとＰ
ＮＰＮスイッチの逆耐圧が低くなるのでカソードゲート
ＧＫとカソードＫ間に接続する。
ＰＮＰＮスイッチでは小さなｄυ／ｄｔ保護用の抵抗Ｒ
１はアノードゲートＧＡとアノードＡ間に接続するとＰ
ＮＰＮスイッチの逆耐圧が低くなるのでカソードゲート
ＧＫとカソードＫ間に接続する。
第３図、第４図、第５図図示のＰＮＰ Ｉ−ランジスタ
Ｑ４はマルチコレクタ構造で表わしたがもちろん第６図
のように個別のＰＮＰトランジスタを使用してもよい。
Ｑ４はマルチコレクタ構造で表わしたがもちろん第６図
のように個別のＰＮＰトランジスタを使用してもよい。
尚、ＰＮＰＮスイッチは第３図、第４図、第５図、第６
図に示すように、ＰＮＰ トランジスタＱ１とＮＰＮＩ
−ランジスタＱ２で構成してもよいが、サイリスクのよ
うに一体の半導体として構成したものでも良い。
図に示すように、ＰＮＰ トランジスタＱ１とＮＰＮＩ
−ランジスタＱ２で構成してもよいが、サイリスクのよ
うに一体の半導体として構成したものでも良い。
すなわち、等価的にＰＮＰＮ４層構造を有するスイッチ
であれば良い。
であれば良い。
またＰＮＰＮスイッチとしてアノードＡとアノードゲー
トＧＡ間の耐圧が低く逆にカンードＫとカソードゲート
ＧＫ間の耐圧が高＜ＰＮＰＮスイッチの順逆耐圧をカソ
ードゲートＧＫの両接合で負担するようなものにおいて
は、小さなｄυ／ｄｔ保護用抵抗をアノードＡとアノー
ドゲートＧＡ間に接続すればよい。
トＧＡ間の耐圧が低く逆にカンードＫとカソードゲート
ＧＫ間の耐圧が高＜ＰＮＰＮスイッチの順逆耐圧をカソ
ードゲートＧＫの両接合で負担するようなものにおいて
は、小さなｄυ／ｄｔ保護用抵抗をアノードＡとアノー
ドゲートＧＡ間に接続すればよい。
すなわち第６図における抵抗Ｒ１をｄυ／ｄｔ保護用の
ＰＮＰ ｌ−ランジスタＱ５と並列にＰＮＰＮスイッチ
のアノードＡとアノードゲートＧＡ間に接続したような
回路構成がとれ、また第３図、第４図、第５図等におけ
る抵抗Ｒ１をＰＮＰＮスイッチのアノードＡとアノード
ゲートＧＡ間に接続したような回路構成がとれる。
ＰＮＰ ｌ−ランジスタＱ５と並列にＰＮＰＮスイッチ
のアノードＡとアノードゲートＧＡ間に接続したような
回路構成がとれ、また第３図、第４図、第５図等におけ
る抵抗Ｒ１をＰＮＰＮスイッチのアノードＡとアノード
ゲートＧＡ間に接続したような回路構成がとれる。
さらにまた小さなｄυ／ｄｔ保護用受動素子としては抵
抗だけでなくコンデンサやダイオード等の容量性素子を
並列に接続してもよい。
抗だけでなくコンデンサやダイオード等の容量性素子を
並列に接続してもよい。
以上説明した如く本発明によれば、ＰＮＰＮスイッチが
ｄυ／ｄｉ効果により誤閉成するのを防止するために、
ＰＮＰＮスイッチの３つのＰＮ接合のうちの１つの接合
を短絡するように設けたｄυ／ｄｔ保護用トランジスタ
は、ＰＮＰＮスイッチの一方の主電極側から能動素子と
レベルシフト回路を通して駆動されるため、ＰＮＰＮス
イッチがＯＮしている状態では駆動されず自己保持電流
の増加や発振という悪影響を与える心配はないし、かつ
このトランジスタのベース電位はＰＮＰＮスイッチのタ
ーンオン時に一担押し下げられても電位差さえあれば動
作する駆動回路の働きですぐに回復するために従来のよ
うに放電用抵抗をペースエミツタ間に接続する必要がな
い。
ｄυ／ｄｉ効果により誤閉成するのを防止するために、
ＰＮＰＮスイッチの３つのＰＮ接合のうちの１つの接合
を短絡するように設けたｄυ／ｄｔ保護用トランジスタ
は、ＰＮＰＮスイッチの一方の主電極側から能動素子と
レベルシフト回路を通して駆動されるため、ＰＮＰＮス
イッチがＯＮしている状態では駆動されず自己保持電流
の増加や発振という悪影響を与える心配はないし、かつ
このトランジスタのベース電位はＰＮＰＮスイッチのタ
ーンオン時に一担押し下げられても電位差さえあれば動
作する駆動回路の働きですぐに回復するために従来のよ
うに放電用抵抗をペースエミツタ間に接続する必要がな
い。
従って回路定数の設定は非常に容易でかつ、大きなｄυ
／ｄｉが加わった時にはｄυ／ｄｔ保護用トランジスタ
の駆動電流は抵抗で側流されることなく有効にベース電
流として使われるため大きなｄυ／ｄｔ保護効果が期待
できる。
／ｄｉが加わった時にはｄυ／ｄｔ保護用トランジスタ
の駆動電流は抵抗で側流されることなく有効にベース電
流として使われるため大きなｄυ／ｄｔ保護効果が期待
できる。
またｄυ／ｄｔ保護用トランジスタとこれを駆動する回
路は総合して双方向に高耐圧を有するように構成できる
のでＰＮＰＮスイッチの持つ双方向に高耐圧を有すると
いう利点が損われることはない。
路は総合して双方向に高耐圧を有するように構成できる
のでＰＮＰＮスイッチの持つ双方向に高耐圧を有すると
いう利点が損われることはない。
もちろんこのトランジスタが動作できない領域を補う１
つのＰＮ接合を短絡するインピーダンス素子は小さなｄ
υ／ｄｔに対する保護用であり高インピーダンスにする
ことができるのでＰＮＰＮスイッチは小さなゲート電流
で閉成することができる。
つのＰＮ接合を短絡するインピーダンス素子は小さなｄ
υ／ｄｔに対する保護用であり高インピーダンスにする
ことができるのでＰＮＰＮスイッチは小さなゲート電流
で閉成することができる。
さらに本発明の回路はコンデンサが不要のため半導体集
積回路化が容易である。
積回路化が容易である。
そして本発明では、上記先願（特願昭５０８５８２１号
）において必須の構成とするコンデンサを積極的になく
しているため、その先願の発明において問題となった発
振現象もなく、性能上まことに有益なものである。
）において必須の構成とするコンデンサを積極的になく
しているため、その先願の発明において問題となった発
振現象もなく、性能上まことに有益なものである。
第１図、第２図は本発明に最も近い従来の半導体スイッ
チの等価回路図、第３図、第４図、第５図、第６図はい
ずれも本発明にかかる半導体スイッチの一実施例の等価
回路図、第７図は本発明にかかる半導体スイッチの動作
を説明する波形図を示す。 Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６・・・・・・トラ
ンジスタ、Ｄ１，Ｄ２・・・・・・ダイオード、Ｒｌ
ｔ Ｒ２ ，Ｒ３・・・・・抵抗、Ｃ・・・・・・コン
デンサ、Ａ・・・・・・アノード（Ｐエミツク）、ＧＡ
・・・・・・アノードゲート（Ｎベース）、ＧＫ・・・
・・・カソードゲート（Ｐベース）、Ｋ・・・・・・カ
ソード（Ｎエミツタ）。
チの等価回路図、第３図、第４図、第５図、第６図はい
ずれも本発明にかかる半導体スイッチの一実施例の等価
回路図、第７図は本発明にかかる半導体スイッチの動作
を説明する波形図を示す。 Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６・・・・・・トラ
ンジスタ、Ｄ１，Ｄ２・・・・・・ダイオード、Ｒｌ
ｔ Ｒ２ ，Ｒ３・・・・・抵抗、Ｃ・・・・・・コン
デンサ、Ａ・・・・・・アノード（Ｐエミツク）、ＧＡ
・・・・・・アノードゲート（Ｎベース）、ＧＫ・・・
・・・カソードゲート（Ｐベース）、Ｋ・・・・・・カ
ソード（Ｎエミツタ）。
Claims (1)
- １ 等価的にＰＮＰＮ４層構造の３つのＰＮ接合を有す
るＰＮＰＮスイッチの一方の端のＰＮ接合をスイッチン
グ手段又はスイッチング手段と受動素子との並列回路に
よって短絡するようになした半導体スイッチにおいて、
上記スイッチング手段の制御端子には、上記ＰＮＰＮス
イッチの他方の端のＰＮ接合を通った電流の一部が能動
素子及びレベルシフト回路の直列回路を介して供給され
る如く接続されていることを特徴とする半導体スイッチ
。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50100190A JPS5836536B2 (ja) | 1975-08-20 | 1975-08-20 | ハンドウタイスイツチ |
| US05/715,156 US4071779A (en) | 1975-08-20 | 1976-08-17 | Semiconductor switch |
| AU16964/76A AU480847B2 (en) | 1975-08-20 | 1976-08-19 | Semiconductor switch |
| DE2637356A DE2637356C3 (de) | 1975-08-20 | 1976-08-19 | Halbleiterschalter |
| CA259,391A CA1064107A (en) | 1975-08-20 | 1976-08-19 | Four-layered semiconductor switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50100190A JPS5836536B2 (ja) | 1975-08-20 | 1975-08-20 | ハンドウタイスイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5224455A JPS5224455A (en) | 1977-02-23 |
| JPS5836536B2 true JPS5836536B2 (ja) | 1983-08-10 |
Family
ID=14267370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50100190A Expired JPS5836536B2 (ja) | 1975-08-20 | 1975-08-20 | ハンドウタイスイツチ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4071779A (ja) |
| JP (1) | JPS5836536B2 (ja) |
| CA (1) | CA1064107A (ja) |
| DE (1) | DE2637356C3 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549034A (en) * | 1978-10-04 | 1980-04-08 | Hitachi Ltd | Semiconductor switch |
| US4213067A (en) * | 1978-12-22 | 1980-07-15 | Eaton Corporation | Integrated gate turn-off device with non-regenerative power portion and lateral regenerative portion having split emission path |
| US4315168A (en) * | 1979-10-05 | 1982-02-09 | Hitachi, Ltd. | Semiconductor switch |
| US4571501A (en) * | 1983-10-12 | 1986-02-18 | Acme-Cleveland Corporation | Electronic control circuit |
| US4614897A (en) * | 1984-05-11 | 1986-09-30 | Rca Corporation | Switching circuit |
| DE3422132C1 (de) * | 1984-06-14 | 1986-01-09 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schutzschaltungsanordnung |
| US5086242A (en) * | 1990-10-16 | 1992-02-04 | Harris Corporation | Fast turn-off of thyristor structure |
| FR3036001A1 (fr) * | 2015-05-05 | 2016-11-11 | St Microelectronics Tours Sas | Commutateur bidirectionnel de puissance |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085821A (ja) * | 1973-11-28 | 1975-07-10 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7108233A (ja) * | 1971-06-16 | 1972-12-19 |
-
1975
- 1975-08-20 JP JP50100190A patent/JPS5836536B2/ja not_active Expired
-
1976
- 1976-08-17 US US05/715,156 patent/US4071779A/en not_active Expired - Lifetime
- 1976-08-19 DE DE2637356A patent/DE2637356C3/de not_active Expired
- 1976-08-19 CA CA259,391A patent/CA1064107A/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085821A (ja) * | 1973-11-28 | 1975-07-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2637356A1 (de) | 1977-03-10 |
| AU1696476A (en) | 1977-03-03 |
| DE2637356B2 (de) | 1979-12-06 |
| DE2637356C3 (de) | 1980-08-14 |
| CA1064107A (en) | 1979-10-09 |
| JPS5224455A (en) | 1977-02-23 |
| US4071779A (en) | 1978-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365170A (en) | Semiconductor switch | |
| US4125787A (en) | Semiconductor switch circuit | |
| JPS5836536B2 (ja) | ハンドウタイスイツチ | |
| US4063115A (en) | Semiconductor switch | |
| US4041332A (en) | Semiconductor switch device | |
| US4084110A (en) | Semiconductor switch | |
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| JPS585526B2 (ja) | ハンドウタイスイツチ | |
| JPS60240158A (ja) | 半導体回路 | |
| JP2684228B2 (ja) | コレクタ側に共振性負荷を有する電力デバイスのための集積化駆動回路におけるバイポーラトランジスタの降伏に対する保護用デバイス | |
| JPS6127932B2 (ja) | ||
| JPS61158175A (ja) | プレ−ナ型トランジスタ装置 | |
| US4277696A (en) | Semiconductor switch circuit | |
| JPS585609B2 (ja) | 半導体スイッチ回路 | |
| JPS585608B2 (ja) | 半導体スイツチ回路 | |
| JPH0224052B2 (ja) | ||
| JPH0326679Y2 (ja) | ||
| JPS6043692B2 (ja) | 半導体スイツチ | |
| JPH0334694B2 (ja) | ||
| JPH0324816B2 (ja) | ||
| JPS6040739B2 (ja) | 半導体スイツチ | |
| JPS63111719A (ja) | 半導体スイツチ | |
| JPS60167522A (ja) | 半導体スイツチ | |
| JPH056932B2 (ja) | ||
| JPS6331216A (ja) | パルス発生回路 |