JPS58100462A - 電界効果形トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（１）　　発明の技術分野 本発明は電界効果形トランジスタに係り、特にシ嘗ット
キ・バリア電界効果形トランジスタノ電極構造に関する
。 （勾　技術の背景 超高速動作用（高周波駆動用）の集積回路装置（ＩＣ）
として、シリコンに比べて大きなキヤ＋７ア易動度を有
し、且つ低配線容量の信号線の形成が容易なガリウム・
砒素ＩＣ１ｌの化合物半導体ＩＣが提供されている。そ
して該ＩＣに於ける能動素子はシ璽ットキ・バリア電界
効果形トランジスタ（８Ｂ　ＦＥＴ　）によりて形成さ
れ、その出力段には通常外部回路駆動用の素子として大
電流制御用の８８　ＦＥＴが配設される。この大電流制
御用の８８　ＦＥＴに於ては、キャリアの量を増すため
にチャネル領域の幅を広くする必要があり、従ってゲー
ト電電ストライプの長さが長くなる。そのためゲート電
極を小電力用と同様に一本のストライプで形成するとゲ
ート電極の抵抗等により信号が減衰し、高周波特性が低
下する。この問題を避けるために大電流制御用　８Ｂ　
ＦＥＴに於ては短いゲート電極ストライプを多数並列接
続し、合計のゲート電極ストライプの長さを増して広い
ゲート幅を実現することにより、高周波特性を劣化させ
ずに大電流制御が可動なゲート電極構造を形成している
。本発明はこのようなゲート電極を有するシ曹ットキ・
バリア電界効果形トランジスタ（ＳＢＦＥＴ　）に関す
るものである。 （２）従来技術と問題点 第１図は従来の上記大電流制御用　ＳＢ　ＦＥＴの透視
平面図を示したもので、図中、１は半絶縁性ガリウム・
砒素（ＧａＡｓ）基板、２はＮ型能動層領域、３はゲー
ト電極、４はソース領域、５はドレイン領域、６はソー
ス電極、７はドレイン電極、８はゲート口バスｔｆｆｌ
、９はソース−バス電極、１０はドレイン・パス電極を
表わしており、図示されないがゲート・パス電極８とソ
ース電極′６の間には絶縁膜が介在せしめられている。 そして該構造に於て素子の動作速度を向上させるために
チャネル長即ちソース領域４とドレイン領域５の間隔が
狭いことを要求され、チャネル領域とゲート電極３の位
置ずれを防止するうえでソース領域４とドレイン領域５
をゲー、ト電極４にセルファラインさせて形成する必要
がある。そして具体的にはゲート電極３をｉスフとして
イオン注入によりソース領域４とドレイン領域５が形成
されるが、この際これら領域を活性化するために５ｓｏ
（”Ｃ：］程度の熱処理が必要である。従りてゲート電
極３の材料としてはＧ！ＩＡＩＩに対して高温に於ても
不活性なチタン・タングステン（ＴＩＷ）シリサイド等
高融点のシ璽ットキ電極材料を選ばなければならない。 そして一般に高融点のシ曹ットキ電極材料は、金（Ａｕ
）やアルミニウム（人り等通常用いられるシ、ットキ電
極材料に比べて２〔桁〕程度高い比抵抗を有するため、
ゲート電極３を並列に接続するゲート・パス電極８（ゲ
ート電極３と同材料で同時に形成す石）の抵抗が高くな
るので、給電点から各ゲート電極３までの直列抵抗の相
違により各ゲート電極３の動作（各ゲート電極に対応す
る単位ＦＥＴの動作）がアンバランスになり、トランジ
スタの高速動作性能が低下する。 第２図はこの状態を示した等価回路図で、図中Ｓはソー
ス、ＧＦｉゲート、Ｄはドレイン、ｒｌ＊ｒ２ｐｒｓ＊
’４はゲート・バス電極の抵抗を表わしている。 α）発明の目的 本発明は上記問題点に鑑み、ゲート・バス電極の抵抗を
減少せしめ、各ゲート電極の動作（単位ＦＥＴの動作）
を均一化することを目的とする。 （２））発明の構成 即ち本発明は、半絶縁性半導体基板面に設けた能動層領
域上に複数のソース電極、ゲート電極。 ドレイン電極含有し、能動層領域外の一方の側にソース
電極を並列に接続するソース・バス電弧とゲート電極を
並列に接続するゲート・パス電極が、他方の個にドレイ
ン電極を並列に接続するドレイン・バス電極がそれぞれ
配設されてなる電界効果形トランジスタに於て、ゲート
電極が絶縁膜を介してソース・バス電極の外ｉｔ＋＋ｔ
で延在せしめられており、ゲート・バス電極がソース・
バスを極の外側に配設されてなること、及び更に該ゲー
ト・パス電極が上面に低比抵抗のオーバレイ電極を被着
した構造′を有してなることを特徴とする。 （−）　　発明の実施例 以下本発明を一実施例について、第３図に示す透視平面
図（ａ）、Ａ−Ａ’矢視断面図山）、Ｂ−Ｂ／矢視断面
図（ｅ）、ｃ　−ｃ’矢視断面図（ｄ）、Ｄ−ｔ）’矢
視断面図（ｅ）、Ｅ−ＥＴ矢視断面図（

【）を用いて詳
細に説明する。 本発明のショットキ・バリア電界効果形トランジスタ（
ＳＢ　ＦＥＴ　）は、例えば！３図（ａ）乃至（Ｑに示
すような構造を有している。即ち半絶縁性ガリウム砒素
（ＧａＡｓ）基板１１の上面に方形を有するＮ型能動層
領域１２が画定形成されており、該基板上にＮ型能動層
領域１２上から皺領域の片側の半絶縁性ＧＪＩＡＳ基板
１１面に延在し、幀延在部の末端に於て例えば６〔μｍ
）ｙｍ度の幅を有するチタン・タングステン（ＴｉＷ）
シリサイド・ゲート・パス電極１３′に並列に接続され
た例えば２〔μｍ〕程度の幅を有する複数条のＴｉＷシ
リサイド・ゲート電極１４が、例えば１０〔−ｍ〕程度
の間隔で配設されている。そして該ゲート電極１４の画
情に表出するＮ型能動層領域には、Ｎ型ソース領域１５
成るいはＮｌｌ！ドレイン領域１６がそれぞれ形成され
ている。又これらＮ型ソース領域１５成るいはＮ型ドレ
イン領域１６上には、ゲート電極１４と例えば２〔μｍ
〕程度の間隔を保って例えば金（Ａｕ）／ゲルマニウム
（Ｇｅ）等からなり６〔μｍ〕程度の幅を有する帯状の
ソース・オーミック電極１７′及びドレイン・オーミッ
ク電極１８′がそれぞれ形成されている。そして上記ゲ
ート・バス電極１３′、ゲート電極１４．　ソース・オ
ーミック電極１７′、ドレイン・オーミック電極１８′
の形成された基板上が、例えば二酸化シリコン等からな
る絶縁膜Ｉ９で被後されており、該絶縁膜１９に前記ゲ
ート・パス電極１３′、ソース・オーミ。 り電極１７′、ドレイン・オーミック電極１８′の上面
の殆んど全域を表出する電極コンタクト窓２０がそれぞ
れ形成されている。セして１絶縁膜１９上に前記電極コ
ンタク）慾２０全域に於てＴＩＷシリサイド・ゲート・
パス電極１３／に接するゲート・パス弯オーバレイ電［
１３、ソース・オーミック電極１７′に接するソース−
オーバレイ電極］′ｌトレイン・オーミック電極１８／
に接するドレイン・オーバレイ電極１８、及びソース・
オーバレイ電極１７．　　ドレイン・オーバレイ電極１
８’）それぞれ並列に接続するソース・パス電極２１．
）”レイン・パス電極２２が形成されてなっている。な
お上記オーバレイ電極１３，１７．１８及びパス電極２
１．２２は低コンタクト抵抗及び低配線抵抗を有するチ
タｙ（Ｔｉ）−白金（Ｐｉ　）−金（Ａｕ）等の三層構
造によって形成され、その幅は例えば６〔μｍ〕程度と
する。又ソース・パス電極２１．）”レイン・パス電極
２２は何れも能動層領域１２の外部領域上に設けられ、
ソース・パス電極２１はケート・バス・オーバレイ電極
１３１１１１に於けるゲート・バス・オーバレイ電極１
３の内側に、ドレイン・パス電極２２は能動層領域外部
の他の側に設けられる。 このように本発明の構造に於ては、ＴＩＷシリサイド・
ゲート・パス電極１３’がソース・パス電極２１の外側
の広い領域上に形成される。従ってＴｉＷシリサイド・
ゲート・パス電極１３′を広い幅に形成できるので、そ
の直列抵抗を従来に比べ低くすることができる。又この
ようにＴｉＷシリサイド・ゲート−パス電極１３’をソ
ース−パス電極２１の外側に位置させることによって、
上記実施例のようにＴｉＷシリサイド・ゲート・バス電
極１３′上に低比抵抗を有するゲート・バス・オーバレ
イ電極】３を積層せしめた構造が可能になり、ゲート・
パス電極の直列抵抗を無視できるような低抵抗にするこ
とができる。 そして本発明の構造は上記利点を有するにかかわらず、
その製造工程は従来と変りがない。即ち先ず半絶縁性Ｑ
ａＡｓ基板１１上にに１の８１０２膿を化学気相成長し
、フォト・レジストをマスクとして第１の８１０２　膜
に窓明けし、し窓からシリコン・イオン（Ｓｌ　）の選
択注入を行った後、フォト・レジスト膜及び第１の　８
１０２膜を除去し、次いで該基板上を第２の化学気相成
長５ｉｆｔ膜で覆って８５０　（’Ｃ）程度でアニール
処理し、ＮＷ能動層領域１２を形成する。なお上記イオ
ン注入条件は、例えば６０　（ＫｅＶ　）　、　ＩＸＩ
　Ｏ”（ａｉｍ／ｃＩｉ〕程度である。次いで第２の５
ｉｆｔ膜を除去した後、厚さ５０００（Ｘ）程度のＴＩ
Ｗシリサイド層をスパッタリング形成し、次いでリアク
ティブ・イオン・エツチング等によりＴＩＷシリサイド
層のパターンニングを行りて、１１ｗシリサイド・ゲー
ト電極１４及びＴＩＷシリサイド・ゲート・パス電極１
１を形成する。次いで該基板上に第３の８１０２膜を化
学気相成長し、フォト・レジストをマスクとして該５１
０２膜に前記Ｎ型能動層領域を殆んど全域にわたつて表
出する窓を形成し、該窓からＴＩＷシリサイド・ゲート
電極１４をマスクとし、該ゲート電極にセルファライン
させてＳｌ　　を選択的に注入し、次いでフォト・レジ
スト及び第３−の５１０２膜を除去した後、該基板面上
を新たに化学気相成長させた第４のＳｉ０ｇ膜で覆って
８５０　（”Ｃ）程度のアニール処理を行って、ＴｉＷ
シリサイド電極電極１雨０領斌】５及びＮ型ドレイン領
域１６を形成する。 なお上記イオン注入条件は、例えば７０　（ＫｅＶ）２
Ｘ１０　　（ａｔｍ／ｉ）程度とする。次いで該基板上
にフォト・レジスト膜を形成し、該フォト・レジス）Ｉ
Ｉにソース電極及びドレイン電極に対応する窓を形成し
た後、該基板上に例えば４０００（Ａ）程度の厚さのＡ
ｕ／Ｇｅ層を蒸着形成し、次いでリフト・オフを行りて
ソース電極及びドレイン電極に対応するＡｕ／Ｇｅパタ
ーンを形成し、次いで４５０〔℃〕程度でアロイング処
理を施し、オーさツク・ソース電極１７′及びオーミッ
ク・ドレイン電極１８′を形成する。°次いで該基板上
に化学気相成長５１０２膜等からなる厚さ５０００［Ａ
）程度の絶縁膜１９を形成し、次いで通常のフォト・エ
ツチング法を用いて骸絶縁膜１９にＴＩＷゲート・バス
電極１３′，オーミック・ソース電極１７′，オーミ，
り・ドレイン電極１８′の上面をそれぞれ殆んど全域に
わたりた表出する電極コンタクト窓２０を形成し、次い
で該基板上に合計厚さ′６０００ＣＸ〕程度の’ｌ’ｌ
　−ｐｉ−Ａｕ層を形成し、次いで通常のフォト・エツ
チングによるパターンニングヲ行って、前記絶縁膜１９
上にＴｉ　−Ｐｉ　−Ａｕからなり、ＴＩＷシリサイド
・ゲート・バス１１１＆１３’に接するゲート・バス−
オーバレイ電極１３，ソース・オーミック電極１７′に
接するソース・オーバレイ電極】７及び該ソース・オー
バレイ電極１７を並列に接続するソース・パス電極２１
，　　ドレイ・オーミック電極１８′に接するドレイン
・オーバレイ電極１８及び骸ドレイン・オーバレイ電極
１８を並列に接続するドレイン・パス電極２２を形成す
れば良い。 （Ｆ）発明の効果 以上説明したように本発明によれば製造工程を複雑化す
ることなく、シ．，トキ・ゲート電界効果形トランジス
タに極めて低抵抗のゲート・バス１！極を配設せしめる
ことができる。従って本発明Ｆｉ複数のゲート１１Ｌ極
を有する大電流制御用のシ璽ットキ・ゲート電界効果形
トランジスタに於ける高速動作性能の向上が図れる。

【図面の簡単な説明】

第１図は従来の大電流制御用シ璽ットキ・ゲート電界効
果型トランジスタの透視平面図、第２図は同トランジス
タの等価回路図、第３図は本発明の一実施例に於ける透
視平面図（ａ）、Ａ−、Ａ’矢視断面図（ｂ）、Ｂ　−
　Ｂ’矢視断面図（Ｃ）、Ｃ　−　Ｃ’矢視断面図（ｄ
）、Ｄ　−　Ｄ’％視断面断面図）、Ｅ−４’矢視断面
図（「）でめる０ 図に於て、１１は半絶縁性ガリウム・砒素基板、１２は
Ｎ型能動層領域、１３′はチタン・タングステン・シリ
サイド・ゲート・パス電極、１３はゲート・バス・オー
バレイ電極、１４はチタン・タングステン・シリサイド
・ゲート電極、１５はＮ型ソース領斌、】６はＮ型ドレ
イン領斌、１７′はソース・オーミック電稜、１７はソ
ース−オーバレイ電極、１８′はドレイン・オー・ミッ
ク電極、１８はドレイン・オーバレイ電極、１９は絶縁
膜、２０は電極コンタクト窓、２１はソース・パス電極
、２２はドレイン・パス電極を示す。

Claims (1)

1. 【特許請求の範囲】 １、半絶縁性半導体基板面に設けた能動層領域上に、複
   数のソース電極、ゲート電極、ドレイン電極を有し、能
   動層領域外の一方の側にソース電極を並列に接続するソ
   ース・パス電極とゲート電御を並列に接続するゲート・
   パス電極が、他方の側にドレイン電極を並列に接続する
   ドレイン・パス電極がそれぞれ配設されてなる電界効果
   形トランジスタに於て、ゲート電極が絶縁膜を介してソ
   ース・ａ＜２電極の外＠まで延在せしめられており、ゲ
   ート・パス電極がソース・パス電極の外側に配設されて
   なることを＄１１とする電界効果形トランジスタ ２、上記ゲート・パス電極が、上面にオーバレイ電極を
   被着した構造を有してなることを特徴とする特許請求の
   範囲第１項記載の電界効果形トランジスタ。