JPH11312929A - 増幅回路のバイアス補償回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力信号電圧Ｖｉｎ，電源Ｖｃｃの変動があ
っても常時入力バイアス電流を補償することができる増
幅回路のバイアス補償回路を提供することを目的とす
る。 【解決手段】 第１のカレントミラー回路を構成するト
ランジスタＱＡ１，ＱＡ２のエミッタ電位を差動回路の
他方のトランジスタＱ４のベース電位を基準として第２
のトランジスタＱＡ６で設定するため、電源及び入力信
号の変動に対して差動回路の一方のトランジスタＱ３の
動作点と第１のトランジスタＱＡ３の動作点とが同様に
変化して互いに差異を生ずることがなく、また、第１の
カレントミラー回路を構成するトランジスタＱＡ２のコ
レクタ・エミッタ間電圧が入力信号の変動の影響を受け
ることを防止でき、常時入力バイアス電流を補償するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は増幅回路のバイアス
補償回路に関し、増幅回路の入力バイアス電流を補償す
る増幅回路のバイアス補償回路に関する。

【０００２】

【従来の技術】従来より増幅回路で信号が歪まないよう
に増幅回路の入力バイアス電流を補償することが行われ
ている。図３は従来の増幅回路のバイアス補償回路の一
例の回路図を示す。同図中、ｐｎｐトランジスタＱ１，
Ｑ２は共通接続されたベースをトランジスタＱ１のコレ
クタに接続され、それぞれのエミッタを電源Ｖｃｃに接
続されてカレントミラー回路を構成している。トランジ
スタＱ１，Ｑ２はそれぞれのコレクタをｎｐｎトランジ
スタＱ３，Ｑ４のコレクタに接続されて、トランジスタ
Ｑ３，Ｑ４の電流源として動作する。トランジスタＱ
３，Ｑ４はエミッタを共通接続され定電流源１０を通じ
て接地されており、トランジスタＱ３のベースに端子１
１より入力信号が供給され、トランジスタＱ４のベース
に端子１２より基準電圧Ｖ１が供給され、トランジスタ
Ｑ３，Ｑ４で差動増幅回路が構成されている。このトラ
ンジスタＱ４のコレクタから端子１３を介して信号が出
力される。

【０００３】また、ベースの面積比が２：１のｐｎｐト
ランジスタＱＡ１，ＱＡ２は共通接続されたベースをト
ランジスタＱＡ１のコレクタに接続され、それぞれのエ
ミッタを電源Ｖｃｃに接続されてカレントミラー回路を
構成しており、トランジスタＱＡ１，ＱＡ２それぞれは
コレクタをｎｐｎトランジスタＱＡ３，Ｑ３のベースに
接続されている。トランジスタＱＡ３のコレクタは電源
Ｖｃｃに接続され、エミッタは定電流源１４を通じて接
地されている。上記のトランジスタＱＡ１〜ＱＡ３及び
定電流源１４でバイアス補償回路が構成され、トランジ
スタＱ３のベースに流入する電流をトランジスタＱＡ２
のコレクタから供給している。

【０００４】

【発明が解決しようとする課題】図３に示す従来回路
で、トランジスタＱ３，Ｑ４の差動回路がバランスして
動作しているとき、入力バイアス電流つまりトランジス
タＱ３のベース電流Ｉｂｑ３は次式で表される。但し、
Ｉ２は定電流源１０の流す電流、Ｈｆｅｑ３はトランジ
スタＱ３の電流増幅率である。

【０００５】 Ｉｂｑ３＝Ｉ２／（２・Ｈｆｅｑ３） …（１） ここで、トランジスタＱＡ２のコレクタ電流Ｉｃｑａ２
は電流Ｉｂｑ３と同一に設定するため、トランジスタＱ
Ａ３の電流増幅率をＨｆｅｑａ３、トランジスタＱＡ２
のコレクタ電流をＩｃｑａ２、トランジスタＱＡ３のベ
ース電流をＩｂｑａ３として、次の関係となる。

【０００６】 Ｉｂｑ３＝Ｉ１／Ｈｆｅｑａ３ …（２） Ｉｃｑａ２＝Ｉｂｑａ３／２ …（３） （２），（３）式から Ｉｃｑａ２＝Ｉ１／（２・Ｈｆｅｑａ３） …（４） 定電流源１４の流す電流Ｉ１をＩ１＝Ｉ２、Ｈｆｅｑ３
＝Ｈｆｅｑａ３とする。

【０００７】 Ｉｃｑａ２＝Ｉ２／（２・Ｈｆｅｑ３） …（５） これから、 Ｉｃｑａ２＝Ｉｂｑ３ …（６） となる。ところが、入力信号の電圧をＶｉｎ、各トラン
ジスタＱＡ１，ＱＡ２，Ｑ１，Ｑ３のベース・エミッタ
間電圧降下をＶｂｅｑａ１，Ｖｂｅｑａ２，Ｖｂｅｑ
１，Ｖｂｅｑ３としたとき、トランジスタＱＡ３，Ｑ
３，ＱＡ２それぞれのコレクタ・エミッタ間電圧Ｖｃｅ
ｑａ３，Ｖｃｅｑ３，Ｖｃｅｑａ２は次のようになる。

【０００８】 Ｖｃｅｑａ３＝Ｖｂｅｑａ１＋Ｖｂｅｑａ２ …（７） Ｖｃｅｑ３＝Ｖｃｃ−Ｖｂｅｑ１−（Ｖｉｎ−Ｖｂｅｑ３） …（８） Ｖｃｅｑａ２＝Ｖｃｃ−Ｖｉｎ …（９） この（７），（８）式から入力信号電圧Ｖｉｎの変動に
よりトランジスタＱＡ３とＱ３の動作点が異なり（６）
式が成立しなくなる。また、（９）式から入力信号電圧
Ｖｉｎ，電源Ｖｃｃの変動によりトランジスタＱＡ２の
コレクタ・エミッタ間電圧が大きくなるとコレクタ電流
が増加するアリー効果のために（６）式が成立しなくな
るという問題があった。

【０００９】本発明は上記の点に鑑みなされたもので、
入力信号電圧Ｖｉｎ，電源Ｖｃｃの変動があっても常時
入力バイアス電流を補償することができる増幅回路のバ
イアス補償回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、増幅回路を構成する差動回路の一方のトランジスタ
のベースに入力される電流と同量のベース電流を流す第
１のトランジスタと、前記第１のトランジスタのベース
電流と同量の電流を前記差動回路の一方のトランジスタ
のベースに供給する第１のカレントミラー回路とを有
し、入力バイアスを補償する増幅回路のバイアス補償回
路において、前記第１のカレントミラー回路を構成する
トランジスタのエミッタ電位を前記差動回路の他方のト
ランジスタのベース電位を基準として設定する第２のト
ランジスタを有する。

【００１１】このように、第１のカレントミラー回路を
構成するトランジスタのエミッタ電位を差動回路の他方
のトランジスタのベース電位を基準として設定するた
め、電源及び入力信号の変動に対して差動回路の一方の
トランジスタの動作点と第１のトランジスタの動作点と
が同様に変化して互いに差異を生ずることがなく、ま
た、第１のカレントミラー回路を構成するトランジスタ
のコレクタ・エミッタ間電圧が入力信号の変動の影響を
受けることを防止でき、常時入力バイアス電流を補償す
ることができる。

【００１２】請求項２に記載の発明は、請求項１記載の
増幅回路のバイアス補償回路において、前記第１のトラ
ンジスタに電源を供給するダイオード接続された第３の
トランジスタを有する。このように、第１のトランジス
タに電源を供給するダイオード接続された第３のトラン
ジスタを設けることにより、差動回路の一方のトランジ
スタの動作点と第１のトランジスタの動作点とを同一に
することができる。

【００１３】請求項３に記載の発明は、請求項１記載の
増幅回路のバイアス補償回路において、前記第３のトラ
ンジスタと共に第２のカレントミラー回路を構成し、前
記第１のカレントミラー回路に電源を供給する第４のト
ランジスタを有する。このように、第１のカレントミラ
ー回路に電源を供給する第４のトランジスタと第３のト
ランジスタとで第２のカレントミラー回路を構成するこ
とにより、素子数を少なくして回路構成を簡単にするこ
とができる。

【００１４】

【発明の実施の形態】図１は本発明の増幅回路のバイア
ス補償回路の第１実施例の回路図を示す。同図中、図３
と同一部分には同一符号を付す。図１において、ｐｎｐ
トランジスタＱ１，Ｑ２は共通接続されたベースをトラ
ンジスタＱ１のコレクタに接続され、それぞれのエミッ
タを電源Ｖｃｃに接続されてカレントミラー回路を構成
している。トランジスタＱ１，Ｑ２はそれぞれのコレク
タをｎｐｎトランジスタＱ３，Ｑ４のコレクタに接続さ
れて、トランジスタＱ３，Ｑ４の電流源として動作す
る。トランジスタＱ３，Ｑ４はエミッタを共通接続され
定電流源１０を通じて接地されており、トランジスタＱ
３のベースに端子１１より入力信号が供給され、トラン
ジスタＱ４のベースに端子１２より基準電圧Ｖ１が供給
され、トランジスタＱ３，Ｑ４で差動増幅回路が構成さ
れている。このトランジスタＱ４のコレクタから端子１
３を介して信号が出力される。

【００１５】また、ベースの面積比が２：１のｐｎｐト
ランジスタＱＡ１，ＱＡ２は共通接続されたベースをト
ランジスタＱＡ１のコレクタに接続され、それぞれのエ
ミッタをｐｎｐトランジスタＱＡ５のコレクタ及びｐｎ
ｐトランジスタＱＡ６のエミッタに接続されて第１のカ
レントミラー回路を構成しており、トランジスタＱＡ
１，ＱＡ２それぞれはコレクタをｎｐｎトランジスタＱ
Ａ３，Ｑ３のベースに接続されている。第１のトランジ
スタＱＡ３のコレクタはｐｎｐトランジスタＱＡ４のコ
レクタに接続され、エミッタは定電流源１４を通じて接
地されている。

【００１６】第３のトランジスタＱＡ４，第４のトラン
ジスタＱＡ５は共通接続されたベースをトランジスタＱ
Ａ３のコレクタに接続され、それぞれのエミッタを電源
Ｖｃｃに接続されて第２のカレントミラー回路を構成し
ている。第２のトランジスタＱＡ６はベースを基準電圧
Ｖ１が供給される端子１２に接続され、コレクタを接地
されている。上記のトランジスタＱＡ１〜ＱＡ６及び定
電流源１４でバイアス補償回路が構成され、トランジス
タＱ３のベースに流入する電流をトランジスタＱＡ２の
コレクタから供給している。

【００１７】上記のトランジスタＱＡ４はトランジスタ
Ｑ３とＱＡ３の動作点を同一にするために設けられ、ト
ランジスタＱＡ６はトランジスタＱＡ２のコレクタ・エ
ミッタ間電圧を一定にするために設けられ、トランジス
タＱＡ５はトランジスタＱＡ１，ＱＡ２のカレントミラ
ー回路の電流源として設けられ、トランジスタＱＡ４と
ＱＡ５をカレントミラー構成とすることによりトランジ
スタＱＡ５のコレクタ電流の設定が不要となり、素子数
を削減できる。

【００１８】ここで、入力信号の電圧をＶｉｎ、各トラ
ンジスタＱ１，Ｑ３，Ｑ４，ＱＡ１，ＱＡ３，ＱＡ６の
ベース・エミッタ間電圧降下をＶｂｅｑ１，Ｖｂｅｑ
３，Ｖｂｅｑ４，Ｖｂｅｑａ１，Ｖｂｅｑａ３，Ｖｂｅ
ｑａ６としたとき、トランジスタＱＡ３，Ｑ３それぞれ
のコレクタ・エミッタ間電圧Ｖｃｅｑａ３，Ｖｃｅｑ３
は次のようになる。

【００１９】 Ｖｃｅｑａ３＝Ｖｃｃ−Ｖｂｅｑ４ −（Ｖｉｎ＋Ｖｂｅｑａ６−Ｖｂｅｑａ１−Ｖｂｅｑａ３） …（１０） Ｖｃｅｑ３＝Ｖｃｃ−Ｖｂｅｑ１−（Ｖｉｎ−Ｖｂｅｑ３） …（８） なお、（１０）式の右辺第１項と第２項はトランジスタ
ＱＡ３のコレクタ電位を表し、右辺第３項は端子１１，
１２間をイマジナリショートとしてトランジスタＱＡ３
のエミッタ電位を表している。（８）式についても同様
である。

【００２０】この（８），（１０）式において、Ｖｂｅ
ｑ４＝Ｖｂｅｑ１、Ｖｂｅｑａ６＝Ｖｂｅｑａ１、Ｖｂ
ｅｑａ３＝Ｖｂｅｑ３とみなすことができる。このた
め、 Ｖｃｅｑａ３＝Ｖｃｃ−Ｖｂｅｑ１ −（Ｖｉｎ＋Ｖｂｅｑａ６−Ｖｂｅｑａ６−Ｖｂｅｑ３） ＝Ｖｃｃ−Ｖｂｅｑ１−（Ｖｉｎ−Ｖｂｅｑ３） ＝Ｖｃｅｑ３ …（１１） この（１１）式から、トランジスタＱ３とトランジスタ
ＱＡ３とは動作点が同一であることが明らかとなる。ま
た、トランジスタＱＡ２のコレクタ・エミッタ間電圧Ｖ
ｃｅｑａ２は次のようになる。

【００２１】 Ｖｃｅｑａ２＝Ｖｉｎ＋Ｖｂｅｑａ６−Ｖｉｎ ＝Ｖｂｅｑａ６ …（１２） つまり、トランジスタＱＡ２のコレクタ・エミッタ間電
圧Ｖｃｅｑａ２は常時電圧Ｖｂｅｑａ６で一定となり、
アリー効果が発生しない。上記の（１１），（１２）式
から、入力信号電圧Ｖｉｎ，電源Ｖｃｃの変動があって
も常時入力バイアス電流を補償することができることが
明らかである。なお、トランジスタＱＡ４を設けず、ト
ランジスタＱＡ３のコレクタを電源Ｖｃｃに接続して
も、入力信号電圧Ｖｉｎ，電源Ｖｃｃの変動の影響を受
けず常時入力バイアス電流を補償することができること
は明らかである。

【００２２】図２は本発明の増幅回路のバイアス補償回
路の第２実施例の回路図を示す。同図中、図１と同一部
分には同一符号を付す。図２において、ｐｎｐトランジ
スタＱ１，Ｑ２は共通接続されたベースをトランジスタ
Ｑ１のコレクタに接続され、それぞれのエミッタを電源
Ｖｃｃに接続されてカレントミラー回路を構成してい
る。トランジスタＱ１，Ｑ２はそれぞれのコレクタをｎ
ｐｎトランジスタＱ３，Ｑ４のコレクタに接続されて、
トランジスタＱ３，Ｑ４の電流源として動作する。トラ
ンジスタＱ３，Ｑ４はベースを共通接続され定電流源１
０を通じて接地されており、トランジスタＱ３のベース
に端子１１より入力信号が供給され、トランジスタＱ４
のベースに端子１２より基準電圧Ｖ１が供給され、トラ
ンジスタＱ３，Ｑ４で差動増幅回路が構成されている。
このトランジスタＱ４のコレクタから端子１３を介して
信号が出力される。

【００２３】また、ベースの面積比が２：１のｐｎｐト
ランジスタＱＡ１，ＱＡ２は共通接続されたベースをト
ランジスタＱＡ１のコレクタに接続され、それぞれのエ
ミッタはｐｎｐトランジスタＱＡ６のエミッタに接続さ
れてカレントミラー回路を構成すると共に、抵抗Ｒ１を
介して基準電圧源２０に接続されて基準電圧Ｖｒｅｆを
供給されている。トランジスタＱＡ１，ＱＡ２それぞれ
はコレクタをｎｐｎトランジスタＱＡ３，Ｑ１のベース
に接続されている。トランジスタＱＡ３のコレクタはｐ
ｎｐトランジスタＱＡ４のコレクタに接続され、エミッ
タは定電流源１４を通じて接地されている。

【００２４】トランジスタＱＡ４はベース及びコレクタ
をトランジスタＱＡ３のコレクタに接続され、エミッタ
を電源Ｖｃｃに接続されている。トランジスタＱＡ６は
ベースを基準電圧Ｖ１が供給される端子１２に接続さ
れ、コレクタを接地されている。上記のトランジスタＱ
Ａ１〜ＱＡ５及び定電流源１４と抵抗Ｒ１及び基準電圧
源２０でバイアス補償回路が構成され、トランジスタＱ
３のベースに流入する電流をトランジスタＱＡ２のコレ
クタから流している。

【００２５】この実施例でもトランジスタＱ３とトラン
ジスタＱＡ３とは動作点が同一となり、トランジスタＱ
Ａ２のコレクタ・エミッタ間電圧Ｖｃｅｑａ２が常時一
定となり、入力信号電圧Ｖｉｎ，電源Ｖｃｃの変動があ
っても常時入力バイアス電流を補償することができる。
また、この実施例では、カレントミラーのトランジスタ
ＱＡ１，ＱＡ２を基準電圧源２０に接続することによ
り、電源Ｖｃｃにノイズが混入した場合にも、基準電圧
Ｖｒｅｆにはノイズが含まれず、カレントミラーのトラ
ンジスタＱＡ１，ＱＡ２に流れる電流を一定にすること
ができる。なお、基準電圧源２０を使用することが理想
的であるが、基準電圧ＶｒｅｆはＶ１＋Ｖｂｅｑａ６−
Ｉ１・Ｒ１（但し、Ｉ１は抵抗Ｒ１を流れる電流）より
高くする必要がある。

【００２６】

【発明の効果】上述の如く、請求項１に記載の発明は、
第１のカレントミラー回路を構成するトランジスタのエ
ミッタ電位を前記差動回路の他方のトランジスタのベー
ス電位を基準として設定する第２のトランジスタを有す
る。このように、第１のカレントミラー回路を構成する
トランジスタのエミッタ電位を差動回路の他方のトラン
ジスタのベース電位を基準として設定するため、電源及
び入力信号の変動に対して差動回路の一方のトランジス
タの動作点と第１のトランジスタの動作点とが同様に変
化して互いに差異を生ずることがなく、また、第１のカ
レントミラー回路を構成するトランジスタのコレクタ・
エミッタ間電圧が入力信号の変動の影響を受けることを
防止でき、常時入力バイアス電流を補償することができ
る。

【００２７】請求項２に記載の発明は、第１のトランジ
スタに電源を供給するダイオード接続された第３のトラ
ンジスタを有する。このように、第１のトランジスタに
電源を供給するダイオード接続された第３のトランジス
タを設けることにより、差動回路の一方のトランジスタ
の動作点と第１のトランジスタの動作点とを同一にする
ことができる。

【００２８】請求項３に記載の発明は、第３のトランジ
スタと共に第２のカレントミラー回路を構成し、前記第
１のカレントミラー回路に電源を供給する第４のトラン
ジスタを有する。このように、第１のカレントミラー回
路に電源を供給する第４のトランジスタと第３のトラン
ジスタとで第２のカレントミラー回路を構成することに
より、素子数を少なくして回路構成を簡単にすることが
できる。

【図面の簡単な説明】

【図１】本発明の増幅回路のバイアス補償回路の第１実
施例の回路図である。

【図２】本発明の増幅回路のバイアス補償回路の第２実
施例の回路図である。

【図３】従来の増幅回路のバイアス補償回路の一例の回
路図である。

【符号の説明】

Ｑ１，Ｑ２，ＱＡ１，ＱＡ２，ＱＡ４，ＱＡ５ ｐｎｐ
トランジスタ Ｑ３，Ｑ４，ＱＡ４ ｎｐｎトランジスタ Ｒ１ 抵抗 １０，１４ 定電流源 ２０ 定電圧源

Claims (3)

【特許請求の範囲】
1. 【請求項１】 増幅回路を構成する差動回路の一方のト
   ランジスタのベースに入力される電流と同量のベース電
   流を流す第１のトランジスタと、 前記第１のトランジスタのベース電流と同量の電流を前
   記差動回路の一方のトランジスタのベースに供給する第
   １のカレントミラー回路とを有し、入力バイアスを補償
   する増幅回路のバイアス補償回路において、 前記第１のカレントミラー回路を構成するトランジスタ
   のエミッタ電位を前記差動回路の他方のトランジスタの
   ベース電位を基準として設定する第２のトランジスタを
   有することを特徴とする増幅回路のバイアス補償回路。
2. 【請求項２】 請求項１記載の増幅回路のバイアス補償
   回路において、 前記第１のトランジスタに電源を供給するダイオード接
   続された第３のトランジスタを有することを特徴とする
   増幅回路のバイアス補償回路。
3. 【請求項３】 請求項１記載の増幅回路のバイアス補償
   回路において、 前記第２のトランジスタと共に第２のカレントミラー回
   路を構成し、前記第１のカレントミラー回路に電源を供
   給する第４のトランジスタを有することを特徴とする増
   幅回路のバイアス補償回路。