[go: up one dir, main page]

JPH10242323A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH10242323A
JPH10242323A JP4086197A JP4086197A JPH10242323A JP H10242323 A JPH10242323 A JP H10242323A JP 4086197 A JP4086197 A JP 4086197A JP 4086197 A JP4086197 A JP 4086197A JP H10242323 A JPH10242323 A JP H10242323A
Authority
JP
Japan
Prior art keywords
connection pad
semiconductor element
insulating base
connection
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4086197A
Other languages
English (en)
Other versions
JP3526508B2 (ja
Inventor
Noriyuki Shimizu
範征 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4086197A priority Critical patent/JP3526508B2/ja
Publication of JPH10242323A publication Critical patent/JPH10242323A/ja
Application granted granted Critical
Publication of JP3526508B2 publication Critical patent/JP3526508B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 絶縁基体と外部回路電気回路基板の熱膨張係
数の相違に起因する熱応力のために、半導体素子収納用
パッケージに収容する半導体素子の各電極を長期間にわ
たり外部電気回路に電気的に正常に接続することができ
ない。 【解決手段】 半導体素子3の搭載部1aを有する絶縁
基体1と、その下面に形成された凸部5aを有する接続
パッド5と、搭載部1a周辺から接続パッド5にかけて
導出される導体配線層6と、絶縁基体1の下面表面と接
続パッド5の外周とを被覆する絶縁被覆層7と、凸部5
aを包むように接続パッド5に接合された球状の突出部
8aを有する外部接続端子8とから成る半導体素子収納
用パッケージである。接続パッド5にかかる熱応力が分
散されて接続パッド5の剥離等がなくなるので、半導体
素子3の各電極を長期間にわたり外部電気回路に安定し
て接続させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージに関し、詳しくは内部に収容した半導体素子の
各電極を所定の外部電気回路に長期間にわたり安定して
電気的に接続させることができる半導体素子収納用パッ
ケージに関するものである。
【0002】
【従来の技術】従来、半導体素子、特にLSI(大規模
集積回路素子)等の半導体集積回路素子を収容するため
の半導体素子収納用パッケージは、例えばアルミナセラ
ミックス等の電気絶縁材料から成り、その上面あるいは
下面の中央部に半導体素子を収容するための凹状の搭載
部を有する絶縁基体と、絶縁基体の凹状の搭載部周辺か
ら下面にかけて導出される複数個の導体配線層、例えば
タングステンやモリブデン等の高融点金属粉末から成る
メタライズ配線層と、絶縁基体の下面に形成され、メタ
ライズ配線層が電気的に接続された複数個の接続パッド
と、それら接続パッドに取着された半田等から成る球状
の外部接続端子と、蓋体とから構成されており、絶縁基
体の凹状の搭載部の底面に半導体素子をガラス・樹脂・
ロウ材等から成る接着剤を介して接着固定させるととも
に半導体素子の各電極と導体配線層とをボンディングワ
イヤ等の電気的接続手段を介して電気的に接続し、しか
る後、絶縁基体の上面に蓋体をガラス・樹脂・ロウ材等
の封止材を介して接合させ、絶縁基体と蓋体とから成る
容器内部に半導体素子を気密に封止することによって半
導体装置となる。
【0003】かかる半導体素子収納用パッケージは、絶
縁基体下面の接続パッドに取着された球状の外部接続端
子を外部電気回路基板の配線導体上に載置当接させ、し
かる後、半田等から成る外部接続端子を約 200〜250 ℃
の温度で加熱溶融させて外部電気回路基板の配線導体に
接合させるとともにこれを冷却固化させることにより外
部電気回路基板に実装され、同時に半導体素子収納用パ
ッケージの内部に収容されている半導体素子の各電極が
導体配線層および外部接続端子を介して外部電気回路基
板に電気的に接続されることとなる。
【0004】
【発明が解決しようとする課題】このような従来の半導
体素子収納用パッケージにおいては、絶縁基体がアルミ
ナセラミックスから成る場合はその熱膨張係数が約7×
10-6/℃であるのに対し、外部電気回路基板は一般にガ
ラスエポキシ樹脂から成り、その熱膨張係数が2×10-5
/℃であって両者が大きく相違することから、半導体素
子収納用パッケージの内部に半導体素子を収容して外部
電気回路基板に実装した場合、半導体素子の作動時に発
生する熱が絶縁基体と外部電気回路基板の両方に印加さ
れると、半導体素子収納用パッケージの絶縁基体と外部
電気回路基板との間に両者の熱膨張係数の相違に起因す
る大きな熱応力が発生する。
【0005】そこで、従来の半導体素子収納用パッケー
ジにおいては、接続パッドと外部接続端子との接合強度
を向上させて両者の接続信頼性を高めることを目的とし
て、接続パッドを絶縁基体の表面から突出させて形成
し、接続パッドの外周側面まで外部接続端子と接合させ
ることが行なわれていた。
【0006】しかしながら、この場合でも上記の熱応力
が絶縁基体下面の接続パッドの外周部、すなわち絶縁基
体と接続パッドとの接合界面に作用して接続パッドを絶
縁基体より剥離させてしまい、その結果、半導体素子収
納用パッケージの内部に収容する半導体素子の各電極を
長期間にわたり所定の外部電気回路に安定して電気的に
接続させることができないという問題点があった。
【0007】また、半導体素子収納用パッケージの絶縁
基体が絶縁性樹脂や絶縁樹脂中に無機絶縁物粉末を分散
させて成るものである場合にも、外部電気回路基板との
間に両者の熱膨張係数の相違がある場合には同様の問題
点があった。
【0008】本発明の目的は、従来の半導体素子収納用
パッケージにおける上記問題点を改善し、絶縁基体と外
部電気回路基板との間に両者の熱膨張係数の相違に起因
する大きな熱応力が発生しても接続パッドが絶縁基体よ
り剥離することがなく、内部に収容する半導体素子の各
電極を長期間にわたり所定の外部電気回路に安定して電
気的に接続させることができる半導体素子収納用パッケ
ージを提供することにある。
【0009】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、半導体素子が
搭載される搭載部を有する絶縁基体と、この絶縁基体の
下面に形成され、中央部に凸部を有する多数の接続パッ
ドと、前記絶縁基体の前記搭載部周辺から前記接続パッ
ドにかけて導出される複数個の導体配線層と、前記絶縁
基体の下面表面と前記接続パッドの外周とを被覆する絶
縁被覆層と、前記接続パッドの前記凸部を包むように接
続パッドに接合された球状の突出部を有する外部接続端
子とから成るものである。
【0010】また、本発明の半導体素子収納用パッケー
ジは、上記構成の半導体素子収納用パッケージにおい
て、前記凸部の高さが10μm以上であることを特徴とす
るものである。
【0011】さらに、本発明の半導体素子収納用パッケ
ージは、上記各構成の半導体素子収納用パッケージにお
いて、前記接続パッドが円形をなすとともに前記凸部が
円柱もしくは半球をなし、且つ接続パッドの前記絶縁被
覆層から露出した部分の直径と凸部の直径との差が50μ
m以上であることを特徴とするものである。
【0012】本発明の半導体素子収納用パッケージによ
れば、絶縁基体の下面に、その中央部に凸部を有する多
数の接続パッドを設けるとともに、その接続パッドの外
周と絶縁基体の下面表面とを被覆する絶縁被覆層を形成
し、このような接続パッドに球状の突出部を有する外部
接続端子を接続パッドの凸部を包むように接合させたこ
とから、半導体素子収納用パッケージの容器内部に収容
した半導体素子が作動時に発熱し、この熱が半導体素子
収納用パッケージの絶縁基体と外部電気回路基板との両
方に繰り返し印加されることによって絶縁基体と外部電
気回路基板との間に両者の熱膨張係数の相違に起因して
接続パッドを剥離させるように働く大きな熱応力が発生
したとしても、その熱応力は接続パッドの外周側面に作
用することはなく、また凸部により有効に分散して減じ
られるため、接続パッドに大きな応力が作用して接続パ
ッドが絶縁基体から剥離したり、または導体配線層と接
続パッドとが、あるいは接続パッドと外部接続端子とが
剥離したりすることがなくなる。その結果、半導体素子
収納用パッケージの容器内部に収容する半導体素子の各
電極を長期間にわたり所定の外部電気回路に正確に安定
して電気的に接続させることが可能となり、接続信頼性
を向上させることができる。
【0013】また、本発明の半導体素子収納用パッケー
ジによれば、接続パッドの中央部に形成した凸部の高さ
が10μm未満であると、凸部側面の面積が小さいために
その側面に加わる熱応力が小さくなることから、絶縁基
体と外部電気回路基板との熱膨張係数の相違に起因する
熱応力をより効果的に分散させることが困難となる。
【0014】従って、凸部の高さは10μm以上であるこ
とが好ましい。
【0015】さらに、本発明の半導体素子収納用パッケ
ージによれば、接続パッドが円形をなすとともに凸部が
円柱もしくは半球をなし、且つ接続パッドの前記絶縁被
覆層から露出した部分の直径と凸部の直径との差が50μ
m以上であると、絶縁被覆層による接続パッドの外周を
必要かつ十分に被覆して接続パッドの外周側面への外部
接続端子の回り込みをなくすことができるとともに、接
続パッドの凸部周辺の面積を十分に確保して接続パッド
と外部接続端子との接合を確実かつ強固に行なうことが
でき、しかも凸部による熱応力の分散を効果的に行なう
ことが可能となり、接続信頼性をさらに向上させること
が可能となる。
【0016】
【発明の実施の形態】次に、本発明を添付の図面を基に
して詳細に説明する。
【0017】図1は本発明にかかる半導体素子収納用パ
ッケージの実施の形態の一例を示す断面図であり、図2
はその要部拡大断面図である。これらの図において、1
は絶縁基体、2は蓋体であり、絶縁基体1と蓋体2とで
半導体集積回路素子等の半導体素子3を収容する容器4
が構成される。
【0018】半導体素子収納用パッケージを構成する絶
縁基体1はその上面あるいは下面の中央部に半導体素子
3が搭載収容される凹状の搭載部1aを有しており、搭
載部1a底面には半導体素子3がガラス・樹脂・ロウ材
等の接着剤を介して接着固定される。
【0019】絶縁基体1は、アルミナセラミックスやム
ライトセラミックス・窒化アルミニウムセラミックス・
炭化珪素質セラミックス・ガラスセラミックス等、ある
いは各種の絶縁性樹脂、または無機絶縁物粉末を絶縁性
樹脂で結合して成るもの等の電気絶縁材料から成る。例
えばアルミナセラミックスから成る場合であれば、アル
ミナ・シリカ・マグネシア・カルシア等の原料粉末に適
当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合
して泥漿物を作り、その泥漿物を従来周知のドクターブ
レード法等のシート成形法を採用してシート状のセラミ
ックググリーンシートとなし、しかる後、それらセラミ
ックグリーンシートに適当な打ち抜き加工を施すととも
にこれを複数枚積層し、約1600℃の温度で焼成すること
によって製作される。
【0020】また絶縁基体1の下面には図1および図2
に示すように多数の接続パッド5が形成されており、絶
縁基体1の搭載部1a周辺の部位から絶縁基体1の下面
の接続パッド5の裏面にかけては複数個の導体配線層6
が形成されている。また、絶縁基体1の下面にはその下
面表面と接続パッド5の外周とを被覆する絶縁被覆層7
が形成されている。
【0021】複数個の導体配線層6は、半導体素子3の
各電極を接続パッド5に電気的に接続する作用を為し、
その絶縁基体1の搭載部1a周辺に位置する部位には半
導体素子3の各電極がボンディングワイヤ9を介して電
気的に接続される。
【0022】なお、導体配線層6には、絶縁基体1がセ
ラミックス等の高温焼成が必要な材料から成る場合には
メタライズ配線層が用いられ、高温焼成が不要な材料か
ら成る場合には導電性ペーストによる配線層が用いられ
る。例えばメタライズ配線層を用いる場合であれば、タ
ングステン・モリブデン・マンガン等の高融点金属粉末
に適当な有機バインダ・溶剤・可塑剤を添加混合して得
た金属ペーストを絶縁基体1と成るセラミックグリーン
シートに所定パターンに印刷塗布しておき、これをセラ
ミックグリーンシートと同時に焼成することによって絶
縁基体1の所定位置に所定パターンに被着形成される。
【0023】複数個の接続パッド5は、絶縁基体1に外
部接続端子8を取着するための下地金属として作用し、
それら接続パッド5には半田等から成る球状の突出部8
aを有する外部接続端子8が取着されている。
【0024】また、接続パッド5はその中央部に好適に
は円柱もしくは半球の形状をなす凸部5aが形成されて
いる。この接続パッド5に半田等から成る突出部8aを
有する外部接続端子8を凸部5aを包むように接合する
ことにより、この外部接続端子8を外部電気回路基板
(図示せず)の配線導体に接続させた後、半導体素子3
の作動時に発生する熱が絶縁基体1と外部電気回路基板
との両方に繰り返し印加された際に、接続パッド5の凸
部5aが絶縁基体1と外部電気回路基板との間に両者の
熱膨張係数の相違に起因して発生する大きな熱応力を効
果的に分散させる作用を為す。
【0025】この場合、凸部5aの高さが10μm未満で
あると大きな熱応力を効果的に分散させることが困難と
なる傾向があるので、接続パッド5に形成された凸部5
aはその高さが10μm以上であることが好ましい。
【0026】なお、凸部5aの高さが0.4 mmすなわち
400 μmを超えると、半田等が凸部5aの側面に回り込
みすぎて外部接続端子8の高さが低くなり、実装高さが
低くなって信頼性が低くなる傾向がある。
【0027】また、接続パッド5は種々の形状、例えば
円形・楕円形・四角形・多角形等であってよく、凸部5
aも同様に種々の形状、例えば円柱・半球・角柱・角錐
等であってもよい。中でも、接続パッド5を円形状とす
るとともに凸部5aを円柱状もしくは半球状とすると、
接続パッド5と凸部5aとの界面が円形状となることで
特定の界面に熱応力が集中することがなくなる(例え
ば、角柱の場合にはそのコーナー部に熱応力が集中す
る)ことから、より好ましいものとなる。
【0028】さらに、接続パッド5を円形状とするとと
もに凸部5aを円柱状もしくは半球状とし、且つ接続パ
ッド5の絶縁被覆層7から露出した部分の直径と凸部5
aの直径との差を50μm以上(半径の差で25μm以上)
とすると、接続パッド5に接合する外部接続端子8が接
続パッド5の外周側面に回り込まないように絶縁被覆層
7により接続パッド5の外周を被覆しつつ、凸部5aの
周辺に接続パッド5と外部接続端子8との十分な接合面
積を確保して両者を確実かつ強固に接合することがで
き、しかも凸部による熱応力の分散を効果的に行なうこ
とが可能となり、接続信頼性がさらに向上する。
【0029】なお、この直径の差が50μm未満となる
と、大きな熱応力を効果的に分散させることが困難とな
る傾向がみられ、また、凸部5aの周囲において外部接
続端子8が接続パッド5と接合する部分の厚みが薄くな
り過ぎてしまい、熱応力が印加された場合に凸部5aの
先端付近で外部接続端子8の強度が不足してクラックが
発生してしまう傾向もみられる。
【0030】接続パッド5は、例えば絶縁基体1がセラ
ミックスから成る場合はタングステン・モリブデン・マ
ンガン等の高融点金属粉末から成り、これら高融点金属
粉末に適当な有機バインダ・溶剤・可塑剤等を添加混合
して得た金属ペーストを絶縁基体1と成るセラミックグ
リーンシートに、重ね塗りによりその中央部に凸部を有
するように印刷塗布しておき、これをセラミックグリー
ンシートと同時に焼成することによって絶縁基体1の下
面に中央部に凸部5aを有するように被着形成される。
【0031】また、絶縁基体1が絶縁性樹脂から成る場
合であれば、接続パッド5は、銅を全面メッキした後に
所定パターンのレジストを形成してエッチングにより接
続パッド5を形成し、その後、凸部5aのパターンのレ
ジストを形成して銅メッキにより凸部5aを形成し、最
後にレジストを除去することにより被着形成すればよ
い。
【0032】絶縁基体1の下面表面と接続パッド5の外
周とを被覆する絶縁被覆層7は、絶縁基体1の下面表面
に被着形成された接続パッド5の外周側面を覆うことに
より外部接続端子8の接続パッド5外周側面への回り込
みをなくすものである。これにより熱応力が絶縁基体1
下面の接続パッド5の外周部、すなわち絶縁基体1と接
続パッド5との接合界面に作用して接続パッド5を絶縁
基体1より剥離させてしまうことがなくなる。
【0033】この絶縁被覆層7は絶縁基体1と同様の材
料を用いて形成することが、絶縁基体1との密着性や絶
縁性等の点で好ましい。例えば絶縁基体1がアルミナセ
ラミックスから成る場合であれば、アルミナ・カルシア
・シリカ等の絶縁基体1と同様のセラミックス原料粉末
に適当な有機溶剤や溶媒を添加混合して得た絶縁ペース
トを、接続パッド5が形成された絶縁基体1の下面表面
に従来周知のスクリーン印刷法等により接続パッド5の
外周と絶縁基体1の下面表面とを被覆するように印刷塗
布し、しかる後、これを焼成することによって所定の形
状・厚みに形成される。
【0034】また、絶縁基体1が絶縁性樹脂の場合であ
れば、絶縁被覆層7は半田レジストを塗布してエッチン
グにより形成すればよい。
【0035】絶縁被覆層7はその厚みを10μm以上とし
ておくと、接続パッド5が熱応力により剥離されてしま
うことを防ぐのに十分な強度を得ることができるものと
なって好ましい。
【0036】また、接続パッド5の凸部5aの高さとの
関係については、外部接続端子8に要求される取着強度
や凸部5aの寸法・配置・要求される被着強度、絶縁被
覆層7の寸法・要求される被着強度等の半導体素子収納
用パッケージに要求される仕様に応じて適宜設定すれば
よい。
【0037】さらに、接続パッド5の外周を被覆する幅
すなわち重なり部分の幅については、接続パッド5の剥
離を抑えられる程度にいくらかでも接続パッド5の外周
を被覆していればよいが、製造時の加工精度に起因する
位置ずれにも対応して十分な剥離防止作用を確保する点
からは、絶縁基体1がセラミックスから成る場合には50
μm以上、絶縁性樹脂等から成る場合には20μm以上に
設定すると好適なものとなる。なお、接続パッド5の外
周と絶縁被覆層7との重なり部分の幅の上限は、接続パ
ッド5の絶縁被覆層7から露出した部分の外周と凸部5
aの外周との幅が25μm以上確保できるように設定すれ
ばよい。
【0038】接続パッド5に取着されている外部接続端
子8は、例えば半田や導電性樹脂ペースト等から成り、
絶縁基体1の下面に略球状に突出する突出部8aを有し
ており、半導体素子3の各電極が導体配線層6を介して
接続されている接続パッド5を外部電気回路基板の配線
導体に電気的に接続するとともに半導体素子収納用パッ
ケージを外部電気回路基板上に実装させる作用を為す。
【0039】外部接続端子8は、絶縁基体1の下面に略
球状に突出する突出部8aを有することから、外部接続
端子8を外部電気回路基板の配線導体に接続させる際、
その接続を容易且つ確実となすことができるとともに、
絶縁基体1の下面に形成された凸部5aを有する接続パ
ッド5に凸部5aを包むように接合することにより接合
されて取着されていることから、半導体素子3の作動時
に発生する熱が絶縁基体1と外部電気回路基板との両方
に繰り返し印加されて絶縁基体1と外部電気回路基板と
の間に両者の熱膨張係数の相違に起因する大きな熱応力
が発生したとしても、その熱応力は接続パッド5の凸部
5aが形成された中央部およびその外周部に分散されて
緩和されることとなり、これによって接続パッド5が絶
縁基体1より、または導体配線層6と接続パッド5と
が、あるいは接続パッド5と外部接続端子8とが剥離す
ることが有効に防止される。この場合、単に絶縁基体1
の下面表面に凸部5aを有さず絶縁被覆層7を伴わない
接続パッドが形成されてその接続パッドに外部接続端子
が接続されている場合より、極めて有効に上記の熱応力
を分散させることができる。
【0040】なお、球状の凸部8aを有する外部接続端
子8の接続パッド5への接合は、例えば、接続パッド5
上に半田ペーストを塗布するとともにその半田ペースト
上に突出部8aとなる半田ボールを載置し、しかる後、
これを約 150〜250 ℃の温度に加熱して半田ペーストお
よび半田ボールを溶融させることによって行なわれる。
【0041】また、蓋体2は、鉄−ニッケル−コバルト
合金等の金属やアルミナセラミックスやガラス等の絶縁
物から成り、絶縁基体1の上面にガラス・樹脂・ロウ材
等の封止材を介して接合されることにより絶縁基体1の
搭載部1aに搭載された半導体素子3を容器4内に気密
に封止する作用を為す。
【0042】なお、蓋体2は、例えば鉄−ニッケル−コ
バルト合金から成る場合、鉄−ニッケル−コバルト合金
から成る板材を所定形状に打ち抜くこと等によって製作
される。
【0043】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1の搭載部1a底面に半導体素
子3をガラス・樹脂・ロウ材等から成る接着剤を介して
接着固定するとともに半導体素子3の各電極を導体配線
層6にボンディングワイヤ9等を介して電気的に接続
し、しかる後、絶縁基体1の搭載部1aを覆うように蓋
体2をガラス・樹脂・ロウ材等の封止材を介して接合さ
せ、絶縁基体1と蓋体2とから成る容器4内部に半導体
素子3を気密に封止することによって半導体装置とな
る。
【0044】なお、本発明は以上の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲での
種々の変更や改良を加えることは何ら差し支えない。
【0045】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の下面に、その中央部に凸部を有する
多数の接続パッドを設けるとともに、その接続パッドの
外周と絶縁基体の下面表面とを被覆する絶縁被覆層を形
成し、このような接続パッドに球状の突出部を有する外
部接続端子を接続パッドの凸部を包むように接合させた
ことから、半導体素子収納用パッケージの容器内部に収
容した半導体素子が作動時に発熱し、この熱が半導体素
子収納用パッケージの絶縁基体と外部電気回路基板との
両方に繰り返し印加されることによって絶縁基体と外部
電気回路基板との間に両者の熱膨張係数の相違に起因し
て接続パッドを剥離させるように働く大きな熱応力が発
生したとしても、その熱応力は接続パッドの外周側面に
作用することはなく、また凸部により有効に分散して減
じられるため、接続パッドに大きな応力が作用して接続
パッドが絶縁基体から剥離したり、または導体配線層と
接続パッドとが、あるいは接続パッドと外部接続端子と
が剥離したりすることがなくなる。
【0046】また、本発明の半導体素子収納用パッケー
ジによれば、接続パッドの中央部に形成した凸部の高さ
が10μm以上であると、凸部の高さが高くなるにつれて
熱応力が凸部側面へ分散され、10μm以上になると接続
パッドと外部接続端子の界面に剥離が生じる以上の熱応
力がかからなくなることから、絶縁基体と外部電気回路
基板との熱膨張係数の相違に起因する熱応力をより効果
的に分散させることが可能となる。
【0047】さらに、本発明の半導体素子収納用パッケ
ージによれば、接続パッドが円形をなすとともに凸部が
円柱もしくは半球をなし、且つ接続パッドの絶縁被覆層
から露出した部分の直径と凸部の直径との差が50μm以
上であると、絶縁被覆層による接続パッドの外周を必要
かつ十分に被覆して接続パッドの外周側面への外部接続
端子の回り込みをなくすことができるとともに、接続パ
ッドの凸部周辺の面積を十分に確保して接続パッドと外
部接続端子との接合を確実かつ強固に行なうことがで
き、しかも凸部による熱応力の分散を効果的に行なうこ
とが可能となり、接続信頼性をさらに向上させることが
可能となる。
【0048】従って、本発明により、半導体素子収納用
パッケージの容器内部に収容する半導体素子の各電極を
長期間にわたり所定の外部電気回路に正確に安定して電
気的に接続させることが可能となり、接続信頼性を向上
させた半導体素子収納用パッケージを提供することがで
きた。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
1・・・・・・絶縁基体 1a・・・・・搭載部 3・・・・・・半導体素子 5・・・・・・接続パッド 5a・・・・・凸部 6・・・・・・導体配線層 7・・・・・・絶縁被覆層 8・・・・・・外部接続端子 8a・・・・・突出部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電気絶縁材料から成り、半導体素子が搭
    載される搭載部を有する絶縁基体と、該絶縁基体の下面
    に形成され、中央部に凸部を有する多数の接続パッド
    と、前記絶縁基体の前記搭載部周辺から前記接続パッド
    にかけて導出される複数個の導体配線層と、前記絶縁基
    体の下面表面と前記接続パッドの外周とを被覆する絶縁
    被覆層と、前記接続パッドの前記凸部を包むように接続
    パッドに接合された球状の突出部を有する外部接続端子
    とから成る半導体素子収納用パッケージ。
  2. 【請求項2】 前記凸部の高さが10μm以上であるこ
    とを特徴とする請求項1記載の半導体素子収納用パッケ
    ージ。
  3. 【請求項3】 前記接続パッドが円形をなすとともに前
    記凸部が円柱もしくは半球をなし、且つ接続パッドの前
    記絶縁被覆層から露出した部分の直径と凸部の直径との
    差が50μm以上であることを特徴とする請求項1また
    は請求項2記載の半導体素子収納用パッケージ。
JP4086197A 1997-02-25 1997-02-25 半導体素子収納用パッケージ Expired - Fee Related JP3526508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4086197A JP3526508B2 (ja) 1997-02-25 1997-02-25 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4086197A JP3526508B2 (ja) 1997-02-25 1997-02-25 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH10242323A true JPH10242323A (ja) 1998-09-11
JP3526508B2 JP3526508B2 (ja) 2004-05-17

Family

ID=12592330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4086197A Expired - Fee Related JP3526508B2 (ja) 1997-02-25 1997-02-25 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3526508B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305740A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2009065115A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009076564A (ja) * 2007-09-19 2009-04-09 Shinko Electric Ind Co Ltd 配線基板、ピン付き配線基板及びそれらの製造方法
JP2012064911A (ja) * 2010-09-16 2012-03-29 Fujitsu Ltd パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
WO2014155455A1 (ja) * 2013-03-26 2014-10-02 日本特殊陶業株式会社 配線基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305740A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2009076564A (ja) * 2007-09-19 2009-04-09 Shinko Electric Ind Co Ltd 配線基板、ピン付き配線基板及びそれらの製造方法
JP2009065115A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP4696140B2 (ja) * 2008-05-12 2011-06-08 新光電気工業株式会社 配線基板の製造方法
JP2012064911A (ja) * 2010-09-16 2012-03-29 Fujitsu Ltd パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
US8800142B2 (en) 2010-09-16 2014-08-12 Fujitsu Limited Package substrate unit and method for manufacturing package substrate unit
WO2014155455A1 (ja) * 2013-03-26 2014-10-02 日本特殊陶業株式会社 配線基板
CN104956477A (zh) * 2013-03-26 2015-09-30 日本特殊陶业株式会社 布线基板
US20150357277A1 (en) * 2013-03-26 2015-12-10 Ngk Spark Plug Co., Ltd. Wiring substrate

Also Published As

Publication number Publication date
JP3526508B2 (ja) 2004-05-17

Similar Documents

Publication Publication Date Title
JPH0855930A (ja) 半導体素子収納用パッケージ
JP3873145B2 (ja) 半導体素子収納用パッケージ
JP3435034B2 (ja) 回路基板
JP3526508B2 (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
US6225700B1 (en) Package for a semiconductor element having depressions containing solder terminals
JPH1074856A (ja) 半導体素子収納用パッケージ
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3297603B2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP3336136B2 (ja) 半導体素子収納用パッケージ
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP3181014B2 (ja) 半導体素子収納用パッケージ
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP2789369B2 (ja) 半導体素子収納用パッケージの製造方法
JP2001185675A (ja) 半導体装置
JP3323010B2 (ja) 半導体素子収納用パッケージ
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP2003046024A (ja) 配線基板
JPH0831974A (ja) 半導体素子収納用パッケージ
JPH0855928A (ja) 半導体素子収納用パッケージ
JPH09223755A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20031202

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040119

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Effective date: 20040216

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090227

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100227

LAPS Cancellation because of no payment of annual fees