JPH10224038A - フリップチップ実装用配線基板 - Google Patents
フリップチップ実装用配線基板Info
- Publication number
- JPH10224038A JPH10224038A JP9025062A JP2506297A JPH10224038A JP H10224038 A JPH10224038 A JP H10224038A JP 9025062 A JP9025062 A JP 9025062A JP 2506297 A JP2506297 A JP 2506297A JP H10224038 A JPH10224038 A JP H10224038A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- metal plane
- flip
- wiring board
- covers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
おいて、内部のメタルプレーン層の開口部内を複数のビ
アが貫通する構造において、主表面に凹みを生じさせ
ず、製造工程も増やさないようにする。 【解決手段】主表面1Aにフリップチップを実装するた
めの接続用パッド2を有し、内部に電源用のメタルプレ
ーン層4と導体配線層8を有すると共に、このメタルプ
レーン層4に設けた開口部6内を貫通して上記パッド2
と何れかの導体配線層8との間を接続する複数のビア配
線10を設け、そのビア10a,10b間に介在され、
且つ略上記開口部6内に位置する全てのビアカバー12
の平面視における総面積が上記開口部6の面積の30%
以上としたフリップチップ実装用配線基板1。また、各
ビアカバー12相互間の間隔S、及び各ビアカバー12
と開口部6の縁6aとの間隔Sを90μm未満とした配
線基板1も含む。
Description
プチップを半田付け等により接続するフリップチップ実
装用配線基板に関し、特にセラミック積層パッケージ等
の配線基板の構造に関する。
その他の電子部品のフリップチップを実装する配線基板
は、平坦性のある表面を求められる。また、その本体の
内部には、少なくとも1層以上の電源用や接地用の広い
面積にわたり形成されたメタルプレーン層と、所望の回
路を形成する任意層数の導体配線層とを内蔵することが
ある。例えば、図6(A)に示すように、上記フリップチ
ップと接続するために、セラミック製の基板100の表
面100A上に設けられた複数の接続用端子102は、
内部の導体配線層108とこれに垂直な円柱形状の導体
であるビア配線110を介して接続され、互いに導通し
ている。上記ビア配線110は、途中のメタルプレーン
層104に設けた開口部106内を貫通すると共に、各
ビア配線110の途中に介在するビアカバーメタライズ
(以下、ビアカバーと称する)112が上記開口部106
内に位置する。このビアカバー112は、上下のビア1
10a,110bの位置ズレを吸収して両者を接続する
ものである。また、ビア110bと同110c、ビア1
10cと同110dの間にもそれぞれビアカバー11
2′が介在されている。尚、基板100の裏面には複数
の外部端子114が設けられている。
アカバー112と開口部106の縁106aとの間には
短絡を防ぐため、図6(B)に示すように、従来から約1
00μm程度の間隔Sが設けられている。ところで、セ
ラミック製の基板100は、例えばアルミナを主成分と
する複数のグリーンシート上にWやMo等の高融点金属
のペーストを用いてスクリーン印刷等により所要の回路
やメタルプレーン層、或いはパッド(端子)を形成した
後、これらのグリーンシートを積層し、圧着して焼成す
ることにより製造される。上記メタルプレーン層104
内の開口部106もスクリーン印刷時に形成される。ま
た、ビア配線110は各グリーンシートに細孔を明け、
その中に高融点金属ペーストを強制的に吸引し充填して
形成され、且つ細孔の一端にはビアカバー112がスク
リーン印刷により形成される。
上方にフリップチップの接続用端子102を設けたフリ
ップチップエリアが位置すると、開口部106の縁10
6aと複数のビアカバー112との間の間隔Sを形成す
る開口部106の周囲が、上記圧着及び焼成工程におい
て垂直方向に押し潰され、図6(C)に示すように、基板
100の表面100Aに凹みHが発生することがある。
そして、この凹みHに起因して基板100の表面100
Aの平坦性が損なわれ、実装すべきフリップチップと表
面100A上の各接続端子102とが接続できなくなる
という不具合を生じることがあった。上記凹みHは、開
口部106内を貫通するビア配線110(同カバー11
2)が増える程、また、基板100の表面100Aと導
体配線層108の間に形成される前記メタルプレーン層
104の層数が増加する程、或いは、前記開口部106
の厚みが厚くなる程、顕著に発生する傾向がある。
メタルプレーン層の厚さを薄くして、前記開口部自体の
厚みを薄くする方法や、前記グリーンシートを積層し
焼結した後で、基板の表面のフリップチップエリアを研
磨加工して平坦にする方法が用いられていた。また、
前記開口部内に絶縁性ペーストを充填することも検討さ
れている。しかし、上記の方法では、メタルプレーン
層を薄くしても、メタルプレーン層の層数が増加するに
連れて全ての開口部の厚みも増大するため、凹みの防止
には不十分となる。また、上記及びの方法は、研磨
加工や絶縁性ペーストを充填する工程が増えるため、生
産性の観点から好ましくなかった。
が抱える問題点を解決し、メタルプレーン層の層数に拘
わらず、平坦な主表面を有しフリップチップを確実に実
装できると共に、工程を増やすことなく製造可能なフリ
ップチップ実装用配線基板を提供することを目的とす
る。
決するため、メタルプレーン層の開口部内において、こ
の開口部を貫通する複数のビア配線のビアカバー同士や
各ビアカバーと開口部の縁との間隔(面積)を減らすこと
で前記凹みの発生を抑制できることに着目して成された
ものである。即ち、本発明のフリップチップ実装用配線
基板は、主表面にフリップチップを実装するための接続
用端子を有し、且つ、内部に少なくとも1層以上形成さ
れ上記フリップチップを実装する領域の直下に開口部を
有するメタルプレーン層と、このメタルプレーン層より
も上記主表面から離れた側に形成された導体配線層とを
有すると共に、上記メタルプレーン層の開口部内に設け
た複数のビアカバーを介して上記接続用端子と上記導体
配線層との間をそれぞれ接続する複数のビア配線を有す
る配線基板であって、平面視したときの上記複数のビア
カバーの総面積が、上記開口部の面積の30%以上であ
ることを特徴とする。
ドを用いることが多いが、主表面に露出するビア配線の
端部を接続用端子として用いても良い。また、本発明の
フリップチップ実装用配線基板は、前記複数のビア配線
が平面視して略格子状に配置されている領域において、
前記複数のビアカバーがそれぞれ略矩形状に形成されて
いることも特徴とする。更に、前記複数のビアカバー全
体がなす平面形状の輪郭が、前記開口部の縁の形状と略
相似形となるように、各々のビアカバーの形状を形成し
たことも特徴とする。これらの構成とすることにより、
上記複数のビアカバーの総断面積を容易に前記開口部の
面積の30%以上とするこが可能になる。
アカバーと前記メタルプレーン層の開口部の縁との間隔
を90μm未満としたフリップチップ実装用配線基板も
含まれる。尚、上記の間隔とはカバー同士等の間におけ
る最短距離を指すものである。また、上記の間隔は約7
0m程度が望ましい。以上の構成によれば、ビアカバー
同士の間隔及び開口部の縁と各ビアカバーとの間隔は、
それらの間の絶縁を保ったまま可及的に小さくでき、セ
ラミック基板製造時の圧着や焼成によっても基板の主表
面に凹みを生じにくくなる。
るビアカバーの総面積の上限は、両者間の絶縁を保つた
め約50%である。因みに、従来の技術における本面積
比は、10〜20%であった。更に、前記開口部内の前
記複数のビアカバー又は各ビアカバーと開口部の縁とに
囲まれた位置に、前記メタルプレーン層と略同じ厚さの
導電性スペーサが周囲の各ビアカバー又は開口部の縁と
90μm未満の間隔を置いて配設されたフリップチップ
実装用配線基板も含まれる。この構成によれば、前記の
面積比、及び/又は間隔を一層容易に実現できる。
を図面と共に説明する。図1(A)は、フリップチップ実
装用配線基板1の部分縦断面図を示し、その主表面1A
上には、IC等のフリップチップ(図示せず)を実装する
ための接続用パッド(端子)2が複数個設けられている。
また、基板1の内部には、例えば電源用のメタルプレー
ン層4と、その下方において所望の回路を形成する複数
の導体配線層8が内蔵されている。そして、上記複数あ
る接続用パッド2の一部は、ビア(ビア配線)11を介し
てメタルプレーン層4と導通される。また、他の接続用
パッド2は、ビア10a、ビアカバー12及びビア10
b、或いは、ビア10a,10b,10c及びビアカバ
ー12,12′からなるビア配線10を介して下方の導
体配線層8に導通される。
ー12との短絡を防ぐため、このプレーン層4内には、
図1(B)に示すような開口部6が形成されている。上記
ビアカバー12は、上下のビア10aと10bを接続す
るために介在されるもので、且つビア10a・10b間
のビアカバー12は略上記開口部6内に位置する。そし
て、開口部6は平面視で略1.07mm角の矩形状を呈し、且
つ、開口部6の縁6aと周囲のビアカバー12との間隔
S、及び各ビアカバー12同士の間隔Sは、略70μm
程度である。因みに、ビアカバー12の一辺が略180
μmの正方形を呈し、平面視における開口部6の面積に
対する全ビアカバー12の総面積の比は、約45%であ
る。尚、図1(A)において、各導体配線層8はビア10
d、又はビア10c,10d及びビアカバー12′を介
して基板1の裏面に設けた外部端子用パッド18に導通
されている。
えばアルミナを主成分とするグリーンシートを複数枚用
意し、各シート上にWやMoの高融点金属のペーストを
スクリーン印刷によって塗布し、前記メタルプレーン層
や所要の各種の回路を構成する導体配線層を形成する。
この印刷時に、メタルプレーン層4内には上記開口部6
が形成される。また、各グリーンシートには予め細孔が
所定の位置に穿設され、その内部に前記金属ペーストと
同様のインクメタライズが負圧等を利用して強制的に吸
引・充填されてビア10a等を形成し、且つその何れか
一端の露出部には上記スクリーン印刷時にビアカバー1
2が形成される。これらの各グリーンシートを所定の順
序で積層し、圧着した後、焼成することで、セラミック
の配線基板1を得ることができる。
例を挙げて比較する。メタルプレーン層内に同じ形状・
寸法の開口部を設け、この開口部を貫通するビア配線の
全ビアカバーの断面積と開口部の面積との面積比と、こ
れら上方の基板の主表面における最大凹みをビアの配列
形態別に測定した。それらの結果を表1に示す。尚、表
1に示す値は次の条件に従ったものである。 開口部は、本発明例と従来の技術のものを共に正方形
状とした。 従来の技術のものでは、ビアカバーを直径100μm
の円形とし、ビアカバー相互間の間隔を150μm、ビ
アカバーと開口部の縁との間隔を90μmとした。従っ
て、開口部の一辺の寸法は、2×2列で530μm、3
×3列で780μm、4×4列で1030μm、5×5
列で1280μmとなる。 本発明例においては、ビアカバー相互間の間隔を70
μm、ビアカバーと開口部の縁との間隔を70μmと
し、ビアカバーの形状を直径180μmの円形、又は一
辺が180μmの正方形として幅を持たせた。従って、
開口部の一辺の寸法は、2×2列で570μm、3×3
列で820μm、4×4列で1070μm、5×5列で
1320μmとなる。
積比は、11〜12%であるのに対し、本発明によるも
のは31〜46.5%であった。また、それらの基板の
表面における最大凹みは、従来の技術では10〜35μ
mであるのに対し、本発明によるものは8〜20μm
で、且つ同じ配列では何れも従来のものより低かった。
更に、これらの基板表面の接続用パッドに、フリップチ
ップを接続したが、従来技術のものは、凹み部分のパッ
ドがチップ側の半田バンプと離間したのに対し、本発明
によるものはチップ側の半田バンプと全て十分な接続が
できた。これらの結果から、本発明の効果が容易に理解
されると共に、前記の面積比を規定した意義も理解され
よう。
同図(A)は、メタルプレーン層20に正方形の開口部2
2を設け、その内部に格子状に配列されたビア26に対
応して円形のビアカバー24を縦横3個ずつ配置し、且
つ開口部22と各カバー24との間隔Sとカバー24同
士間の間隔Sを何れも70μmとしたものである。各カ
バー24の上下にはビア26がそれぞれ接続されてい
る。因みに、開口部22を0.82mm角とし、各カバー24
の直径を180μm、上記間隔Sを70μmとすると、
平面視における開口部22の面積に対する全ビアカバー
24の総断面積の比は、34%である。尚、ビア26が
格子状に配列されている場合には、前記図1(B)で示し
たように、各ビアカバー24を正方形又は矩形状にする
と各間隔Sを保ったまま、各カバー24同士も格子状に
密に配置でき、上記の各隙間Sも可及的に小さくできる
ので、上記面積比を50%付近まで容易に高められる。
が複数の湾曲縁33からなる開口部32を設け、その内
部で且つ各湾曲縁33と同心状となる位置に丸形のビア
カバー34を縦横3個ずつ配置したものである。尚、開
口部32の湾曲縁33と各カバー34との間隔S及びカ
バー34同士間の間隔Sを何れも90μm未満とし、各
カバー34の上下にはビア36がそれぞれ接続されてい
る。係る形態によると、複数のビアカバー34全体がな
す平面形状の輪郭が開口部32と略相似形となるので、
開口部32に対する全ビアカバー34の総断面積の比を
30%以上に確実に高められ、且つ上記の各間隔Sを9
0μm未満に小さくすることも容易にできるので、本発
明を実施する上で好ましい形態である。
同図(A)は、メタルプレーン層40に四辺が複数の湾曲
縁43からなる開口部42を設け、その内部で且つ各湾
曲縁43と同心状となる位置に丸形のビアカバー44を
縦横3個ずつ配置すると共に、互いに隣接し合う四個の
カバー44に囲まれた位置に菱形状の導電性スペーサ4
8を配設したものである。この導電性スペーサ48は、
メタルプレーン層40と同じ材質と厚さを有し、且つ各
カバー44に対向する辺には当該カバー44と同心状と
なるカーブが付され、且つ90μm未満の間隔Sを置い
て形成されている。即ち、スペーサ48はメタルプレー
ン層40と同時にスクリーン印刷できるので、製造工程
を増やすことなく形成できる。尚、図中の符号46はカ
バー44の上下に接続されたビアである。従って、開口
部42の湾曲縁43とカバー44との間隔Sと共に、カ
バー44と導電性スペーサ48との間隔Sも可及的に小
さくでき、且つ開口部42内の複数のカバー44に囲ま
れた位置においても、メタルプレーン層40の厚さによ
る段差を解消できるので、基板の主表面に凹みが生じる
のを更に確実に抑制することができる。このため、1つ
の開口部に多数のビア(ビアカバー)が貫通する構造を有
するフリップチップ実装用の基板に効果的である。尚、
上記スペーサ48を各カバー44と開口部42の各湾曲
縁43とに囲まれた位置に、上記間隔Sを保って配設す
ることもできる。
が複数の湾曲縁53からなる六角状の開口部52を設
け、その内部で且つ各湾曲縁53と同心状となる位置に
丸形のビアカバー54を千鳥状にして7個配置したもの
である。この場合、各ビアカバー54は、千鳥状に配置
されているので、それらの間の間隔は前記の各格子状に
配置したものに比べ、比較的小さくできる。そのため、
開口部52に対する全ビアカバー54の総断面積を30
%以上にすることが容易となり、本発明の実施に効果的
な形態の一つである。尚、図中の符号56は、ビアカバ
ー54の上下に接続されたビアである。
プレーン層60にコーナーを丸くした正方形状の開口部
62を形成し、この開口部62内の各縁に沿って12本
のビア65と、中央に4本のビア67を集中して貫通さ
せるため、周囲に配置される上下のビア65同士間には
平面視で細長の異形状としたビアカバー64を介在させ
ると共に、中央に配置される上下のビア67同士間には
平面視で略八角形のビアカバー66を介在させたもので
ある。上記の各ビアカバー64は、開口部62内の間隔
Sを狭めると共に、それら全体がなす平面形状の輪郭が
開口部62と略相似形となるので、開口部62に対する
全ビアカバー64,66の総断面積の比を、容易に30
%以上とすることができる。また、係る異形状のビアカ
バー64を活用することで、開口部62内のランダムな
位置を上下に貫通する複数のビア配線がある場合に、そ
れらのビアカバーの総断面積を確実に増やすことができ
る。
図(A)はメタルプレーン層70に長円形状の開口部72
を形成し、この開口部72内に一対のビアカバー73を
配置し、それらの上下にビア74を接続したものであ
る。係るビア74が2本のみの場合にも、これらの真上
の主表面上にフリップチップエリアが存在する場合に
は、前記凹みの発生を防止することができる。図5(B)
は、メタルプレーン層75に達磨形の開口部76を形成
し、この開口部76内に大・小径二つのビアカバー77
a,77bを略同じ間隔Sを置いて配置し、それらの上
下に大・小径のビア78a,78bをそれぞれ接続した
ものである。このように、複数のビア78a,78bの
直径が異なる場合、それらの間に介在されるビアカバー
77a,77b全体がなす平面視の輪郭形状と略相似形
となる開口部76を採用することで、本発明を容易に実
施することができる。
に平面視で略L形状の開口部82を形成し、その内部に
大中小径の三種類のビアカバー84,86,88を配置
し、それらの上下に大中小径のビア85,87,89をそ
れぞれ接続したものである。このように、ビアの寸法が
複数種あり、且つそれらの配置がランダム状になって
も、ビアカバー84,86,88全体がなす平面視の輪郭
形状を開口部82の形状と略相似形としたので、開口部
82に対する全ビアカバー84,86,88の総断面積を
30%以上にしたり、或いは、開口部82と各ビアカバ
ー84,86,88との間隔やビアカバー84,86,88
同士間の間隔を容易に90mμ未満に設定することがで
きる。更に、図5(D)は、メタルプレーン層90に平面
視で略菱形状の開口部92を形成し、この開口部92内
に所定の間隔を介して図示中央の上下に変形五角形のビ
アカバー94を対称に配置し、且つ左右に三角形のビア
カバー96を対称に配置すると共に、中央のビアカバー
94の上下には太径のビア95を、左右のビアカバー9
6の上下には細径のビア97をそれぞれ接続したもので
ある。上記の各ビアカバー94,96全体がなす平面視
の輪郭形状も、開口部92と略相似形となるので、本発
明の実施に適した形態の一つである。
限定されるものではない。例えば、配線基板内において
メタルプレーン層の上下に導体配線層が設けられ、複数
のビア配線がこのメタルプレーン層に設けた開口部内を
貫通する構造の基板や、複数のメタルプレーン層と複数
の導体配線層が交互に設けられ、複数のビア配線が各メ
タルプレーン層に設けた開口部内を貫通する構造の基板
にも適用できる。また、前記メタルプレーン層の開口部
内に配置した導電性スペーサを、複数のビアカバー同士
の間を区画する線状、又は網の目状に配置することもで
きる。更に、ビア自体の断面形状もその間に介在させる
異形状のビアカバーと相似形として、その導電性をも高
めることもできる。尚、フリップチップに接続するため
の端子としては、前記のメタライズ印刷で形成した接続
用パッドを用いる他に、最上部のビアの主表面に露出す
る端部をそのまま接続用端子として用いることもでき
る。
によれば、メタルプレーン層の開口部内を複数のビア配
線がビアカバーを介して貫通しても、それら上方の基板
の主表面には凹みが生じないか生じにくくなるので、主
表面上の接続用パッド等にフリップチップを正確且つ確
実に実装することができる。しかも、この基板を製造す
るに当たり、工程を増やすことなく容易に得ることもで
きる。また、請求項2乃至5に記載の発明によれば、上
記凹みの発生を一層確実に防止することができる。
断面図、(B)は(A)中のB−B端面図である。
(B)と同様の端面図である。
1(B)と同様の端面図である。
図である。
1(B)と同様の端面図である。
(B)は(A)中のB−B端面図で、(C)は(A)中の部分
拡大断面図である。
配線基板 2,18………………………………………………………
接続用パッド(端子) 4,20,30,40,50,60,70,75,80,90…………………………
…メタルプレーン層 6,22,32,42,52,62,72,76,82,92…………………………
…開口部 6a,33,43,53………………………………………………
…縁/湾曲縁 8………………………………………………………………
導体配線層 10,26,36,46,56,65,67,74,78,85,87,89,95,97………
…ビア配線/ビア 12,12′,24,34,44,54,64,66,73,77,84,86,88,94,96…
…ビアカバー 48……………………………………………………………
導電性スペーサ S………………………………………………………………
間隔
Claims (5)
- 【請求項1】主表面にフリップチップを実装するための
接続用端子を有し、 且つ、内部に少なくとも1層以上形成され上記フリップ
チップを実装する領域の直下に開口部を有するメタルプ
レーン層と、このメタルプレーン層よりも上記主表面か
ら離れた側に形成された導体配線層とを有すると共に、 上記メタルプレーン層の開口部内に設けた複数のビアカ
バーを介して上記接続用端子と上記導体配線層との間を
それぞれ接続する複数のビア配線を有する配線基板であ
って、 平面視したときの上記複数のビアカバーの総面積が、上
記開口部の面積の30%以上であることを特徴とするフ
リップチップ実装用配線基板。 - 【請求項2】前記複数のビア配線が平面視して略格子状
に配置されている領域において、 前記複数のビアカバーがそれぞれ略矩形状に形成されて
いることを特徴とする請求項1に記載のフリップチップ
実装用配線基板。 - 【請求項3】前記複数のビアカバー全体がなす平面形状
の輪郭が、前記開口部の縁の形状と略相似形となるよう
に、各々のビアカバーの形状を形成したことを特徴とす
る請求項1又は2に記載のフリップチップ実装用配線基
板。 - 【請求項4】前記複数のビアカバー相互及び各ビアカバ
ーと前記メタルプレーン層の開口部の縁との間隔を90
μm未満としたことを特徴とする請求項1〜3の何れか
に記載のフリップチップ実装用配線基板。 - 【請求項5】前記開口部内の前記複数のビアカバー又は
各ビアカバーと開口部の縁とに囲まれた位置に、前記メ
タルプレーン層と略同じ厚さの導電性スペーサが周囲の
各ビアカバー又は開口部の縁と90μm未満の間隔を置
いて配設されていることを特徴とする請求項1〜4の何
れかに記載のフリップチップ実装用配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02506297A JP3737597B2 (ja) | 1997-02-07 | 1997-02-07 | フリップチップ実装用配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02506297A JP3737597B2 (ja) | 1997-02-07 | 1997-02-07 | フリップチップ実装用配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10224038A true JPH10224038A (ja) | 1998-08-21 |
JP3737597B2 JP3737597B2 (ja) | 2006-01-18 |
Family
ID=12155443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02506297A Expired - Fee Related JP3737597B2 (ja) | 1997-02-07 | 1997-02-07 | フリップチップ実装用配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3737597B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080214A (ja) * | 2004-09-08 | 2006-03-23 | Cmk Corp | プリント配線板とその製造方法 |
JP2008513998A (ja) * | 2004-09-17 | 2008-05-01 | テラダイン・インコーポレーテッド | 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー |
JP2009206495A (ja) * | 2008-01-28 | 2009-09-10 | Kyocera Corp | 積層基板 |
-
1997
- 1997-02-07 JP JP02506297A patent/JP3737597B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080214A (ja) * | 2004-09-08 | 2006-03-23 | Cmk Corp | プリント配線板とその製造方法 |
JP4630027B2 (ja) * | 2004-09-08 | 2011-02-09 | 日本シイエムケイ株式会社 | プリント配線板とその製造方法 |
JP2008513998A (ja) * | 2004-09-17 | 2008-05-01 | テラダイン・インコーポレーテッド | 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー |
JP2009206495A (ja) * | 2008-01-28 | 2009-09-10 | Kyocera Corp | 積層基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3737597B2 (ja) | 2006-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0478188A2 (en) | Integrated circuit package and compact assemblies thereof | |
JPH0697362A (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
US20040238951A1 (en) | Semiconductor component | |
JP4041253B2 (ja) | 集積回路素子搭載用基板および集積回路装置 | |
JP3737597B2 (ja) | フリップチップ実装用配線基板 | |
JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
JP3838935B2 (ja) | 多数個取り配線基板 | |
US20060030170A1 (en) | Micro-bumps to enhance LGA interconnections | |
TWI615933B (zh) | 半導體裝置及其製造方法 | |
JP6921708B2 (ja) | セラミック基板 | |
EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
JP2017063093A (ja) | 配線基板、電子装置および電子モジュール | |
JP6666200B2 (ja) | 配線基板および電子装置 | |
JP3466398B2 (ja) | 配線基板とその製造方法 | |
CN110291628A (zh) | 布线基板、电子装置及电子模块 | |
JPH0787236B2 (ja) | 半導体実装装置 | |
JPS6079750A (ja) | チツプキヤリヤ | |
JPS5980957A (ja) | 半導体装置 | |
JP2863358B2 (ja) | セラミック多層基板 | |
JP4206184B2 (ja) | 電子部品搭載用基板およびその多数個取り配列基板 | |
JP3147165B2 (ja) | 回路装置、その製造方法 | |
JP2006049812A (ja) | 半導体デバイス用パッケージおよびその製造方法 | |
JP2005210041A (ja) | 配線基板 | |
JPH02177350A (ja) | 半導体装置用パッケージ | |
CN116034633A (zh) | 构造体及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |