JPH10163112A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH10163112A JPH10163112A JP32436796A JP32436796A JPH10163112A JP H10163112 A JPH10163112 A JP H10163112A JP 32436796 A JP32436796 A JP 32436796A JP 32436796 A JP32436796 A JP 32436796A JP H10163112 A JPH10163112 A JP H10163112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- forming
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 322
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 49
- 239000011521 glass Substances 0.000 abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 25
- 238000002425 crystallisation Methods 0.000 abstract description 21
- 230000008025 crystallization Effects 0.000 abstract description 21
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 abstract description 18
- 238000001816 cooling Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、非晶質シリコン等の半
導体膜にエネルギービームを照射して結晶化を行うこと
により成膜を行う半導体装置の製造方法に係り、特に液
晶表示装置(LCD;Liquid Crystal Display)等に用
いられる薄膜トランジスタ(TFT;Thin Film Transi
stor)のように結晶化の対象となる半導体膜の下地が一
様でない構造を有する半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which a semiconductor film such as an amorphous silicon film is formed by irradiating an energy beam to crystallize the film, and more particularly to a liquid crystal display device (LCD). A thin film transistor (TFT) used for a liquid crystal display, etc.
The present invention relates to a method for manufacturing a semiconductor device having a structure in which the underlayer of a semiconductor film to be crystallized is not uniform as in the case of stor).
【0002】[0002]
【従来の技術】TFT液晶表示装置は、スイッチング機
能を持つ素子に薄膜トランジスタ(TFT)を用いるも
ので、このTFTは液晶ディスプレイ画素の1つ1つに
対応してガラス基板上に形成される。TFTには非晶質
シリコン膜製と多結晶シリコン膜製のものがあり、この
多結晶シリコン膜製のTFTは、非晶質のシリコン膜に
対してエネルギービーム、特にエキシマレーザを照射す
ることにより、低温で、ガラス基板上に高性能なものを
作製することができる。このような多結晶シリコン膜製
のTFTを用いて、液晶ディスプレイの周辺回路とピク
セルスイッチング素子を同一基板上に作製することがで
きる。そして、近年、多結晶シリコン膜製のTFTのう
ち、特に、安定した特性が得られることから、ボトムゲ
ート構造のTFTが注目されている。2. Description of the Related Art A TFT liquid crystal display device uses a thin film transistor (TFT) as an element having a switching function, and the TFT is formed on a glass substrate corresponding to each liquid crystal display pixel. There are two types of TFTs, one made of an amorphous silicon film and the other made of a polycrystalline silicon film. The TFT made of the polycrystalline silicon film is formed by irradiating an amorphous silicon film with an energy beam, particularly an excimer laser. A high-performance glass substrate can be manufactured at a low temperature. Using such a polycrystalline silicon film TFT, a peripheral circuit of a liquid crystal display and a pixel switching element can be manufactured on the same substrate. In recent years, among TFTs made of a polycrystalline silicon film, TFTs having a bottom gate structure have been attracting attention, in particular, since stable characteristics can be obtained.
【0003】このボトムゲート構造のTFTは例えば図
14に示したような構成を有している。すなわち、ガラ
ス基板100上にモリブデンタンタル(MoTa)から
なるゲート電極101が形成され、このゲート電極10
1上に酸化膜(Ta2 O5 )102が形成されている。
この酸化膜102を含むガラス基板100上には窒化シ
リコ(SiNx)膜103および二酸化シリコン(Si
O2 )膜104からなるゲート絶縁膜が形成され、更に
この二酸化シリコン膜104上に薄い多結晶シリコン膜
105が形成されている。この多結晶シリコン膜105
内には例えばn型不純物の導入によりソース領域105
aおよびドレイン領域105bがそれぞれ形成されてい
る。多結晶シリコン膜105上にはこの多結晶シリコン
膜105のチャネル領域105cに対応して二酸化シリ
コン膜(SiO2)106が選択的に形成されている。
多結晶シリコン膜105および二酸化シリコン膜106
の上にはn+ ドープト多結晶シリコン膜107、更にこ
のn+ ドープト多結晶シリコン膜107上にソース領域
105aに対向してソース電極108、またドレイン領
域105bに対向してドレイン電極109がそれぞれ形
成されている。The bottom gate TFT has a structure as shown in FIG. 14, for example. That is, a gate electrode 101 made of molybdenum tantalum (MoTa) is formed on a glass substrate 100.
An oxide film (Ta 2 O 5 ) 102 is formed on 1.
On the glass substrate 100 including the oxide film 102, a silicon nitride (SiNx) film 103 and a silicon dioxide (Si
A gate insulating film made of an O 2 ) film 104 is formed, and a thin polycrystalline silicon film 105 is formed on the silicon dioxide film 104. This polycrystalline silicon film 105
The source region 105 is formed therein by introducing, for example, an n-type impurity.
a and the drain region 105b are formed respectively. On the polycrystalline silicon film 105, a silicon dioxide film (SiO2) 106 is selectively formed corresponding to the channel region 105c of the polycrystalline silicon film 105.
Polycrystalline silicon film 105 and silicon dioxide film 106
On the n + -doped polycrystalline silicon film 107, a source electrode 108 is formed on the n + -doped polycrystalline silicon film 107 so as to face the source region 105a, and a drain electrode 109 is formed on the n + doped polycrystalline silicon film 107 so as to face the drain region 105b. Have been.
【0004】このボトムゲート構造のTFTは、次のよ
うな方法により製造することができる。すなわち、ガラ
ス基板100の全面にモリブデンタンタル(MoTa)
膜を形成した後、このモリブデンタンタル膜をエッチン
グにより所定形状にパターニングしてゲート電極101
を形成する。その後、ゲート電極101を陽極酸化させ
ることによりその表面に酸化膜102を形成する。次
に、PECVD(PlasmaEnhanced Chemical Vapor Depo
sition)法により、酸化膜102上の全面に窒化シリコ
ン膜103、二酸化シリコン膜104および非晶質シリ
コン膜を連続的に形成する。[0004] The TFT having the bottom gate structure can be manufactured by the following method. That is, molybdenum tantalum (MoTa) is formed on the entire surface of the glass substrate 100.
After forming the film, the molybdenum tantalum film is patterned into a predetermined shape by etching to form the gate electrode 101.
To form Thereafter, the gate electrode 101 is anodized to form an oxide film 102 on the surface thereof. Next, PECVD (Plasma Enhanced Chemical Vapor Depo
The silicon nitride film 103, the silicon dioxide film 104, and the amorphous silicon film are continuously formed on the entire surface of the oxide film 102 by the sition) method.
【0005】次に、この非晶質シリコン膜に例えばエキ
シマレーザによるレーザビームを照射することにより、
この非晶質シリコン膜を一旦溶融させ、その後、室温に
冷却して結晶化させる。これによって非晶質シリコン膜
が多結晶シリコン膜105となる。続いて、チャネル領
域となる部分の多結晶シリコン膜105上にチャネル領
域に対応する形状の二酸化シリコン膜106を選択的に
形成した後、n型不純物例えば燐(P)や砒素(As)
を含んだ非晶質シリコン膜を形成し、再度エキシマレー
ザによるレーザビームの照射によってn+ ドープト多結
晶シリコン膜107とすると共に不純物を電気的に活性
化させる。Next, by irradiating the amorphous silicon film with a laser beam by, for example, an excimer laser,
This amorphous silicon film is once melted and then cooled to room temperature to be crystallized. Thus, the amorphous silicon film becomes the polycrystalline silicon film 105. Subsequently, after selectively forming a silicon dioxide film 106 having a shape corresponding to the channel region on the portion of the polycrystalline silicon film 105 to be a channel region, an n-type impurity such as phosphorus (P) or arsenic (As) is formed.
Is formed, and the laser beam is again irradiated with an excimer laser to form the n + -doped polycrystalline silicon film 107 and the impurities are electrically activated.
【0006】次に、スパッタガスとしてアルゴン(A
r)を用いたスパッタリング法により全面にアルミニウ
ム(Al)膜を形成した後、このアルミニウム膜および
n+ ドープト多結晶シリコン膜107をそれぞれエッチ
ングにより所定の形状にパターニングし、ソース領域1
05aおよびドレイン領域105b上にソース電極10
8およびドレイン領域109を形成する。続いて、水素
にさらし二酸化シリコン膜106を通過する水素ラジカ
ル、原子状水素によってチャネル領域105cを水素化
することによってダングリングボンドなどを不活性化さ
せる。以上のプロセスにより図14に示したボトムゲー
ト構造のTFTを得ることができる。Next, argon (A) is used as a sputtering gas.
r), an aluminum (Al) film is formed on the entire surface by a sputtering method, and the aluminum film and the n + -doped polycrystalline silicon film 107 are patterned into predetermined shapes by etching, respectively.
05a and the source electrode 10 on the drain region 105b.
8 and the drain region 109 are formed. Subsequently, the channel region 105c is hydrogenated by hydrogen radicals and atomic hydrogen that are exposed to hydrogen and pass through the silicon dioxide film 106 to inactivate dangling bonds and the like. Through the above process, the TFT having the bottom gate structure shown in FIG. 14 can be obtained.
【0007】[0007]
【発明が解決しようとする課題】上述のように従来の方
法では、非晶質シリコン膜を結晶化する工程において、
非晶質シリコン膜に対してエネルギービームを照射する
が、このとき非晶質シリコン膜の下地の構造は一様では
ない。すなわち、ガラス基板100上に金属膜(ゲート
電極101)があり、非晶質シリコン膜の下地は金属と
ガラスの2種類の材質の異なる構造となっており、従
来、それぞれの上の領域の非晶質シリコン膜に対して同
時にエネルギービームを照射している。そして、この場
合、金属膜(ゲート電極101)上のチャネル領域にお
ける非晶質シリコン膜の結晶化エネルギーの最適条件を
基準とし、これと同じエネルギービームをガラス基板1
00上の非晶質シリコン膜にも照射していた。As described above, in the conventional method, in the step of crystallizing the amorphous silicon film,
The amorphous silicon film is irradiated with an energy beam. At this time, the underlying structure of the amorphous silicon film is not uniform. That is, there is a metal film (gate electrode 101) on the glass substrate 100, and the base of the amorphous silicon film has a structure in which two types of materials, metal and glass, are different from each other. The crystalline silicon film is simultaneously irradiated with an energy beam. In this case, the same energy beam is applied to the glass substrate 1 based on the optimum condition of the crystallization energy of the amorphous silicon film in the channel region on the metal film (gate electrode 101).
Irradiation was also performed on the amorphous silicon film on the substrate No. 00.
【0008】しかしながら、同じ非晶質シリコン膜であ
っても、下地が金属の領域と下地がガラスの領域とで
は、熱伝導率が異なるため結晶化するためのエネルギー
の最適値は異なる。そのため、金属膜(ゲート電極10
1)上の非晶質シリコン膜の最適条件に合わせた従来の
方法では、ガラス基板100上の非晶質シリコン膜に対
して最適条件よりも多くのエネルギービームが照射され
ることとなり、そのため部分的に膜破壊が生ずるという
問題があった。However, even for the same amorphous silicon film, the optimum value of the energy for crystallization is different between the region where the base is a metal and the region where the base is a glass because the thermal conductivity is different. Therefore, the metal film (the gate electrode 10)
1) In the conventional method that is adapted to the optimum condition of the amorphous silicon film, the amorphous silicon film on the glass substrate 100 is irradiated with more energy beams than the optimum condition. There has been a problem that film destruction may occur.
【0009】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、非晶質の半導体膜を結晶化する際
に、下地の構造に応じて最適エネルギーのビームを照射
することが可能であり、膜全体にわたって一様に結晶化
することができ、膜破壊の虞れのない半導体装置の製造
方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to be able to irradiate an amorphous semiconductor film with a beam having an optimum energy according to the structure of a base when crystallizing the same. Another object of the present invention is to provide a method for manufacturing a semiconductor device which can be uniformly crystallized over the entire film and has no fear of film destruction.
【0010】[0010]
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、基板上に選択的に金属膜を形成する工程
と、基板上の金属膜が形成されていない領域に金属膜と
実質的に熱伝導率が同じ絶縁膜を形成する工程と、金属
膜および絶縁膜上に非晶質で膜厚の均一な半導体膜を形
成する工程と、非晶質の半導体膜にエネルギービームを
照射することにより半導体膜を一様に多結晶化する工程
とを含むものである。According to a method of manufacturing a semiconductor device according to the present invention, a step of selectively forming a metal film on a substrate and a step of forming a metal film substantially in a region where the metal film is not formed on the substrate. Forming an insulating film having the same thermal conductivity, forming an amorphous semiconductor film having a uniform thickness on the metal film and the insulating film, and irradiating the amorphous semiconductor film with an energy beam. In order to uniformly polycrystallize the semiconductor film.
【0011】本発明に係る他の半導体装置の製造方法
は、基板上に絶縁膜を形成する工程と、絶縁膜上に絶縁
膜と実質的に熱伝導率が同じ金属膜を選択的に形成する
工程と、金属膜および絶縁膜上に非晶質で膜厚の均一な
半導体膜を形成する工程と、非晶質の半導体膜にエネル
ギービームを照射することにより半導体膜を一様に多結
晶化する工程とを含むものである。In another method for manufacturing a semiconductor device according to the present invention, a step of forming an insulating film on a substrate and a step of selectively forming a metal film having substantially the same thermal conductivity as the insulating film on the insulating film are performed. A step of forming an amorphous semiconductor film having a uniform thickness over the metal film and the insulating film; and irradiating the amorphous semiconductor film with an energy beam to uniformly polycrystallize the semiconductor film. And the step of performing.
【0012】本発明に係る更に他の半導体装置の製造方
法は、透明基板の表面に薄膜トランジスタのゲート電極
としての金属膜を形成する工程と、透明基板上の金属膜
以外の領域に金属膜と実質的に熱伝導率が同じ透明絶縁
膜を形成する工程と、金属膜および透明絶縁膜上に絶縁
膜を形成した後、この絶縁膜上に非晶質で膜厚の均一な
半導体膜を形成する工程と、半導体膜上の金属膜に対応
する領域以外の領域に選択的に不純物を導入してソース
領域およびドレイン領域をそれぞれ形成する工程と、ソ
ース領域およびドレイン領域が形成された半導体膜にエ
ネルギービームを照射して多結晶化する工程とを含むも
のである。[0012] Still another method of manufacturing a semiconductor device according to the present invention includes a step of forming a metal film as a gate electrode of a thin film transistor on a surface of a transparent substrate, and a step of forming a metal film in a region other than the metal film on the transparent substrate. Forming a transparent insulating film having the same thermal conductivity, forming an insulating film on the metal film and the transparent insulating film, and then forming an amorphous semiconductor film having a uniform thickness on the insulating film. Forming a source region and a drain region by selectively introducing impurities into regions other than the region corresponding to the metal film on the semiconductor film; and energizing the semiconductor film on which the source region and the drain region are formed. Irradiating a beam to perform polycrystallization.
【0013】本発明に係る更に他の半導体装置の製造方
法は、透明基板の表面に透明絶縁膜を形成する工程と、
透明絶縁膜上に透明絶縁膜と実質的に熱伝導率が同じで
あり、薄膜トランジスタのゲート電極となる金属膜を選
択的に形成する工程と、金属膜および透明絶縁膜上に絶
縁膜を形成した後、この絶縁膜上に非晶質で膜厚の均一
な半導体膜を形成する工程と、半導体膜上の金属膜に対
応する領域以外の領域に選択的に不純物を導入してソー
ス領域およびドレイン領域をそれぞれ形成する工程と、
ソース領域およびドレイン領域が形成された半導体膜に
エネルギービームを照射して多結晶化する工程とを含む
ものである。Still another method of manufacturing a semiconductor device according to the present invention includes a step of forming a transparent insulating film on a surface of a transparent substrate;
A step of selectively forming a metal film having substantially the same thermal conductivity as the transparent insulating film on the transparent insulating film and serving as a gate electrode of the thin film transistor; and forming an insulating film on the metal film and the transparent insulating film. Thereafter, a step of forming an amorphous semiconductor film having a uniform thickness on the insulating film and a step of selectively introducing impurities into a region other than the region corresponding to the metal film on the semiconductor film to form a source region and a drain region. Forming respective regions;
Irradiating the semiconductor film on which the source region and the drain region are formed with an energy beam to perform polycrystallization.
【0014】なお、本明細書において、金属膜と絶縁膜
(または透明絶縁膜)との熱伝導率が実質的に同じであ
るとは、これら金属膜と絶縁膜の上層に形成される非晶
質半導体膜にエネルギービームを照射したときに膜全体
にわたって一様に結晶化できる程度に熱伝導率が近似し
ている場合も含む意である。In the present specification, the expression that the thermal conductivity of a metal film is substantially the same as the thermal conductivity of an insulating film (or a transparent insulating film) means that an amorphous film formed on an upper layer of the metal film and the insulating film. It is intended to include the case where the thermal conductivity is close enough to uniformly crystallize the entire semiconductor film when the energy semiconductor film is irradiated with the energy beam.
【0015】本発明の半導体装置の製造方法では、エネ
ルギビームを照射すると、非晶質半導体膜が溶融し、そ
の後、室温に冷却することにより溶融領域が結晶化して
多結晶膜となる。このとき基板上の金属膜(ゲート電
極)に隣接する領域または金属膜の下地領域に、金属膜
と熱伝導率が実質的に同じ絶縁膜が成膜されているの
で、膜表面の最高到達温度がほぼ同じになり、膜全体に
わたって一様に結晶化される。In the method of manufacturing a semiconductor device according to the present invention, when an energy beam is irradiated, the amorphous semiconductor film is melted, and then cooled to room temperature to crystallize the molten region to form a polycrystalline film. At this time, since the insulating film having substantially the same thermal conductivity as the metal film is formed in a region adjacent to the metal film (gate electrode) on the substrate or in a base region of the metal film, the maximum temperature of the film surface is reached. Are substantially the same, and are uniformly crystallized throughout the film.
【0016】[0016]
【実施の形態】以下、本発明の実施の形態について図面
を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0017】具体的な実施の形態の説明に先立ち、ま
ず、本発明の基本的な原理について説明する。前述のよ
うに、同じ非晶質シリコン膜であっても、下地が金属の
場合とガラスの場合とでは結晶化するためのエネルギー
の最適値はそれぞれ異なる。本発明では下地構造におい
て金属膜がない領域に熱伝導率がよい絶縁膜を成膜する
ことにより、同じエネルギーのビーム照射で半導体膜の
全面に渡って一様に結晶化できるようにするものであ
る。以下、その理由について説明する。Prior to the description of specific embodiments, first, the basic principle of the present invention will be described. As described above, even if the same amorphous silicon film is used, the optimum value of the energy for crystallization is different depending on whether the base is made of metal or glass. In the present invention, an insulating film having a good thermal conductivity is formed in a region where a metal film is not present in an underlayer structure, so that the semiconductor film can be uniformly crystallized over the entire surface of the semiconductor film by the same energy beam irradiation. is there. Hereinafter, the reason will be described.
【0018】図7(a),(b)はシリコン膜の下地構
造が互いに異なる基板の例を表している。図7(a)の
構造は、ガラス基板60上にニッケル(Ni)膜61を
形成し、その上に窒化シリコン(SiN)膜62、絶縁
膜(SiO2 )63および非晶質シリコン膜(a−S
i)64をこの順に形成したものである。一方、図7
(b)の構造は、ガラス基板60上に窒化シリコン(S
iN)膜62、絶縁膜(SiO2 )63および非晶質シ
リコン膜64を形成したもので、非晶質シリコン膜64
の下地に金属膜(ニッケル膜61)が存在しないこと以
外は同じ構造となっている。FIGS. 7A and 7B show examples of substrates in which the underlying structures of the silicon films are different from each other. 7A, a nickel (Ni) film 61 is formed on a glass substrate 60, and a silicon nitride (SiN) film 62, an insulating film (SiO 2 ) 63, and an amorphous silicon film (a) are formed thereon. -S
i) 64 are formed in this order. On the other hand, FIG.
The structure of (b) is such that silicon nitride (S
An iN) film 62, an insulating film (SiO 2 ) 63 and an amorphous silicon film 64 are formed.
Has the same structure except that the metal film (nickel film 61) does not exist on the underlayer.
【0019】図9は図7(a)の構造の非晶質シリコン
膜64に対してエネルギービームとしてエキシマレーザ
(エネルギー;360mJ/cm2 ,パルス幅;30n
s,波長308nm)を照射したときの、非晶質シリコ
ン膜64の最表面の温度変化をシミュレーションした結
果を表すものである。一方、図10は図7(b)の構造
の非晶質シリコン膜64に対して同じエキシマレーザを
照射したときの、非晶質シリコン膜64の最表面の温度
変化をシミュレーションした結果を表すものである。な
お、図8に、各膜の材料のパラメータを示す。FIG. 9 shows an excimer laser (energy: 360 mJ / cm 2 , pulse width: 30 n) as an energy beam for the amorphous silicon film 64 having the structure shown in FIG.
(s, wavelength of 308 nm) when simulating the temperature change of the outermost surface of the amorphous silicon film 64. On the other hand, FIG. 10 shows the result of simulating the temperature change of the outermost surface of the amorphous silicon film 64 when the same excimer laser is irradiated to the amorphous silicon film 64 having the structure of FIG. 7B. It is. FIG. 8 shows the parameters of the material of each film.
【0020】図9および図10の結果からも明らかなよ
うに、エキシマレーザが照射されている間は、非晶質シ
リコン膜64の温度は融点(a−Si融点)まで急激に
上昇し、融点に達すると、そこで融解の潜熱のために上
昇の傾斜が一旦なだらかになり、その後再び急速に上昇
する。ここで、それぞれ同じエネルギーのエキシマレー
ザを照射した場合、非晶質シリコン膜64の下地構造に
よって最高到達温度が異なる。すなわち、非晶質シリコ
ン膜64の下地に金属膜(ニッケル膜61)が存在する
場合(図7(a)の構造)には最高到達温度が約265
0(K)であるのに対して、下地に金属膜(ニッケル膜
61)が存在しない場合(図7(b)の構造)には最高
到達温度が約2940(K)であり、下地の構造によっ
て大きく異なる。この最高到達温度の差は、絶縁膜63
の厚さが薄くなると、より大きくなる。最高温度に達し
た後、エキシマレーザの照射が終了すると、図7
(a),(b)のいずれの構造においても、熱がガラス
基板60の方向に広がり、非晶質シリコン膜64の温度
が徐々に下がる。そして、シリコンの結晶化の温度(1
410℃)に達すると、結晶化の潜熱が出て、ある時間
(結晶化時間)は温度が一定となり、その後再び徐々に
下がっていく。As is clear from the results shown in FIGS. 9 and 10, the temperature of the amorphous silicon film 64 rapidly rises to the melting point (a-Si melting point) during the irradiation with the excimer laser, , Where the slope of the rise once becomes gentle due to the latent heat of melting, and then rises rapidly again. Here, when excimer lasers of the same energy are irradiated, the maximum attainable temperature differs depending on the underlying structure of the amorphous silicon film 64. That is, when the metal film (the nickel film 61) exists under the amorphous silicon film 64 (the structure of FIG. 7A), the maximum temperature is about 265.
On the other hand, when the metal film (nickel film 61) does not exist on the underlayer (the structure shown in FIG. 7B), the maximum temperature is about 2940 (K). It depends greatly on. The difference between the highest temperatures is determined by
The smaller the thickness, the larger. After the excimer laser irradiation is completed after the maximum temperature is reached, FIG.
In any of the structures (a) and (b), heat spreads in the direction of the glass substrate 60, and the temperature of the amorphous silicon film 64 gradually decreases. Then, the crystallization temperature of silicon (1
(410 ° C.), latent heat of crystallization is generated, and the temperature becomes constant for a certain time (crystallization time), and then gradually decreases again.
【0021】図7(a),(b)それぞれの構造の非晶
質シリコン膜64に対してエキシマレーザを照射する場
合、レーザ条件を最適化するためには、同じエネルギー
で、各非晶質シリコン膜64の表面の最高到達温度が同
じであることが望ましい。このようなことから、本発明
者は図11に示したようにガラス基板60上に熱伝導率
がよい透明の絶縁膜、例えば窒化アルミニウム(Al
N)膜65を成膜することにより、図7(a)の構造と
同様の温度条件となり、よって下地の構造(金属膜の有
無)にかかわらずシリコン膜の最表面の温度を同じにす
ることができると考え、図12と図13に示す特性図を
実験により求めた。When irradiating an excimer laser to the amorphous silicon film 64 having the respective structures shown in FIGS. 7A and 7B, in order to optimize laser conditions, it is necessary to use the same energy for each amorphous silicon film. It is desirable that the maximum temperature reached on the surface of the silicon film 64 be the same. For this reason, as shown in FIG. 11, the present inventor has made a transparent insulating film having good thermal conductivity, for example, aluminum nitride (Al) on a glass substrate 60 as shown in FIG.
N) By forming the film 65, the temperature conditions are the same as those of the structure of FIG. 7A, so that the temperature of the outermost surface of the silicon film is the same regardless of the underlying structure (the presence or absence of the metal film). In consideration of this, the characteristic diagrams shown in FIGS. 12 and 13 were obtained by experiments.
【0022】図12は図11の構造において、窒化アル
ミニウム膜65の膜厚を変えたときのシリコン膜64の
最表面の最高到達温度とシリコンの結晶化時間を表すも
のである。すなわち、図12は図11の構造において、
シリコン膜64の膜厚を30nm、絶縁膜(SiO2 )
63の膜厚を100nm、窒化シリコン(SiN)膜6
2の膜厚を50nmにそれぞれ固定し、窒化アルミニウ
ム(AlN)膜65の膜厚を変えて、エキシマレーザを
400mJ/cm2 で照射し、そのときのシリコン膜6
4の最表面の最高到達温度とシリコンの結晶化時間をシ
ミュレーションした結果を表すものである。図13はエ
キシマレーザを360mJ/cm2で照射し、それ以外
は図12の条件と同様としたときのガラス基板60の表
面の温度とシリコンの結晶化時間をシミュレーションし
た結果を表すものである。この結果により、図7(a)
の構造と図11の構造において、エネルギービーム照射
によるシリコン膜64の表面の最高到達温度を同じにし
てレーザ条件を最適化するためには、図11の構造の窒
化アルミニウム膜65の膜厚を図12と図13の結果に
応じて設定すればよいことがわかる。FIG. 12 shows the maximum temperature at the outermost surface of the silicon film 64 and the crystallization time of silicon when the thickness of the aluminum nitride film 65 is changed in the structure of FIG. That is, FIG. 12 shows the structure of FIG.
The thickness of the silicon film 64 is 30 nm, and the insulating film (SiO 2 )
63 has a thickness of 100 nm and a silicon nitride (SiN) film 6
2 is fixed to 50 nm, the thickness of the aluminum nitride (AlN) film 65 is changed, and an excimer laser is irradiated at 400 mJ / cm 2 , and the silicon film 6 at that time is irradiated.
4 shows the result of simulating the highest temperature of the outermost surface and the crystallization time of silicon. FIG. 13 shows a simulation result of the temperature of the surface of the glass substrate 60 and the crystallization time of silicon when the excimer laser is irradiated at 360 mJ / cm 2 and the other conditions are the same as those of FIG. According to this result, FIG.
In the structure of FIG. 11 and the structure of FIG. 11, in order to optimize the laser condition by making the maximum temperature of the surface of the silicon film 64 by the energy beam irradiation the same, the thickness of the aluminum nitride film 65 of the structure of FIG. It can be seen that setting should be made according to the results of FIG. 12 and FIG.
【0023】本発明はこのような結果を利用し、同一の
基板上において、金属膜の無い領域に熱伝導率のよい絶
縁膜を成膜することにより、膜全体にわたって最高到達
温度を同じとして一様に結晶化を行うものである。以
下、本発明を薄膜トランジスタの製造方法に適用した例
について説明する。The present invention utilizes such a result to form an insulating film having good thermal conductivity on the same substrate in a region where there is no metal film, so that the maximum temperature can be kept the same over the entire film. The crystallization is performed in the following manner. Hereinafter, an example in which the present invention is applied to a method for manufacturing a thin film transistor will be described.
【0024】〔第1の実施の形態〕図1(a)〜(c)
および図2(a)〜(c)、図3(a)〜(b)は第1
の実施の形態に係る薄膜トランジスタの製造方法を工程
順に表すものである。まず、図1(a)に示したよう
に、例えばスパッタガスとしてアルゴン(Ar)を用い
たスパッタリング法により基板、例えばガラス基板10
上に選択的に膜厚100nmのニッケル(Ni)膜から
なるゲート電極11を形成する。次に、再びスパッタリ
ング法により全面に膜厚100nmの窒化アルミニウム
膜(AlN)12を成膜する。続いて、全面にフォトレ
ジスト膜13を形成する。次に、ゲート電極11をマス
クとして裏面露光14を行い、図1(b)に示したよう
にフォトレジスト膜13のパターニングを行う。次い
で、フォトレジスト膜13およびゲート電極11上の窒
化アルミニウム膜12を同時にエッチング除去すること
により図1(c)に示したようにガラス基板10上のゲ
ート電極11が形成されていない領域のみに窒化アルミ
ニウム膜12を残す。[First Embodiment] FIGS. 1 (a) to 1 (c)
2 (a) to 2 (c) and FIGS. 3 (a) and 3 (b)
7A to 7C show a method of manufacturing a thin film transistor according to the embodiment in the order of steps. First, as shown in FIG. 1A, a substrate, for example, a glass substrate 10 is formed by a sputtering method using argon (Ar) as a sputtering gas.
A gate electrode 11 made of a nickel (Ni) film having a thickness of 100 nm is selectively formed thereon. Next, an aluminum nitride film (AlN) 12 having a thickness of 100 nm is formed on the entire surface again by the sputtering method. Subsequently, a photoresist film 13 is formed on the entire surface. Next, back exposure 14 is performed using the gate electrode 11 as a mask, and the photoresist film 13 is patterned as shown in FIG. Next, the photoresist film 13 and the aluminum nitride film 12 on the gate electrode 11 are simultaneously etched and removed, thereby nitriding only the region on the glass substrate 10 where the gate electrode 11 is not formed as shown in FIG. The aluminum film 12 is left.
【0025】次に、図2(a)に示したように例えば同
じくスパッタリングガスとしてヘリウム(He)を用い
たスパッタリング法により全面に膜厚例えば50nmの
窒化シリコン(SiNx)層15a、引き続き膜厚例え
ば100nmの二酸化シリコン(SiO2 )層15bを
形成して積層構造の絶縁膜15を形成し、続いて、例え
ばPECVD法により絶縁膜15上に膜厚例えば30n
mの非晶質シリコン膜16を連続的に形成する。非晶質
シリコン膜16を形成した後、図2(b)に示したよう
に非晶質シリコン膜16上の全面にフォトレジストを塗
布し、このフォトレジストに対してガラス基板10の裏
面側から例えばg線(波長436nm)による露光(裏
面露光)18を行う。このときゲート電極11がマスク
となりゲート電極11と同じ幅のフォトレジスト膜17
が自己整合的に形成される。続いて、図2(c)に示し
たように、フォトレジスト膜17をマスクとして例えば
プラズマドーピングまたはイオンドーピングによりn型
不純物19、例えば燐(P)を非晶質シリコン膜16に
導入する。これにより、図3(a)に示したようにソー
ス領域21aおよびドレイン領域21bが形成される。
続いて、基板表面からレーザビーム20を照射する。こ
のレーザビーム20の照射により非晶質シリコン膜16
が溶融し、その後、室温に冷却することにより溶融領域
が結晶化し、ソース領域21aおよびドレイン領域21
bを備えた多結晶シリコン膜21が形成される。ここ
で、本実施の形態では、金属膜(ゲート電極11)の無
い領域に熱伝導率のよい窒化アルミニウム膜12が成膜
されているので、前述のように膜表面の最高到達温度が
ほぼ同じになり、膜全体にわたって一様に結晶化を行う
ことができる。Next, as shown in FIG. 2A, a silicon nitride (SiNx) layer 15a having a thickness of, for example, 50 nm is formed on the entire surface by, for example, a sputtering method using helium (He) as a sputtering gas. A silicon dioxide (SiO 2 ) layer 15b of 100 nm is formed to form an insulating film 15 having a laminated structure, and subsequently, a film thickness of, for example, 30 n is formed on the insulating film 15 by, for example, a PECVD method.
m amorphous silicon films 16 are continuously formed. After the amorphous silicon film 16 is formed, a photoresist is applied to the entire surface of the amorphous silicon film 16 as shown in FIG. 2B, and the photoresist is applied to the photoresist from the back side of the glass substrate 10. For example, exposure (backside exposure) 18 by g-line (wavelength 436 nm) is performed. At this time, the gate electrode 11 serves as a mask, and the photoresist film 17 having the same width as the gate electrode 11 is formed.
Are formed in a self-aligned manner. Subsequently, as shown in FIG. 2C, an n-type impurity 19, for example, phosphorus (P) is introduced into the amorphous silicon film 16 by, for example, plasma doping or ion doping using the photoresist film 17 as a mask. As a result, a source region 21a and a drain region 21b are formed as shown in FIG.
Subsequently, a laser beam 20 is irradiated from the substrate surface. The irradiation of the laser beam 20 causes the amorphous silicon film 16
Is melted, and then cooled to room temperature to crystallize the melted region, so that the source region 21 a and the drain region 21
Thus, a polycrystalline silicon film 21 having b is formed. Here, in the present embodiment, since the aluminum nitride film 12 having good thermal conductivity is formed in a region where there is no metal film (gate electrode 11), the maximum temperature reached on the film surface is almost the same as described above. And uniform crystallization can be performed over the entire film.
【0026】レーザビーム20としては非晶質シリコン
膜16が吸収する波長のもの、特にエキシマレーザによ
るパルスレーザビームを用いることが好ましい。エキシ
マレーザとしては、XeClエキシマレーザによるパル
スレーザビーム(波長308nm),KrFエキシマレ
ーザによるパルスレーザビーム(波長248nm)やX
eFエキシマレーザによるパルスレーザビーム(波長3
50nm)などが用いられる。As the laser beam 20, it is preferable to use a laser beam having a wavelength that is absorbed by the amorphous silicon film 16, particularly a pulse laser beam using an excimer laser. Examples of the excimer laser include a pulse laser beam (wavelength 308 nm) using a XeCl excimer laser, a pulse laser beam (wavelength 248 nm) using a KrF excimer laser, and X
Pulse laser beam (wavelength 3) by eF excimer laser
50 nm).
【0027】次に、図3(b)に示したように例えばス
パッタガスとしてアルゴン(Ar)を用いたスパッタリ
ング法により多結晶シリコン膜21中のソース領域21
aおよびドレイン領域21b上にそれぞれアルミニウム
(Al)からなる電極22a,22bを形成する。続い
て、水素プラズマ中でプラズマ水素化を行うことにより
多結晶シリコン膜21内のチャネル領域21cを水素化
してダングリングボンドなどを不活性化させる。Next, as shown in FIG. 3B, the source region 21 in the polycrystalline silicon film 21 is formed by a sputtering method using argon (Ar) as a sputtering gas, for example.
Electrodes 22a and 22b made of aluminum (Al) are formed on a and drain region 21b, respectively. Subsequently, the channel region 21c in the polycrystalline silicon film 21 is hydrogenated by performing plasma hydrogenation in hydrogen plasma to inactivate dangling bonds and the like.
【0028】このように本実施の形態による薄膜トラン
ジスタの製造方法によれば、結晶化のためにレーザビー
ム20を照射する際に、金属膜(ゲート電極11)の無
い領域に予め熱伝導率のよい窒化アルミニウム膜12が
成膜されているので、基板の全面に渡って一様に結晶化
を行うことができる。従って、膜破壊の虞れがなくな
り、プロセスマージンを多くとることができる。As described above, according to the method for manufacturing a thin film transistor according to the present embodiment, when irradiating the laser beam 20 for crystallization, a region having no metal film (gate electrode 11) has good thermal conductivity in advance. Since the aluminum nitride film 12 is formed, crystallization can be uniformly performed over the entire surface of the substrate. Therefore, there is no fear of film destruction, and a large process margin can be obtained.
【0029】〔第2の実施の形態〕図4(a)〜(c)
は本発明の第2の実施の形態に係る薄膜トランジスタの
製造方法を工程順に表すものである。本実施の形態で
は、第1の実施の形態における非晶質シリコン膜16上
に二酸化シリコン膜を形成した後、この二酸化シリコン
膜上にレジスト膜を形成し、その後裏面露光を行うよう
にしたものである。なお、図1(a)〜(c)、図2
(a)〜(c)および図3(a)〜(b)と同一構成部
分については同一符号を付してその説明は省略する。[Second Embodiment] FIGS. 4 (a) to 4 (c)
9A and 9B show a method of manufacturing a thin film transistor according to a second embodiment of the present invention in the order of steps. In the present embodiment, after a silicon dioxide film is formed on the amorphous silicon film 16 in the first embodiment, a resist film is formed on the silicon dioxide film, and then back exposure is performed. It is. 1 (a) to 1 (c), FIG.
3 (a) to 3 (c) and FIGS. 3 (a) and 3 (b) are denoted by the same reference numerals, and description thereof will be omitted.
【0030】すなわち、まず、図4(a)に示したよう
に、非晶質シリコン膜16を形成するまでの工程は第1
の実施の形態と同様である。非晶質シリコン膜16を形
成した後、例えばPECVD法により、二酸化シリコン
(SiO2 )膜30を形成し、この二酸化シリコン膜3
0上の全面にフォトレジストを塗布し、このフォトレジ
ストに対してガラス基板10の裏面側から例えばg線
(波長436nm)による露光(裏面露光)31を行
う。このときゲート電極11がマスクとなりゲート電極
11と同じ幅のフォトレジスト膜32が自己整合的に形
成される。更に、図4(b)に示したように、このパタ
ーニングされたフォトレジスト膜32をマスクとして二
酸化シリコン膜30を選択的にエッチングした後、フォ
トレジスト膜32を除去する。続いて、この二酸化シリ
コン膜30をマスクとして例えばプラズマドーピングま
たはイオンドーピングによりn型不純物33、例えば燐
(P)を非晶質シリコン膜16に導入する。これにより
図4(c)に示したようにソース領域21aおよびドレ
イン領域21bが形成される。続いて、基板表面からレ
ーザビーム34を照射すると、このレーザビーム34の
照射により非晶質シリコン膜16が溶融し、その後、室
温に冷却することにより溶融領域が結晶化し、ソース領
域21aおよびドレイン領域21bを備えた多結晶シリ
コン膜21が形成される。以後の工程は第1の実施の形
態と同様である。That is, first, as shown in FIG. 4A, the steps up to the formation of the amorphous silicon film 16 are the first steps.
This is the same as the embodiment. After the formation of the amorphous silicon film 16, a silicon dioxide (SiO 2 ) film 30 is formed by, for example, the PECVD method.
A photoresist is applied to the entire surface of the glass substrate 0, and the photoresist is subjected to exposure (backside exposure) 31 by, for example, g-line (wavelength: 436 nm) from the back side of the glass substrate 10. At this time, a photoresist film 32 having the same width as the gate electrode 11 is formed in a self-aligned manner using the gate electrode 11 as a mask. Further, as shown in FIG. 4B, after selectively etching the silicon dioxide film 30 using the patterned photoresist film 32 as a mask, the photoresist film 32 is removed. Then, using the silicon dioxide film 30 as a mask, an n-type impurity 33, for example, phosphorus (P) is introduced into the amorphous silicon film 16 by, for example, plasma doping or ion doping. Thus, a source region 21a and a drain region 21b are formed as shown in FIG. Subsequently, when a laser beam 34 is irradiated from the surface of the substrate, the amorphous silicon film 16 is melted by the irradiation of the laser beam 34, and then cooled to room temperature to crystallize the melted region, and the source region 21a and the drain region Polycrystalline silicon film 21 having 21b is formed. Subsequent steps are the same as in the first embodiment.
【0031】このように本実施の形態による薄膜トラン
ジスタの製造方法においても、結晶化のためにレーザビ
ーム34を照射する際に、金属膜(ゲート電極11)の
無い領域に予め熱伝導率のよい窒化アルミニウム膜12
が成膜されているので、基板の全面に渡って一様に結晶
化を行うことができ、膜破壊の虞れがなくなる。更に、
第1の実施の形態ではプラズマドーピングまたはイオン
ドーピングのマスクとしてフォトレジストを用いたが、
フォトレジストは高エネルギーイオンの衝撃によって変
質して除去することが難しい場合がある。本実施の形態
では、プラズマドーピングまたはイオンドーピングのマ
スクとして二酸化シリコン膜30を用いているので、除
去するのが容易である。As described above, also in the method of manufacturing a thin film transistor according to the present embodiment, when irradiating the laser beam 34 for crystallization, a region having no metal film (gate electrode 11) is previously nitrided with good thermal conductivity. Aluminum film 12
Is formed, the crystallization can be performed uniformly over the entire surface of the substrate, and there is no fear of film destruction. Furthermore,
In the first embodiment, a photoresist is used as a mask for plasma doping or ion doping.
In some cases, the photoresist is altered by the impact of high-energy ions and is difficult to remove. In the present embodiment, since the silicon dioxide film 30 is used as a mask for plasma doping or ion doping, removal is easy.
【0032】〔第3の実施の形態〕図5(a)〜(c)
および図6(a)〜(b)は本発明の第3の実施の形態
に係る薄膜トランジスタの製造方法を工程順に表すもの
である。本実施の形態では、第1の実施の形態における
窒化アルミニウム膜上にゲート電極を形成する構成とし
たものである。[Third Embodiment] FIGS. 5 (a) to 5 (c)
FIGS. 6A and 6B show a method of manufacturing a thin film transistor according to the third embodiment of the present invention in the order of steps. In this embodiment mode, a gate electrode is formed over the aluminum nitride film in the first embodiment mode.
【0033】まず、図5(a)に示したように、例えば
スパッタガスとしてアルゴン(Ar)を用いたスパッタ
リング法によりガラス基板40の全面に膜厚100nm
の窒化アルミニウム膜41を成膜する。続いて、例えば
同じくスパッタリング法により窒化アルミニウム膜41
上に膜厚100nmのニッケル(Ni)膜からなるゲー
ト電極42を選択的に形成する。次に、例えば同じくス
パッタリングガスとしてヘリウム(He)を用いたスパ
ッタリング法により全面に窒化シリコン(SiNx)層
43a、引き続き二酸化シリコン(SiO2 )層43b
を形成して積層構造の絶縁膜43を形成し、続いて、例
えばPECVD法により絶縁膜43上に非晶質シリコン
膜44を連続的に形成する。First, as shown in FIG. 5A, a film thickness of 100 nm is formed on the entire surface of the glass substrate 40 by, for example, a sputtering method using argon (Ar) as a sputtering gas.
Of the aluminum nitride film 41 is formed. Subsequently, for example, the aluminum nitride film 41 is also formed by the same sputtering method.
A gate electrode 42 made of a nickel (Ni) film having a thickness of 100 nm is selectively formed thereon. Then, for example, also the entire surface of the silicon nitride by a sputtering method using helium (He) as a sputtering gas (SiNx) layer 43a, continues the silicon dioxide (SiO 2) layer 43b
Is formed to form an insulating film 43 having a laminated structure, and subsequently, an amorphous silicon film 44 is continuously formed on the insulating film 43 by, for example, a PECVD method.
【0034】非晶質シリコン膜44を形成した後、例え
ばPECVD法により、図5(b)に示したように非晶
質シリコン膜44上の全面にフォトレジスト膜45を形
成する。次に、ゲート電極42をマスクとしてフォトレ
ジスト膜45のパターニングを行う(裏面露光46)。
このときゲート電極42がマスクとなり図5(c)に示
したようにゲート電極42と同じ幅のフォトレジスト膜
45が自己整合的に形成される。続いて、図5(c)に
示したように、フォトレジスト膜45をマスクとして例
えばプラズマドーピングまたはイオンドーピングにより
n型不純物47、例えば燐(P)を非晶質シリコン膜4
4に導入する。これにより、図6(a)に示したように
ソース領域49aおよびドレイン領域49bが形成され
る。続いて、基板表面からレーザビーム48を照射す
る。このレーザビーム48の照射により非晶質シリコン
膜44が溶融し、その後、室温に冷却することにより溶
融領域が結晶化し、ソース領域49aおよびドレイン領
域49bを備えた多結晶シリコン膜49が形成される。
ここで、本実施の形態では、ガラス基板40の全面に熱
伝導率のよい窒化アルミニウム膜41が成膜されている
ので、前述のように膜表面の最高到達温度がほぼ同じに
なり、膜全体にわたって一様に結晶化を行うことができ
る。After the formation of the amorphous silicon film 44, a photoresist film 45 is formed on the entire surface of the amorphous silicon film 44 by, for example, PECVD as shown in FIG. 5B. Next, the photoresist film 45 is patterned using the gate electrode 42 as a mask (backside exposure 46).
At this time, a photoresist film 45 having the same width as the gate electrode 42 is formed in a self-aligned manner, using the gate electrode 42 as a mask as shown in FIG. Subsequently, as shown in FIG. 5C, an n-type impurity 47, for example, phosphorus (P) is added to the amorphous silicon film 4 by, for example, plasma doping or ion doping using the photoresist film 45 as a mask.
Introduce to 4. As a result, a source region 49a and a drain region 49b are formed as shown in FIG. Subsequently, a laser beam 48 is irradiated from the substrate surface. The irradiation of the laser beam 48 melts the amorphous silicon film 44, and then cools to room temperature to crystallize the melted region, thereby forming a polycrystalline silicon film 49 having a source region 49a and a drain region 49b. .
Here, in this embodiment, since the aluminum nitride film 41 having good thermal conductivity is formed on the entire surface of the glass substrate 40, the maximum temperature reached on the film surface becomes almost the same as described above, and Can be uniformly crystallized.
【0035】次に、図6(b)に示したように例えばス
パッタガスとしてアルゴン(Ar)を用いたスパッタリ
ング法により多結晶シリコン膜49中のソース領域49
aおよびドレイン領域49b上にそれぞれアルミニウム
(Al)からなる電極50a,50bを形成する。続い
て、水素プラズマ中でプラズマ水素化を行うことにより
多結晶シリコン膜49内のチャネル領域49cを水素化
してダングリングボンドなどを不活性化させる。Next, as shown in FIG. 6B, the source region 49 in the polycrystalline silicon film 49 is formed by a sputtering method using, for example, argon (Ar) as a sputtering gas.
Electrodes 50a and 50b made of aluminum (Al) are formed on a and drain region 49b, respectively. Subsequently, by performing plasma hydrogenation in hydrogen plasma, the channel region 49c in the polycrystalline silicon film 49 is hydrogenated to inactivate dangling bonds and the like.
【0036】このように本実施の形態による薄膜トラン
ジスタの製造方法においても、結晶化のためにレーザビ
ーム48を照射する際に、ガラス基板40全面に予め熱
伝導率のよい窒化アルミニウム膜41が成膜されている
ので、基板の全面に渡って一様に結晶化を行うことがで
き、膜破壊の虞れがなくなる。As described above, also in the method of manufacturing the thin film transistor according to the present embodiment, when the laser beam 48 is irradiated for crystallization, the aluminum nitride film 41 having good thermal conductivity is formed on the entire surface of the glass substrate 40 in advance. As a result, crystallization can be performed uniformly over the entire surface of the substrate, and there is no fear of film destruction.
【0037】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定するものではなく、
種々変形可能である。例えば、上記実施の形態において
は、シリコン膜の下地の金属膜をニッケル膜として説明
したが、その他の金属膜でもよい。また、熱伝導の良い
膜として、上記実施の形態では窒化アルミニウム膜を用
いるようにしたが、その他の膜、例えばアルミナ(Al
2 O3 )や二酸化チタン(TiO2),スピネル,酸化マ
グネシウム,ダイヤモンドライクカーボンなどを用いる
ようにしてもよい。更に、上記実施の形態においては、
非晶質半導体膜としてシリコン膜を用いて説明したが、
その他の非晶質膜についてもエネルギービームの照射に
より結晶化するものであれば適用可能である。また、第
2の実施の形態において、不純物ドーピングの際のマス
クとしては二酸化シリコン膜以外に窒化シリコン膜など
を用いるようにしてもよい。Although the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment.
Various modifications are possible. For example, in the above embodiment, the metal film underlying the silicon film is described as a nickel film, but another metal film may be used. In the above embodiment, an aluminum nitride film is used as a film having good heat conductivity, but other films such as alumina (Al
2 O 3 ), titanium dioxide (TiO 2 ), spinel, magnesium oxide, diamond-like carbon, or the like may be used. Further, in the above embodiment,
Although the description has been made using the silicon film as the amorphous semiconductor film,
Other amorphous films can be applied as long as they can be crystallized by irradiation with an energy beam. Further, in the second embodiment, a silicon nitride film or the like other than the silicon dioxide film may be used as a mask at the time of impurity doping.
【0038】[0038]
【発明の効果】以上説明したように請求項1ないし請求
項7記載の半導体装置の製造方法によれば、基板上の金
属膜に隣接する領域または金属膜の下地領域に、金属膜
と実質的に熱伝導が同じ絶縁膜を成膜するようにしたの
で、均一な膜厚を有する非晶質の半導体膜を結晶化する
ためにエネルギービームを照射する際、同じエネルギー
のビーム照射で半導体膜の全面に渡って一様に結晶化さ
せることができる。従って、膜破壊の虞れが無くなり、
プロセスマージンを大きくとることができるという効果
を奏する。As described above, according to the method of manufacturing a semiconductor device according to any one of the first to seventh aspects, the metal film is substantially formed in the region adjacent to the metal film on the substrate or in the base region of the metal film. In order to crystallize an amorphous semiconductor film having a uniform film thickness, when irradiating an energy beam to crystallize an amorphous semiconductor film having the same thermal conductivity, the semiconductor film is irradiated with the same energy beam. Crystallization can be uniform over the entire surface. Therefore, there is no fear of film destruction,
This has the effect of increasing the process margin.
【0039】また、請求項6および請求項7記載の半導
体装置の製造方法によれば、基板上の金属膜と実質的に
熱伝導が同じ絶縁膜を用いることにより、更に薄膜トラ
ンジスタの動作中に発生する熱を効率よく基板側に散逸
することができ、温度上昇を防ぎ安定な動作を維持でき
るという効果を奏する。According to the method of manufacturing a semiconductor device according to the sixth and seventh aspects, the insulating film having substantially the same thermal conductivity as the metal film on the substrate is used. The heat generated can be efficiently dissipated to the substrate side, and the effect of preventing a temperature rise and maintaining a stable operation can be obtained.
【図1】本発明の第1の実施の形態に係る薄膜トランジ
スタの製造方法を工程ごとに表す断面図である。FIG. 1 is a cross-sectional view illustrating a method of manufacturing a thin film transistor according to a first embodiment of the present invention for each process.
【図2】図1に続く工程を表す断面図である。FIG. 2 is a cross-sectional view illustrating a process following the process in FIG.
【図3】図2に続く工程を表す断面図である。FIG. 3 is a sectional view illustrating a step following FIG. 2;
【図4】本発明の第2の実施の形態に係る薄膜トランジ
スタの製造方法を工程ごとに表す断面図である。FIG. 4 is a sectional view illustrating a method of manufacturing a thin film transistor according to a second embodiment of the present invention for each process.
【図5】本発明の第3の実施の形態に係る薄膜トランジ
スタの製造方法を工程ごとに表す断面図である。FIG. 5 is a sectional view illustrating a method of manufacturing a thin film transistor according to a third embodiment of the present invention for each process.
【図6】図5に続く工程を表す断面図である。FIG. 6 is a sectional view illustrating a step following FIG. 5;
【図7】本発明の基本原理を説明するための図であり、
(a)はシリコン膜の下地に金属膜が形成された構造、
(b)はシリコン膜の下地に金属膜が形成されていない
構造をそれぞれ表す断面図である。FIG. 7 is a diagram for explaining a basic principle of the present invention;
(A) is a structure in which a metal film is formed under a silicon film,
(B) is a cross-sectional view showing a structure in which a metal film is not formed on a base of a silicon film.
【図8】図7の原理を説明するためのシミュレーション
に用いる各材料のパラメータを表す図である。FIG. 8 is a diagram showing parameters of each material used in a simulation for explaining the principle of FIG. 7;
【図9】図7(a)の構造にレーザビームを照射したと
きのシリコン膜の温度変化の状態を説明するための特性
図である。FIG. 9 is a characteristic diagram for explaining a state of a temperature change of a silicon film when a laser beam is applied to the structure of FIG. 7A.
【図10】図7(b)の構造にレーザビームを照射した
ときのシリコン膜の温度変化の状態を説明するための特
性図である。FIG. 10 is a characteristic diagram for explaining a state of a temperature change of a silicon film when a laser beam is applied to the structure of FIG. 7B.
【図11】本発明の基本原理を説明するための図であ
り、シリコン膜の下地に金属膜が形成されておらず、基
板上に熱伝導率がよい透明な絶縁膜が形成された構造を
表す断面図である。FIG. 11 is a view for explaining the basic principle of the present invention. FIG. 11 shows a structure in which a metal film is not formed under a silicon film and a transparent insulating film having good thermal conductivity is formed on a substrate. FIG.
【図12】図11の構造で熱伝導率がよい透明な絶縁膜
の膜厚に対するシリコン膜の最高到達温度と結晶化時間
を表す特性図である。12 is a characteristic diagram showing the maximum temperature and crystallization time of a silicon film with respect to the thickness of a transparent insulating film having a good thermal conductivity in the structure of FIG.
【図13】図11の構造で熱伝導率がよい透明な絶縁膜
の膜厚に対するガラス基板の最高到達温度とシリコン膜
の結晶化時間を表す特性図である。13 is a characteristic diagram showing the maximum temperature of a glass substrate and the crystallization time of a silicon film with respect to the thickness of a transparent insulating film having a good thermal conductivity in the structure of FIG.
【図14】従来の薄膜トランジスタの構造および製造方
法を説明するための断面図である。FIG. 14 is a cross-sectional view illustrating a structure and a manufacturing method of a conventional thin film transistor.
10,40・・・ガラス基板、11,42・・・ゲート電極、
12,41・・・ 窒化アルミニウム膜、13,45・・フォト
レジスト膜、15,43・・・絶縁膜、15a,43a・・・窒
化シリコン層、15b,43b・・・二酸化シリコン層、1
6,44・・・非晶質シリコン膜、19,47・・・n型不純
物、20,48・・・レーザビーム、21,49・・多結晶シ
リコン膜、21a,49a・・・ソース領域、21b,49
b・・・ドレイン領域、21c,49c・・・チャネル領域10, 40: a glass substrate, 11, 42: a gate electrode,
12, 41 ··· aluminum nitride film, 13, 45 ··· photoresist film, 15, 43 ··· insulating film, 15a, 43a ··· silicon nitride layer, 15b and 43b ··· silicon dioxide layer, 1
6, 44 ... amorphous silicon film, 19, 47 ... n-type impurity, 20, 48 ... laser beam, 21, 49 ... polycrystalline silicon film, 21a, 49a ... source region, 21b, 49
b: drain region, 21c, 49c: channel region
───────────────────────────────────────────────────── フロントページの続き (72)発明者 碓井 節夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Setsuo Usui 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation
Claims (7)
と、 前記基板上の金属膜が形成されていない領域に前記金属
膜と実質的に熱伝導率が同じ絶縁膜を形成する工程と、 前記金属膜および前記絶縁膜上に非晶質で膜厚の均一な
半導体膜を形成する工程と、 前記非晶質の半導体膜にエネルギービームを照射するこ
とにより前記半導体膜を一様に多結晶化する工程とを含
むことを特徴とする半導体装置の製造方法。A step of selectively forming a metal film on a substrate; and a step of forming an insulating film having substantially the same thermal conductivity as the metal film in a region of the substrate where the metal film is not formed. Forming an amorphous semiconductor film having a uniform thickness on the metal film and the insulating film; and irradiating the amorphous semiconductor film with an energy beam to uniformly form the semiconductor film. A method of manufacturing a semiconductor device, comprising the steps of:
属膜を選択的に形成する工程と、 前記金属膜および前記絶縁膜上に非晶質で膜厚の均一な
半導体膜を形成する工程と、 前記非晶質の半導体膜にエネルギービームを照射するこ
とにより前記半導体膜を一様に多結晶化する工程とを含
むことを特徴とする半導体装置の製造方法。A step of forming an insulating film on the substrate; a step of selectively forming a metal film having substantially the same thermal conductivity as the insulating film on the insulating film; Forming an amorphous semiconductor film having a uniform thickness on the film; and irradiating the amorphous semiconductor film with an energy beam to uniformly polycrystallize the semiconductor film. A method for manufacturing a semiconductor device, comprising:
ることを特徴とする請求項1記載の半導体装置の製造方
法。3. The method according to claim 1, wherein the amorphous semiconductor film is a silicon film.
によるビームであることを特徴とする請求項1記載の半
導体装置の製造方法。4. The method according to claim 1, wherein the energy beam is a beam generated by an excimer laser.
応じて決定することを特徴とする請求項1記載の半導体
装置の製造方法。5. The method according to claim 1, wherein the thickness of the insulating film is determined according to the thickness of the metal film.
ート電極としての金属膜を形成する工程と、 前記透明基板上の前記金属膜以外の領域に前記金属膜と
実質的に熱伝導率が同じ透明絶縁膜を形成する工程と、 前記金属膜および透明絶縁膜上に絶縁膜を形成した後、
この絶縁膜上に非晶質で膜厚の均一な半導体膜を形成す
る工程と、 前記半導体膜上の前記金属膜に対応する領域以外の領域
に選択的に不純物を導入してソース領域およびドレイン
領域をそれぞれ形成する工程と、 前記ソース領域およびドレイン領域が形成された半導体
膜にエネルギービームを照射して多結晶化する工程とを
含むことを特徴とする半導体装置の製造方法。6. A step of forming a metal film as a gate electrode of a thin film transistor on a surface of a transparent substrate, and forming a transparent insulating film having substantially the same thermal conductivity as the metal film in a region other than the metal film on the transparent substrate. Forming a film, and after forming an insulating film on the metal film and the transparent insulating film,
Forming an amorphous semiconductor film having a uniform thickness on the insulating film; and selectively introducing impurities into a region other than the region corresponding to the metal film on the semiconductor film to form a source region and a drain. A method for manufacturing a semiconductor device, comprising: a step of forming a region; and a step of irradiating an energy beam to a semiconductor film on which the source region and the drain region are formed to be polycrystallized.
工程と、 前記透明絶縁膜上に前記透明絶縁膜と実質的に熱伝導率
が同じであり、薄膜トランジスタのゲート電極となる金
属膜を選択的に形成する工程と、 前記金属膜および透明絶縁膜上に絶縁膜を形成した後、
この絶縁膜上に非晶質で膜厚の均一な半導体膜を形成す
る工程と、 前記半導体膜上の前記金属膜に対応する領域以外の領域
に選択的に不純物を導入してソース領域およびドレイン
領域をそれぞれ形成する工程と、 前記ソース領域およびドレイン領域が形成された半導体
膜にエネルギービームを照射して多結晶化する工程とを
含むことを特徴とする半導体装置の製造方法。7. A step of forming a transparent insulating film on the surface of a transparent substrate; and forming a metal film having substantially the same thermal conductivity as the transparent insulating film on the transparent insulating film and serving as a gate electrode of the thin film transistor. Selectively forming, and after forming an insulating film on the metal film and the transparent insulating film,
Forming an amorphous semiconductor film having a uniform thickness on the insulating film; and selectively introducing impurities into a region other than the region corresponding to the metal film on the semiconductor film to form a source region and a drain. A method for manufacturing a semiconductor device, comprising: a step of forming a region; and a step of irradiating an energy beam to a semiconductor film on which the source region and the drain region are formed to be polycrystallized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32436796A JPH10163112A (en) | 1996-12-04 | 1996-12-04 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32436796A JPH10163112A (en) | 1996-12-04 | 1996-12-04 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10163112A true JPH10163112A (en) | 1998-06-19 |
Family
ID=18165004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32436796A Pending JPH10163112A (en) | 1996-12-04 | 1996-12-04 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10163112A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100470274B1 (en) * | 2002-11-08 | 2005-02-05 | 진 장 | Method of phase transition of amorphous material using a cap layer |
WO2009013873A1 (en) * | 2007-07-20 | 2009-01-29 | Sharp Kabushiki Kaisha | Laminated film manufacturing method, semiconductor device manufacturing method, semiconductor device and display device |
US8546200B2 (en) | 2000-02-01 | 2013-10-01 | Sony Corporation | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof |
-
1996
- 1996-12-04 JP JP32436796A patent/JPH10163112A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8546200B2 (en) | 2000-02-01 | 2013-10-01 | Sony Corporation | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof |
US8604483B2 (en) | 2000-02-01 | 2013-12-10 | Sony Corporation | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof |
US8779417B2 (en) | 2000-02-01 | 2014-07-15 | Sony Corporation | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof |
KR100470274B1 (en) * | 2002-11-08 | 2005-02-05 | 진 장 | Method of phase transition of amorphous material using a cap layer |
WO2009013873A1 (en) * | 2007-07-20 | 2009-01-29 | Sharp Kabushiki Kaisha | Laminated film manufacturing method, semiconductor device manufacturing method, semiconductor device and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3503427B2 (en) | Method for manufacturing thin film transistor | |
KR100539045B1 (en) | Method of forming a semiconductor thin film | |
JP3586558B2 (en) | Method for reforming thin film and apparatus used for implementing the method | |
US6093586A (en) | Method of manufacturing a semiconductor device and a process of manufacturing a thin film transistor | |
JP2700277B2 (en) | Method for manufacturing thin film transistor | |
US5580801A (en) | Method for processing a thin film using an energy beam | |
JP3409576B2 (en) | Method for manufacturing semiconductor device | |
JP3359670B2 (en) | Method for manufacturing semiconductor device | |
JPH10163112A (en) | Manufacture of semiconductor device | |
JP2004039660A (en) | Method for manufacturing polycrystalline semiconductor film, method for manufacturing thin film transistor, display device, and pulse laser annealing apparatus | |
JPH0883766A (en) | Method for crystallizing amorphous silicon and manufacture of thin film transistor | |
JPH08148692A (en) | Manufacture of thin-film semiconductor device | |
JP4312741B2 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
JPS6230314A (en) | Manufacture of crystalline semiconductor thin film | |
JPH10270696A (en) | Manufacture of semiconductor device | |
JPH05315361A (en) | Manufacture of semiconductor thin film and semiconductor element | |
JPH08139331A (en) | Method of manufacturing thin film transistor | |
JPH10150202A (en) | Thin film transistor and its manufacture | |
JP2001127301A (en) | Semiconductor device and manufacturing method therefor | |
JP3407842B2 (en) | Method for manufacturing thin film transistor | |
JPH09246182A (en) | Semiconductor device and manufacture thereof | |
JPH09330879A (en) | Production of polycrystalline silicon | |
JPH1041233A (en) | Manufacture of semiconductor device | |
JPH09232584A (en) | Method of manufacturing semiconductor device | |
JP2000150888A (en) | Method for forming thin-film transistor and thin-film transistor |