JPH09162721A - 電流切換型論理回路 - Google Patents

Abstract

(57)【要約】 【課題】 プロセス誤差や使用温度の影響を回避して低
電圧電源での使用を可能にする。 【解決手段】 第１の差動トランジスタのベースを第１
のエミッタ抵抗を介して第１のエミッタフォロワートラ
ンジスタのエミッタに接続し、第２の差動トランジスタ
のベースを第２のエミッタ抵抗を介して第２のエミッタ
フォロワートランジスタのエミッタに接続し、第１及び
第２のエミッタフォロワートランジスタのエミッタ電流
を供給する第２の定電流源をカレントミラー回路で構成
し、かつ、カレントミラー回路の基準電流側トランジス
タの負荷抵抗の値に対して第１のエミッタ抵抗及び第２
のエミッタ抵抗の値をほぼ２倍の大きさにする。カレン
トミラー回路のトランジスタのベース−エミッタ間電圧
によって、第１又は第２のエミッタフォロワートランジ
スタのベースエミッタ間電圧及び第１又は第２の差動ト
ランジスタのベースエミッタ間電圧が打ち消される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電流切換型論理回
路（いわゆるＣＭＬ；Current Mode Logic）に関し、特
に、低い電源電圧でも安定した動作が得られる電流切換
型論理回路に関する。

【０００２】

【従来の技術】飽和動作トランジスタを用いたスイッチ
ング回路では、オン状態にあるトランジスタに流れるベ
ース電流（定常ベース電流）が、トランジスタを飽和さ
せるのに必要な最小限のベース電流の数倍にも及ぶこと
が少なくない。このため、トランジスタのベース領域に
余分な電荷が蓄えられる結果となり、ターンオフに際し
ては、コレクタ電流が切れる前にこの電荷を再結合させ
るための（又は逆方向ベース電流として取り除くため
の）遅れ時間が必要になる。この時間が蓄積時間であ
り、この時間の短縮化が飽和論理回路の高速化を図る場
合の重要な鍵になる。しかし、蓄積時間を完全になくす
ことは不可能で、この意味から飽和動作トランジスタを
用いた論理回路には動作速度の限界があった。

【０００３】これに対して、電流切換型論理回路は、ト
ランジスタを非飽和領域で動作させるため、きわめて動
作速度が早い特長があり、ＯＲやＮＯＲなどの論理回路
や各種の高速演算回路に多用されている。図４は従来の
電流切換型論理回路の構成図である。この電流切換型論
理回路は、入力部１と出力部２にそれぞれ電流切換型論
理回路を有し、その間をエミッタフォロワー部３で接続
する構成となっている。なお、この図は、出力部２をそ
のまま外部負荷に接続するいわゆる直結型の例を示して
いるが、これに限定されない。出力部２と外部負荷の間
に電流増幅用のバッファを接続するタイプであってもよ
い。

【０００４】この図において、Ｑ₁ 〜Ｑ₆ はバイポーラ
トランジスタ、Ｒ₁ 〜Ｒ₄ は抵抗、Ｖ_i1、Ｖ_i2は入力電
圧、Ｖ_out1、Ｖ_out2は出力電圧、Ｖ_CCは電源電圧、４〜
７は定電流源、Ｉ₁ 〜Ｉ₄ は定電流である。なお、定電
流源４〜７の構成は、典型的には図５に示すように、抵
抗Ｒ₅ を介してエミッタ接地されたバイポーラトランジ
スタＱ₇ のベースに定電圧Ｖ_const を与えるというもの
である。

【０００５】ここで、出力部２を例に、電流切換型論理
回路の基本動作を説明する。いま、Ｑ₅ 、Ｑ₆ それぞれ
のベース電位に同一の添え字を付してＶ₅ 、Ｖ₆ と識別
すると、一方が他方よりも十分に小さい場合、例えば、
Ｖ₅ <<Ｖ₆ の場合には、Ｑ₅はオフ状態にあり、Ｉ₄ は
すべてオン側のＱ₆ を流れる。Ｖ₅ が増加し、Ｖ₅ ＝Ｖ
₆ になると、原理的にはＱ₅ 、Ｑ₆ に同量の電流（Ｉ₄
／２）が流れる。Ｖ₅がさらに増加すると、Ｑ₅ がオン
するが、Ｑ₅ のベース−エミッタ間電圧はほぼ一定値で
あるため、共通エミッタ電位（便宜的に「Ｖ_Ecomm 」）
も高くなり、Ｑ ₆ をオフ状態に追い込む。その結果、Ｉ
₄ のすべてがＱ₅ を流れ、差動対を形成するＱ₅ 、Ｑ₆
のオンオフの切り換えが、きわめて高速に行われるとい
う意図した動作が得られる。

【０００６】ところで、このような動作を得るには、差
動対を構成するトランジスタＱ₅ 、Ｑ₆ を非飽和領域で
用いることが肝要である。飽和領域に入ってしまうと、
冒頭で述べたように、オン状態のトランジスタのベース
に余分な電荷が蓄積されるからである。Ｑ₅ 、Ｑ₆ を飽
和させないためには、Ｑ₅ 、Ｑ₆ のコレクタ−エミッタ
間電圧を規定の電圧以内に抑える必要がある。規定の電
圧はトランジスタの特性にもよるが、およそ０．２Ｖ〜
０．３Ｖ程度であり、決して余裕のある大きな値ではな
い。コレクタ−エミッタ間電圧がこの規定の電圧を越え
てしまうと、もはや非飽和領域での動作は叶わず、動作
速度の低下が避けられない。

【０００７】このため、従来の電流切換型論理回路で
は、エミッタ電流を定電流化してコレクタ電流の大きさ
を制限することにより、非飽和領域での動作を維持して
いる。例えば、Ｑ₅ のコレクタ−エミッタ間電圧Ｖ_CE5
は、次式（１）で与えられる。

【０００８】

【数１】

【０００９】Ｑ₅ のコレクタ電位は、電源電圧Ｖ_CCから
Ｒ₃ の電圧降下（Ｒ₃ ・Ｉ₄ ）を引いた電位であり、こ
の電位と共通エミッタ電位Ｖ_Ecomm との間の電位差が規
定の電圧以内に収まるように、Ｉ₄ の大きさを最適設計
する。

【００１０】

【発明が解決しようとする課題】しかしながら、かかる
従来の電流切換型論理回路にあっては、共通エミッタ電
位Ｖ_Ecomm の誤差が避けられず、特に、低電圧電源で使
用する場合に動作安定性を損なうという問題点があっ
た。Ｒ₃ やＩ₄ の値を理想的なものとすると、共通エミ
ッタ電位Ｖ_Ecomm は、次式（２）で与えられる。

【００１１】

【数２】

【００１２】ここに、Ｖ_BE3 はＱ₃ のベース−エミッタ
間電圧、Ｖ_BE5 はＱ₅ のベース−エミッタ間電圧であ
り、Ｑ₃ とＱ₅ を同一プロセスで作ったとすると、Ｖ
_BE3 ＝Ｖ _BE5 であるから、これらを「２・Ｖ_BE」と置き
換えると、式（２）は次式（３）のようになる。すなわ
ち、Ｖ_Ecomm は電源電圧Ｖ_CCからＶ_BE２段分下がった電
位で与えられる。

【００１３】

【数３】

【００１４】式（３）を前式（１）に代入すると、次式
（４）になる。

【００１５】

【数４】

【００１６】この式（４）から言えることは、たとえＲ
₃ やＩ₄ の値が理想的であっても、Ｖ _BEにばらつきがあ
った場合には、そのばらつきに比例してＶ_CE5 が変化す
るため、非飽和領域での動作に支障をきたすと言うこと
である。Ｖ_BE のばらつきの要因は、プロセス誤差によ
るもの（固定誤差）と、温度変化によるもの（可変誤
差）の二通りある。一例として、固定誤差を５０ｍＶ、
可変誤差を２５０ｍＶ（但し１℃あたりの誤差を２ｍＶ
とし使用温度範囲を−４０℃〜＋８５℃までの１２５℃
としたときの計算例）とするＶ_BE を考えると、式
（４）においては「２・Ｖ_BE」であるため、Ｖ_CE5 は５
０ｍＶ＋２５０ｍＶの２倍（すなわち６００ｍＶ）もの
大きな誤差を含むことになる。したがって、当然、この
誤差以上のマージンを確保しなければならないから、特
に、マージンを確保しにくい低電圧電源で使用できない
という問題点があった。

【００１７】そこで、本発明は、このような技術的課題
に鑑みてなされたもので、共通エミッタ電位の決定要素
からトランジスタのベース−エミッタ電圧（Ｖ_BE）を排
除し、プロセス誤差や使用温度の影響を回避して、以て
低電圧電源での使用を可能にすることを目的とする。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、第１の差動トランジスタ及
び第２の差動トランジスタを有し、第１の差動トランジ
スタのコレクタと電源との間に負荷抵抗を接続し、第２
の差動トランジスタと前記電源との間にも負荷抵抗を接
続し、かつ、第１の差動トランジスタと第２の差動トラ
ンジスタのエミッタを共通にして第１の定電流源に接続
して構成する電流切換型論理回路において、前記第１の
差動トランジスタのベースを第１のエミッタ抵抗を介し
て第１のエミッタフォロワートランジスタのエミッタに
接続し、前記第２の差動トランジスタのベースを第２の
エミッタ抵抗を介して第２のエミッタフォロワートラン
ジスタのエミッタに接続し、該第１及び第２のエミッタ
フォロワートランジスタのエミッタ電流を供給する第２
の定電流源をカレントミラー回路で構成し、かつ、該カ
レントミラー回路の基準電流側トランジスタの負荷抵抗
の値に対して前記第１のエミッタ抵抗及び第２のエミッ
タ抵抗の値をほぼ２倍の大きさにしたことを特徴とす
る。

【００１９】又は、請求項２記載の発明は、請求項１記
載の発明において、前記カレントミラー回路の基準電流
側トランジスタのベース−コレクタ間にベース電流補償
用トランジスタを接続し、かつ、該カレントミラー回路
の基準電流側トランジスタの負荷抵抗の値に対して前記
第１のエミッタ抵抗及び第２のエミッタ抵抗の値をほぼ
１倍の大きさにしたことを特徴とする。

【００２０】又は、請求項３記載の発明は、第１の差動
トランジスタ及び第２の差動トランジスタを有し、第１
の差動トランジスタのコレクタと電源との間に負荷抵抗
を接続し、第２の差動トランジスタと前記電源との間に
も負荷抵抗を接続し、かつ、第１の差動トランジスタと
第２の差動トランジスタのエミッタを共通にして第１の
定電流源に接続して構成する電流切換型論理回路におい
て、前記第１の差動トランジスタのベースを第１のエミ
ッタフォロワートランジスタのエミッタに接続し、前記
第２の差動トランジスタのベースを第２のエミッタフォ
ロワートランジスタのエミッタに接続し、該第１及び第
２のエミッタフォロワートランジスタの各ベースを前段
の差動増幅段の差動出力にそれぞれ接続し、該差動増幅
段の定電流源をカレントミラー回路で構成し、かつ、該
カレントミラー回路の基準電流側トランジスタの負荷抵
抗の値に対して該差動増幅段の差動トランジスタの共通
負荷抵抗の値をほぼ２倍にしたことを特徴とする。

【００２１】請求項１又は２又は３記載の発明では、カ
レントミラー回路のトランジスタのベース−エミッタ間
電圧によって、第１又は第２のエミッタフォロワートラ
ンジスタのベースエミッタ間電圧及び第１又は第２の差
動トランジスタのベースエミッタ間電圧が打ち消され
る。このため、第１及び第２の差動トランジスタの共通
エミッタ電位の決定要素から問題となるベース−エミッ
タ電圧を排除でき、プロセス誤差や使用温度の影響を回
避して、低電圧電源での使用を可能にすることができ
る。

【００２２】

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１は請求項１記載の発明に係る電流
切換型論理回路の一実施例を示す図である。なお、従来
例（図４）と共通する構成要素には同一の符号を付して
ある。本実施例の電流切換型論理回路は、従来例と同様
に入力部１と出力部２を有するが、その間を接続するエ
ミッタフォロワー部１０の構成が一部（破線の部分）異
なっている。

【００２３】この図において、Ｑ₁ 〜Ｑ₆ 、Ｑ₁₀〜Ｑ₁₂
はバイポーラトランジスタ、Ｒ₁ 〜Ｒ₄ 、Ｒ₁₀〜Ｒ₁₂は
抵抗、Ｖ_i1、Ｖ_i2は入力電圧、Ｖ_out1、Ｖ_out2は出力電
圧、Ｖ_CCは電源電圧、４、７は定電流源、Ｉ₁ 、Ｉ₄ は
定電流である。抵抗値の関係は、Ｒ₁ ＝Ｒ₂ 、Ｒ₃ ＝Ｒ
₄ 、Ｒ₁₁＝Ｒ₁₂であり、かつ、２・Ｒ₁₀＝Ｒ₁₁（＝
Ｒ ₁₂）である。

【００２４】ここに、Ｑ₅ は発明の要旨に記載の第１の
差動トランジスタに相当し、Ｑ₆ は第２の差動トランジ
スタに相当する。また、Ｒ₃ はＱ₅ のコレクタと電源Ｖ
_CC間に接続された負荷抵抗に相当し、Ｒ₄ はＱ₆ のコレ
クタと電源間に接続された負荷抵抗に相当し、さらに、
定電流源７は、第１の差動トランジスタ（Ｑ₅ ）と第２
の差動トランジスタ（Ｑ₆ ）共通エミッタに接続された
定電流源に相当する。

【００２５】第１の差動トランジスタ（Ｑ₅ ）のベース
は、第１のエミッタ抵抗に相当する抵抗Ｒ₁₁の一端に接
続されており、Ｒ₁₁の他端は、第１のエミッタフォロワ
ートランジスタに相当するＱ₃ のエミッタに接続されて
いる。また、第２の差動トランジスタ（Ｑ₆ ）のベース
は、第２のエミッタ抵抗に相当する抵抗Ｒ₁₂の一端に接
続されており、Ｒ₁₂の他端は、第２のエミッタフォロワ
ートランジスタに相当するＱ₄ のエミッタに接続されて
いる。

【００２６】破線で囲まれた部分のＱ₁₀〜Ｑ₁₂は、いわ
ゆるカレントミラー回路を構成しており、第１及び第２
のエミッタフォロワートランジスタ（Ｑ₃ 及びＱ₄ ）の
エミッタ電流を一定に保つ第２の定電流源１１として機
能する。Ｉ₁₀はカレントミラー回路の基準電流、Ｉ₁₁及
びＩ₁₂は基準電流と一対一の関係にある出力電流であ
る。すなわち、Ｉ₁₀＝Ｉ₁₁＝Ｉ₁₂の関係にある。

【００２７】このような構成において、従来例と同様
に、Ｑ₅ のベース電位をＶ₅ 、Ｑ₆ のベース電位を
Ｖ₆ 、Ｑ₅ 及びＱ₆ の共通エミッタ電位をＶ_Ecomm と表
し、Ｒ₃ とＩ₄ を理想的なものとすると、本実施例のＶ
_Ecomm は、次式（５）で与えられる。

【００２８】

【数５】

【００２９】なお、Ｉ₁₁＝Ｉ₁₂、Ｒ₁₁＝Ｒ₁₂であるか
ら、式（５）のＩ₁₁をＩ₁₂に置き換えると共に、Ｒ₁₁を
Ｒ₁₂に置き換えてもＶ_Ecomm は変わらない。以下、Ｉ₁₁
とＲ₁₁で説明する。この式（５）に対応する従来式は
（３）式である。二つの式（３）（５）を見比べると、
本実施例では、Ｒ₁₁の電圧降下分を示す項（−Ｉ₁₁・Ｒ
₁₁）が増えている。この項のＩ₁₁は、カレントミラー回
路の基準側電流Ｉ₁₀に等しいから、次式（６）で与えら
れる。

【００３０】

【数６】

【００３１】Ｖｘは、負荷抵抗Ｒ₁₀の一端側の電位であ
り、Ｖ_BE10は、同負荷抵抗Ｒ₁₀の他端側の電位である。
すなわち、式（６）の「Ｖｘ−Ｖ_BE10」の項は負荷抵抗
Ｒ₁₀の電圧降下分を表している。Ｖ_BE11は、Ｑ₁₁のベー
ス−エミッタ間電圧であり、Ｑ₃ やＱ₅ などと同じ製造
プロセスを経ていれば、Ｖ_BE3 やＶ_BE5 と等値で、か
つ、同一の温度特性を有している。

【００３２】式（６）を上式（５）に代入すると、次式
（７）になり、さらに、Ｖ_BE10＝Ｖ _BEであるから、式
（７）は次式（８）になる。

【００３３】

【数７】

【００３４】

【数８】

【００３５】式（８）のＶ_BEの項は二つある。一つは
「２・Ｖ_BE」、他の一つは「（Ｒ₁₁／Ｒ₁₀）・Ｖ_BE」で
ある。前者は従来例でも存在するが、後者は本実施例特
有の項である。「２・Ｖ_BE」を消すためには、「Ｒ₁₁／
Ｒ₁₀」の答を“２”にすればよい。すなわち、Ｒ₁₀の値
に対してＲ₁₁（及びＲ₁₂）の値を２倍にすればよい。こ
のような関係に設定すれば、上式（８）の右辺第２項
（−２・Ｖ_BE＋（Ｒ₁₁／Ｒ₁₀）・Ｖ_BE）が消去されるか
ら、結局、次式（９）に示すように、Ｖ_EcommをＶ_BEに
影響されない純粋な形で求めることができる。

【００３６】

【数９】

【００３７】したがって、式（９）を前式（１）に代入
すると、次式（１０）のようになり、Ｖ_CE5 の安定化を
図ることができ、特に、マージンを確保しにくい低電圧
電源にも支障なく使用できるという、従来技術にはない
有益な技術を提供できる。

【００３８】

【数１０】

【００３９】図２は請求項２記載の発明に係る電流切換
型論理回路の一実施例を示す図であり、上記実施例の変
形態様例である。なお、上記実施例と共通する構成要素
には同一の符号を付してある。上記実施例との相違点
は、エミッタフォロワー部１０′のカレントミラー回路
１１′にある。具体的には、Ｑ₁₀、Ｑ₁₁のベース電流に
よる影響を避けるために、Ｑ₁₀のベース−コレクタ間に
ベース電流補償用トランジスタＱ₁₃を挿入したことが相
違点の一つである。これによれば、Ｑ₁₀、Ｑ₁₁のベース
電流によるカレントミラー比のずれ、すなわち、Ｑ₁₁の
コレクタ電流が基準側のＲ₁₀を流れる電流よりもＱ₁₀の
ベース電流＋Ｑ₁₁のベース電流分少なくなってしまうと
いった、カレントミラー特性の不整合問題を回避できる
から、特に、カレントミラー比の精度を必要とする用途
に好適である。

【００４０】ここで、相違点の他の一つは、ベース電流
補償用トランジスタＱ₁₃の挿入に伴うもので、Ｒ₁₀とＲ
₁₁（及びＲ₁₂）の値の比を１対１にした点にある。すな
わち、「Ｒ₁₁／Ｒ₁₀」の答を“１”にした点にある。次
式（１１）は、本実施例におけるＩ₁₀（＝Ｉ₁₁＝Ｉ₁₂）
の式である。上記実施例の対応する式（６）との相違
は、Ｖ_BEが２倍になっていることである。増えたＶ_BEは
ベース電流補償用トランジスタＱ₁₃のベース−エミッタ
間電圧である。

【００４１】

【数１１】

【００４２】式（１１）を前式（５）に代入すると、次
式（１２）になる。Ｖ_BEを消去するためには、「Ｒ₁₁／
Ｒ₁₀」の答を“１”にしなければならない。

【００４３】

【数１２】

【００４４】図３は請求項３記載の発明に係る電流切換
型論理回路の一実施例を示す図である。なお、従来例
（図４）と共通する構成要素には同一の符号を付してあ
る。本実施例は、出力部２とエミッタフォロワー部３が
従来例と同じ構成で、入力部２０の構成が一部（破線の
領域）異なっている。すなわち、入力部２０の定電流源
を、バイポーラトランジスタＱ₂₀、Ｑ₂₁及び負荷抵抗Ｒ
₂₀からなるカレントミラー回路２１で構成すると共に、
Ｒ₂₀の値に対する、入力部２０の差動トランジスタ
Ｑ₁ 、Ｑ₂ の共通負荷抵抗Ｒ₂₁の値の比を１対２にした
点が異なっている。

【００４５】このような構成において、出力部２の共通
エミッタ電位Ｖ_Ecomm は、次式（１３）で与えられる。
この式は最初の実施例の式（５）と同じ形であり、Ｒ₂₀
とＲ ₂₁との比を１対２の関係にすることによって、Ｖ
_Ecomm よりＶ_BEの影響を排除できる。

【００４６】

【数１３】

【００４７】なお、以上の説明では、バイポーラトラン
ジスタを例にしているが、ＭＯＳトランジスタで構成し
た電流切換型論理回路を排除するものではない。むしろ
ＭＯＳトランジスタのしきい値電圧Ｖ_th（バイポーラの
Ｖ_BEに相当するもの）の温度変動は、バイポーラに比べ
て大きいから、ＭＯＳ型に適用することは好ましいこと
である。

【００４８】

【発明の効果】本発明によれば、共通エミッタ電位の決
定要素からトランジスタのベース−エミッタ電圧
（Ｖ_BE）を排除でき、プロセス誤差や使用温度の影響を
回避することができる。したがって、特に、低電圧電源
でも支障なく使用できる有益な回路技術を提供できる。

【図面の簡単な説明】

【図１】請求項１記載の発明に係る一実施例の構成図で
ある。

【図２】請求項２記載の発明に係る一実施例の構成図で
ある。

【図３】請求項３記載の発明に係る一実施例の構成図で
ある。

【図４】従来例の構成図である。

【図５】定電流源の一般的な構成図である。

【符号の説明】

Ｑ₃ ：第１のエミッタフォロワートランジスタ Ｑ₄ ：第２のエミッタフォロワートランジスタ Ｑ₅ ：第１の差動トランジスタ Ｑ₆ ：第２の差動トランジスタ Ｑ₁₀：基準電流側トランジスタ Ｒ₃ ：負荷抵抗 Ｒ₄ ：負荷抵抗 Ｒ₁₀：負荷抵抗 Ｒ₁₁：第１のエミッタ抵抗 Ｒ₁₂：第２のエミッタ抵抗 Ｖ_CC：電源 ７：第１の定電流源 １１：第２の定電流源

Claims (3)

【特許請求の範囲】
1. 【請求項１】第１の差動トランジスタ及び第２の差動ト
   ランジスタを有し、 第１の差動トランジスタのコレクタと電源との間に負荷
   抵抗を接続し、 第２の差動トランジスタと前記電源との間にも負荷抵抗
   を接続し、かつ、第１の差動トランジスタと第２の差動
   トランジスタのエミッタを共通にして第１の定電流源に
   接続して構成する電流切換型論理回路において、 前記第１の差動トランジスタのベースを第１のエミッタ
   抵抗を介して第１のエミッタフォロワートランジスタの
   エミッタに接続し、 前記第２の差動トランジスタのベースを第２のエミッタ
   抵抗を介して第２のエミッタフォロワートランジスタの
   エミッタに接続し、 該第１及び第２のエミッタフォロワートランジスタのエ
   ミッタ電流を供給する第２の定電流源をカレントミラー
   回路で構成し、かつ、 該カレントミラー回路の基準電流側トランジスタの負荷
   抵抗の値に対して前記第１のエミッタ抵抗及び第２のエ
   ミッタ抵抗の値をほぼ２倍の大きさにしたことを特徴と
   する電流切換型論理回路。
2. 【請求項２】前記カレントミラー回路の基準電流側トラ
   ンジスタのベース−コレクタ間にベース電流補償用トラ
   ンジスタを接続し、かつ、 該カレントミラー回路の基準電流側トランジスタの負荷
   抵抗の値に対して前記第１のエミッタ抵抗及び第２のエ
   ミッタ抵抗の値をほぼ１倍の大きさにしたことを特徴と
   する請求項１記載の電流切換型論理回路。
3. 【請求項３】第１の差動トランジスタ及び第２の差動ト
   ランジスタを有し、 第１の差動トランジスタのコレクタと電源との間に負荷
   抵抗を接続し、 第２の差動トランジスタと前記電源との間にも負荷抵抗
   を接続し、かつ、第１の差動トランジスタと第２の差動
   トランジスタのエミッタを共通にして第１の定電流源に
   接続して構成する電流切換型論理回路において、 前記第１の差動トランジスタのベースを第１のエミッタ
   フォロワートランジスタのエミッタに接続し、 前記第２の差動トランジスタのベースを第２のエミッタ
   フォロワートランジスタのエミッタに接続し、 該第１及び第２のエミッタフォロワートランジスタの各
   ベースを前段の差動増幅段の差動出力にそれぞれ接続
   し、 該差動増幅段の定電流源をカレントミラー回路で構成
   し、かつ、 該カレントミラー回路の基準電流側トランジスタの負荷
   抵抗の値に対して該差動増幅段の差動トランジスタの共
   通負荷抵抗の値をほぼ２倍にしたことを特徴とする電流
   切換型論理回路。